DE2117986A1 - Verfahren zur Herstellung von Gleichrichtersäulen - Google Patents

Verfahren zur Herstellung von Gleichrichtersäulen

Info

Publication number
DE2117986A1
DE2117986A1 DE19712117986 DE2117986A DE2117986A1 DE 2117986 A1 DE2117986 A1 DE 2117986A1 DE 19712117986 DE19712117986 DE 19712117986 DE 2117986 A DE2117986 A DE 2117986A DE 2117986 A1 DE2117986 A1 DE 2117986A1
Authority
DE
Germany
Prior art keywords
stack
parallel
several
semiconductor wafers
rectifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712117986
Other languages
English (en)
Inventor
David Franklin Dallas Tex. Cosper (V.StA.). HOIl 11-06
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varo Inc
Original Assignee
Varo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US3591921D priority Critical patent/US3591921A/en
Priority to GB1288902D priority patent/GB1288902A/en
Application filed by Varo Inc filed Critical Varo Inc
Priority to DE19712117986 priority patent/DE2117986A1/de
Priority to NL7107290A priority patent/NL7107290A/xx
Publication of DE2117986A1 publication Critical patent/DE2117986A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes
    • Y10T83/0476—Including stacking of plural workpieces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Description

VARQ, INC., Garland, Texas (V.St.A.)
Verfahren zur Herstellung von Gleichrichtersäulen
Die Erfindung betrifft ein Verfahren zur Herstellung von Gleichrichtersäulen.
In den vergangenen Jahren hat die Verwendung von Halbleiter-Bauelementen im Rundfunk- und Fernsehgerätebau stetig zugenommen, wobei die Fernsehgeräte mit zu den letzten Anwendungsgebieten gehören, bei denen Halbleiterschaltungen die Rohrentechnik; vollständig ersetzt haben. Dies hat seinen Grund teilweise darin, daß in bestimmten Teilen der Fernsehschaltungen sehr hohe Spannungen auftreten. Ein Bauelement, das bisher besonders teuer und schwietfig aus Halbleitern herstell' bar war, ist der gewöhnlich dem Zeilenausgangstrafo zugeordnete Hochspannungsgleichrichter. Im Normalbetrieb ist dieses Bauelement an seinen Anschlüssen einer spitzen Sperrspannung von 35 kV oder höher ausgesetzt.
Es ist bekannt, daß Halbleitergleichrichter einzeln Spannungen dieser Größenordnung nicht gewachsen sind,
209843/0935
daß jedoch mehrere einzelne Gleichrichter als, Gleichrichtersäule in Reihe geschaltet ih der .Lage sein können, der extrem hohen Spitzensperrspannung ohne besonders hohen Spannungsabfall in Durchlaßrichtung Stand · zu halten. Wenn beispielsweise eine Spannung von 35kV an eine Säule aus 35 einzelnen Gleichrichtern gelegt wird, steht an der Grenzschicht in jedem einzelnen Gleichrichter lediglich ein Potential von IkV, Diese Lösung des Problems erscheint auf den "ersten Blick hinreichend einfach; leider sind jedoch Gleichrichter— säulen bisher schwierig herstellbar und recht teuer bei den üblicherweise angewandten Herstellungsverfahren.
Für das volle Verständnis der Schwierigkeiten, die bei der Herstellung von Gleichrichtersäulen gemeistert werden müssen, ist die außerordentlich geringe Größe einer zusammengesetzten Gleichrichtersäule zu bedenken. So ist beispielsweise die Gleichrichtersäule im wesentlichen vom quadratischen Querschnitt mit einer Karttenlänge von 0,015 bis 0,050 inch (0,381 bis 1,270 mm)»Die Länge der Gleichrichtersäule hängt natürlich von der Anzahl der in der Säule hotwendigen Grenzschichten ab. Die zum Aufbau der Säulen verwendeten Plättchen sind etwa 0,381 mm (=15 milliinch) dick. Somit ist die Länge einer Säule gleich der Anzahl der benutzten Plättchen multipliziert mit etwas mehr als 0,381 mm (=l5milliinch). Aus einem einzelnen Stapel, der aus Plättchen mit eineinviertel inch (=31 nun) Durchmesser zusammengesetzt ist, können mehrere hundert bis mehr als tausend Gleichrichtersäulen geschnitten werden. -
Gewöhnlich werden beim Würfeln oder Schneiden der Plättchen diese auf eine Schneidplatte aufgebracht und über das Plättchen in einer Richtung abstandhaltende Parallelschnitte geführt. Das Plättchen wird dann
2Q984370935
um 90° gedreht und es werden weitere Schnitte rechtwinklig zu den ersten ausgeführt. Bei Anwendung dieser Technik auf Stapel aus mehreren übereinanderliegenden Plättchen ergeben sich jedoch keine guten Ergebnisse. Wenn beispielsweise die gewünschte Gleichrichtersäule 20 pn-tiber gangs sch ich ten erfordert, wird der Stapel etwa 9 mm ( = 0,35 inch) lang sein. Der erste Schnitt durch den Stapel möge erfolgreich sein. Wenn jedoch der Stapel um 90° gedreht und der nächste Schnitt begonnen wird, werden eine große Zahl von Stapeln brechen und einzelne Stapel so schwer beschädigt werden, daß sie nicht mehr verwendbar sind. Dies tritt selbst dann ein, wenn der durch den ersten Schnitt bedingte Zwischenraum mit Wachs oder anderem Material zur Stabilisierung der Scheiben ausgefüllt wird, oder wenn die Scheiben zusammengepreßt werden, um den schädlichen Zwischenraum zu reduzieren.
Nach dem erfindungsgemäßen Verfahren werden Plättchen aus präpariertem Halbleitermaterial hintereinander zu einem einheitlichen Stapel mit Hilfe eines elektrisch leitfähigen und vorzugsweise elastischen Bindemittel, etwa Weichlot, zusammengefügt. Der Stapel wird so aufgebaut, daß die Hauptebenen jedes Plättchens zueinander .parallel liegen, wobei das Bindemittel den-p—leitenden Teil eines Plättchens mit dem η-leitenden Teil des unmittelbar benachbarten Plättchens verbindet. Der Plättchenstapel wird dann auf eine Arbeitsfläche aufgebracht und es werden mehrere Abstand voneinander aufweisende Parallelschnitte durch den Stapel im wesentlichen senkrecht zu den Hauptebenen eines einzelnen Plättchens ausgeführt. Diese Schnitte teilen den einheitlichen Stapel in mehrere Scheiben aus Halbleitermaterial, von denen jede Scheibe mehrere ;^nni|bergangsschichten in gleicher
209 843/0 935
Weise wie im Plättchenstapel umfaßt. Jede Halbleiterscheibe wird dann auf eine weitere Arbeitsfläche so aufgebracht,, daß die Hauptebene der Halbleiterscheibe parallel zur Arbeitsfläche liegt, und es werden wiederum mehrere Parallelschnitte durch die Streifen senkrecht zu dem in ihnen enthaltenen pn-Ubergangsschichten ausgeführt. Diese Schnitte unterteilen die Streifen in Säulen aus Würfeln; diese Säulen bilden die gewünschten Gleichrichtersäulen, wenn elektrische Anschlüsse an beiden Enden angebracht werden.
Weitere Einzelheiten und Merkmale sowie Vorzüge der Erfindung gehen aus der nachfolgenden Beschreibung eines Ausführungsbeispiels hervor, bei der auf die beigefügte Zeichnung Bezug genommen wird. Es zeigen:
Fig. 1 eine Draufsicht auf vier Plättchenstapel aus Halbleitermaterial, die zur Vorbereitung für das Schneiden auf eine Arbeitsfläche aufgebracht sind;
Fig. 2 eine Seitenansicht eines der Plättchenstapel aus Fig. 1; .
Fig. 3 die Seitenansicht einer Scheibe aus Halbleitermaterial, die aus den Stapeln gemäß Fig. 1 herausgeschnitten wurde und auf eine Arbeitsfläche als Vorbereitung für das Schneiden aufgebracht ist;
Fig. 4 eine Draufsicht auf eine Scheibe gemäß Fig. 3; und
Fig. 5 eine perspektivische Darstellung eines Wurfelstapeis, der aus einem einheitlichen Scheibenstapel herausgeschnitten ist.
Nach Fig. 1 sind.vier einheitliche Stapel 10 aus HaIbleiterplättchen 11 auf einer Arbeitsplatte 12 befestigt.
209843/0935
Jedes Halbleiterplättchen in jedem Stapel ist geeignet vorbereitet, in dem zum Aufbau einer pn-Übergangsschicht 13 in jeder Scheibe (Fig. 2) Verunreinigungen eindiffundiert sind. Die Scheiben sind zur Bildung eines einheitlichen Stapels mit einem leitfähigen und etwas elastischen Bindemittel, vorzugsweise Weichlot, zusammengefügt. Wie bereits erwähnt, sind die Scheiben so aufeinander gestapelt, daß ihre Hauptebenen ihrer pn-Übergangsschichten im wesentlichen zueinander parallel liegen, wobei das Bindemittel den p-leitenden Teil einer Scheibe mit dem n-leitenden Teil der unmittelbar benachbarten Scheibe elektrisch verbindet. Nach.dieser Zurüstung werden die Stapel auf eine Arbeitsfläche aufgebracht (Fig. 1 und 2), so daß die Hauptebenen der einzelnen Scheiben und die Ebenen der pn-Übergangsschichten in ihnen im wesentlichen parallel zur Arbeitsfläche 12 liegen. Die einheitlichen Stapel 10 werden vorzugsweise mit Wachs (gestrichelt bei 14 angedeutet) auf der Arbeitsfläche 12 befestigt, so daß sie leicht entfernt werden können.
Nach Aufbringen der Stapel 10 auf die Arbeitsfläche werden mehrere, vertikale Parallelschnitte 16 durch die Stapel geführt. Diese Schnitte liegen senkrecht zu den Hauptebenen der einzelnen Plättchen des Stapels und zu den pn-Übergangsschichten in den Plättchen. Die Schnitte 16 weisen im wesentlichen gleiche Abstände voneinander auf und erstrecken sich ganz durch den Stapel. Der Abstand zwischen den Schnitten 16 bildet eine Dimension des fertigen Würfelstapels. Es hat sich ergeben, daß eine Reibsäge mit mehreren, gleich weit voneinander abstehenden Sägeblättern in besonderer Weise für das Schneiden geeignet ist, da sie fast keinen Druck auf die Blättchenstapel ausübt, so daß die Bruchgefahr verringert wird.
2 09843/0 9 35
Die Schnitte 16 teilen jeden Stapel in mehrere Scheiben 18, wobei jede Scheibe Streifen 19 aufweist, die aus den Plättchen des Stapels 10 ausgeschnitten sind. In dem in Fig. 1 dargestellten Beispiel sind zwölf Schnitte durch jeden Stapel geführt, so daß jeder Stapel in dreizehn Scheiben 18 unterteilt·ist.
Jeder Streifen 18 wird dann von der ersten Arbeitsplatte 12 abgenommen und auf eine zweite Arbeitsplatte 20 aufgebracht. Die Scheibe,18 wird auf die Platten-K fläche 20 so plaziert, daß ihre Hauptebene parallel zur Plattenfläche 20 liegt, so daß die pn-Übergangsschichten in jeder Scheibe im wesentlichen senkrecht zur Arbeitsfläche 20 stehen. Wie das an den Stapeln gemäß Fig. 1 dargestellt ist, wurden die Scheiben vorzugsweise auf die Arbeitsfläche 20 mit Wachs 22 aufgebracht, um die Scheibe ortsfest zu halten, wenn sie geschnitten wird, und das Entfernen der Stapel, die aus den Scheiben 18 geschnitten sind, zu erleichtern.
Nach dem Aufbringen der Scheibe auf die Arbeitsfläche 20 werden mehrere Parallelschnitte 24 durch die Scheibe 18 geführt. Wie in Fig. 3 und 4 (die eine Drauf- ^ sieht auf den in Fig. 2 dargestellten Streifen ist) dargestellt, sind die Schnitte 24 sowohl zur Arbeitsfläche 20 als zu den pn-Übergangsschichten 26 in der Scheibe 18 senkrecht geführt. Die Schnitte 24 werden vorzugsweise mit einer mehrblättrigen Reibsäge erzeugt, deren Blätter parallel und mit gleichem gegenseitigen Abstand angeordnet sind. Wenn die Schnitte 24, die die Streifen 18 in die endgültigen Gleichrichtersau1en in geeignetem Abstand unterteilen, den gleichen Abstand wie die Schnitte 16 haben, die die einheitlichen Stapel 10 in Scheiben unterteilen, entstehen Säulen 30 von quadratischem Querschnitt. Nach Ausführung der Schnitte 24 durch die Scheibe 18 werden die Würfelstapel 30
209843/0935
von der Arbeitsfläche 20 abgenommen und eventuell noch anhängendes Wachs entfernt.
Fig. 5 zeigt perspektivisch einen Würfelstapel 30, der aus dem Streifen 18 gemäß Fig. 2 und 3 geschnitten wurde. In diesem speziellen Beispiel sind sieben einzelne Würfel 32 an den Verbindungsstellen 34 zusammengefügt. Die in Fig. 1 dargestellten Stapel 10 enthalten jeweils sieben diskreten Scheiben aus präpariertem Halbleitermaterial, die zu einheitlichen Stapeln zusammengefügt sind. Wie weiterhin in Fig. 5 veranschaulicht ist, enthält jeder Würfel 32 ein p-leitendes Gebiet 36 und ein η-leitendes Gebiet 38, die eine gleichrichtende pn-Übergangsschicht 13 bilden.
Man beachte besonders, daß jeder einzelne Gleichrichterwürfel 32 gemäß Fig. 4 etwa kubische Gestalt hat; da in dem dargestellten Beispiel sieben Würfel zusammengesetzt sind, ist der Stapel 30 ungefährt siebenmal so lang wie breit. Wie bereits früher erwähnt, ist das Halbleitermaterial, aus dem die Gleichrichtersäulen hergestellt sind, außerordentlich spröde und schwer zu schneiden. In dem die einheitlichen Stapel 10 zuerst in Streifen 18 geschnitten werden, dann die Streifen 18 auf die Seite gelegt werden, um sie in die endgültigen Gleichrichtersäulen 30 zu schneiden, und schließlich durch das Zusammenfügen der einzelnen Halbleiterscheiben mit einem etwas elastischen Bindematerial wie beispielsweise Weichlot, ist die Bruchgefahr wesentlich reduziert. Die Herstellung einer Gleichrichtersäule mit gleichförmigem Querschnitt ist nach dem erfindungsgemäßen Verfahren sehr viel leichter, als wenn die Gleichrichtersäuien aus den Stapel im gleichen Schnittverfahreh und bei vertikal stehenden Säulen hergestellt werden müßten.
209843/0935
Die Säule 30 wird für den Gebrauch vorbereitet, in dem ein elektrischer Kontakt an der Oberfläche 42 und ein zweiter Kontakt an der Bodenfläche 44 angebracht wird. Da die einzelnen Würfel 32 in der Gleichrichtersäule durch das Bindemittel elektrisch in Reihe geschaltet sind, wird eine zwischen den Flächen 42 und 44 herrschende Spannung gleichmäßig auf die Würfel.32 verteilt. Wenn beispielsweise eine Spannung von 7kV zwischen den Flächen 42 und 44 herrscht, liegt das Potential an jeder pn-Übergangsschicht 40 in der Gleichrichtersäule bei etwa IkV.
Zusammenfassend wurde also ein Verfahren zur Herstellung von Gleichrichtersäulen beschrieben, bei dem mehrere Halbleiterplättchen mit in· jedem Plättchen enthaltener pn-Übergangsschicht zur Bildung eines Stapels so zusammengefügt, werden, daß die pn—Übergangsschicht und die Plättchen im wesentlich parallel liegen. Parallele, Abstand aufweisende Schnitte werden durch den Stapel im wesentlichen senkrecht zu den pn-Übergangsschichten der Plättchen geführt, wodurch der Stapel in mehrere Scheiben unterteilt wird. Dabei hat jede Scheibe mehrere, im wesentlichen parallel liegende, elektrisch in Reihe geschaltete pn-Übergangsschichten. Jede Scheibe wird auf einer Arbeitsplatte befestigt und durch sie werden Parallelschnitte im wesentlichen senkrecht zu pn-Übergangsschichten geführt, die jede Scheibe in mehrere Stapel aus Würfeln mit dem gewünschten Übergangs ge biet zerschneiden. An jedem Würfelstapelende werden elektrische Anschlüsse angebracht, 50 d.aß sich eine Gleichrichtersäule ergibt, die wie eine Gruppe von hintereinander geschalteten, einzelnen Gleichrichtern wirkt.' *;:V/- ■ ' 'yH_ \ ' : ;'"'■■ \ :-- \ .: -■"';;.'. :
209843/0935

Claims (5)

  1. Patentansprüche
    (-1·/Verfahren zur Herstellung von Gleichrichtersäulen, dadurch gekennzeichnet, daß eine Anzahl von Halbleiterplättchen mit leitfähigem Material zu einem Plättchenstapel (11) verbunden werden, wobei jedes Halbleiterplättchen eine zur Hauptebene des Plättchens im wesentlichen parallele pn-Übergangsschicht (13) aufweist; d«ß der Plättchenstapel auf eine zu den pn-Übergangsschichten im wesentlichen parallele' Arbeitsplatte (12) aufgebracht wird; daß der zusammengefügte Stapel durch mehrere, im wesentlichen senkrecht zu den pn-Übergangsschichten gleichzeitig geführte Parallelschnitte (16) in mehrere Scheiben (18) aufgeteilt wird, von denen jede Scheibe die gleiche Anzahl von pn-Übergangsschichten enthält, wie der zusammengefügte Stapel; daß die Scheiben auf eine Arbeitsfläche (20) aufgebracht werden, die parallel zu den Scheiben-Hauptflächen und senkrecht zu jeder pn-Übergangsschicht liegt; daß die Scheiben (18) durch mehrere, im wesentlichen senkrecht zu den pn-Übergangsschichten und zu der Arbeitsfläche (20) gleichzeitig geführte Parallelschnitte (24) in mehrere Säulen (30) aufgeteilt werden; und daß an jedem Säulenende (42, 44) je ein elektrischer Anschluß angebracht wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterscheiben mit einein elastischen, leitfähigen Material zusammengefügt werden·
  3. 3, Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Halbleiterscheiben mit Weichlot zusammengefügt werden.
    209843/0935
    ■ -- ίο -■■-■■■
  4. 4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der zusammengefügte Stapel ■und die Halbleiterscheiben mit Hilfe einer Reibsäge geschnitten werden. ·
  5. 5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der zusammengefügte Stapel und die Halbleiterscheiben auf den Arbeitsunterlagen mit einem wachsartigen Material befestigt werden.
DE19712117986 1968-09-30 1971-04-14 Verfahren zur Herstellung von Gleichrichtersäulen Pending DE2117986A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US3591921D US3591921A (en) 1968-09-30 1968-09-30 Method for making rectifier stacks
GB1288902D GB1288902A (de) 1968-09-30 1971-04-06
DE19712117986 DE2117986A1 (de) 1968-09-30 1971-04-14 Verfahren zur Herstellung von Gleichrichtersäulen
NL7107290A NL7107290A (de) 1968-09-30 1971-05-27

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US76378768A 1968-09-30 1968-09-30
GB891271 1971-04-06
DE19712117986 DE2117986A1 (de) 1968-09-30 1971-04-14 Verfahren zur Herstellung von Gleichrichtersäulen
NL7107290A NL7107290A (de) 1968-09-30 1971-05-27

Publications (1)

Publication Number Publication Date
DE2117986A1 true DE2117986A1 (de) 1972-10-19

Family

ID=27431240

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712117986 Pending DE2117986A1 (de) 1968-09-30 1971-04-14 Verfahren zur Herstellung von Gleichrichtersäulen

Country Status (4)

Country Link
US (1) US3591921A (de)
DE (1) DE2117986A1 (de)
GB (1) GB1288902A (de)
NL (1) NL7107290A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910166A (en) * 1989-01-17 1990-03-20 General Electric Company Method for partially coating laser diode facets
EP0379616A1 (de) * 1989-01-26 1990-08-01 Siemens Aktiengesellschaft Halbleiterbauelement mit übereinander montierten Halbleiterkörpern
JP4800524B2 (ja) * 2001-09-10 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、及び、製造装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2865082A (en) * 1953-07-16 1958-12-23 Sylvania Electric Prod Semiconductor mount and method
US2968866A (en) * 1958-05-21 1961-01-24 Sylvania Electric Prod Method of producing thin wafers of semiconductor materials
US3274454A (en) * 1961-09-21 1966-09-20 Mallory & Co Inc P R Semiconductor multi-stack for regulating charging of current producing cells
US3422527A (en) * 1965-06-21 1969-01-21 Int Rectifier Corp Method of manufacture of high voltage solar cell
US3355636A (en) * 1965-06-29 1967-11-28 Rca Corp High power, high frequency transistor

Also Published As

Publication number Publication date
US3591921A (en) 1971-07-13
GB1288902A (de) 1972-09-13
NL7107290A (de) 1972-11-29

Similar Documents

Publication Publication Date Title
DE2506641C2 (de) Matrixverbinder und Verfahren zu seiner Herstellung
DE1106368B (de) Verfahren zur Herstellung einer Schaltmatrize
DE102006019709A1 (de) Verfahren und Vorrichtung zum Zerschneiden von Wafern
DE2225825B2 (de) Verfahren zum Herstellen einer Anzahl plättchenförmiger Festkörper-Elektrolytkondensatoren
DE2240076A1 (de) Elektrischer mehrschichtenleiter vom typ einer gedruckten schaltung und verfahren zu dessen herstellung
DE2101028A1 (de) Verfahren zur Herstellung von Halbleiterelementen
DE2114023A1 (de) Matrixanordnung mit elektrischen Bauelementen und Verfahren zur Herstellung solcher Anordnungen
DE2104176A1 (de) Thermoelektrische Baueinheit und Ver fahren zu ihrer Herstellung
DE2018755A1 (de) Verfahren zur Herstellung einer Hochspannungs-Kondensator-Anordnung und einer Hochspannungs-Keramik-Kondensator-Anordnung
DE2050474A1 (de) Zusammengesetzte Halbleiterscheibe mit gegeneinander isolierten Inselberei chen und Verfahren zur Herstellung derar tiger Halbleiterscheiben
DE2247159A1 (de) Hochspannungs-halbleiteranordnung
DE2117986A1 (de) Verfahren zur Herstellung von Gleichrichtersäulen
DE19736754A1 (de) Überspannungsschutzelement
DE2325351A1 (de) Verfahren zur herstellung von gleichrichtern mit hoher durchbruchsspannung
DE2400208A1 (de) Ladungsgekoppelte uebertragungsanordnung bei der zur ladungsuebertragung majoritaetstraeger verwendet werden
DE2536711B2 (de) Hochspannungsgleichrichter für Hochspannungskaskaden
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE1095952B (de) Verfahren zur Herstellung von gleich langen Halbleiterstreifen aus einem homogenen einkristallinen Halbleiterstab fuer mehrere Halbleiteranordnungen
DE2520134C3 (de) Thyristor mit einem rechteckigen Halbleiterelement
DE2527191B2 (de) Verfahren zur Herstellung eines Thyristors
WO2018162438A2 (de) Verfahren zum herstellen von thermoelektrischen bausteinen
DE1589696C3 (de) Halbleiterbauelement, insbesondere Flächentransistor
DE3248689A1 (de) Fluessigphasenepitaxie
DE3211540A1 (de) Miniaturisierte stromschiene hoher kapazitanz und verfahren zur herstellung derselben
DE1098539B (de) Verfahren und Anordnung zum Betrieb einer elektronischen Cryotron-Vorrichtung