DE2111409B2 - Dynamisches Schieberegister - Google Patents
Dynamisches SchieberegisterInfo
- Publication number
- DE2111409B2 DE2111409B2 DE2111409A DE2111409A DE2111409B2 DE 2111409 B2 DE2111409 B2 DE 2111409B2 DE 2111409 A DE2111409 A DE 2111409A DE 2111409 A DE2111409 A DE 2111409A DE 2111409 B2 DE2111409 B2 DE 2111409B2
- Authority
- DE
- Germany
- Prior art keywords
- pulses
- shift register
- transistor
- cell
- dynamic shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
- Electronic Switches (AREA)
- Shift Register Type Memory (AREA)
Description
Die Erfindung betrifft ein dynamisches Schieberegister mit Speicherstufen aus bipolaren Transistoren,
unter Ausnutzung von vorhandenen Kapazitäten zur Zwischenspeicherung.
formation, die in dem Schieberegister gespeichert ist, durch Verschiebeünpulse, die gleichzeitig oder nacheinander allen Stufen des Schieberegisters zugeführt
werden, verschoben. Die Zuführung der Verschie-
δ beiropulse erfolgt dabei entweder in einem einzigen
Takt oder in zwei bzw. mehr Takten. Die Taktimpulse können dabei außerdem noch überlappt bei mehrtaktischen Schieberegistern auftreten. Jede Stufe eines derartig aufgebauten Schieberegisters, die zur
ίο Speicherung eines Bits geeignet ist, benötigt zwei
Energiespeicher, da ein Speicher nicht gleichzeitig ein Bit aufnehmen und abgeben kann, ohne daß die darin
enthaltene Information zerstört wird. Als Energiespeicher finden beispielsweise bistabile MultivnVato-
»5 ren, Magnetkerne oder Kurzzeitspeicher, wie Verzögerungsglieder oder schädliche Kapazitäten, Verwendung.
Um die Zwischenspeicherung der zu verschiebenden Datenimpulse zu vermeiden, wurde in der deut-
sehen Auslegeschrift 1 193 553 vorgeschlagen, daß zur Verschiebung der gesamten gespeicherten binären Information
um eine Stelle die Verschiebeimpulse den Stufen nacheinander entsprechend ihrer Aufeinanderfolge,
und zwar beginnend mit der in Verschiebe-
richtung vordersten Stufe zugeführt werden, wobei zur
Erzeugung der VerschiebeimpuJse ein Impulsgenerator mit Verzögerungsleitung, die mehrere Abgriffe
besitzt, verwendet wird.
Außerdem sind Schieberegister bekannt, die mit
Feldeffekttransistoren aufgebaut sind. So wurde z. B. vorgeschlagen, einen Speicher mit Feldeffekttransistoren
aufzubauen, der dadurch charakterisiert ist, daß jede Speicherzelle drei Feldeffekttransistoren
enthält, von denen die erste zur Speicherung der In-
formation mit Hilfe der Kapazität zwischen dessen Tor- und Quellenanschluß, der zweite für die Ausgabe
und der dritte für die Eingabe der Informationen vorgesehen sind, wobei der Toranschluß des ersten mit
dem Quellenanschluß des dritten Feldeffekttransi-
stors und der Senkenanschluß des ersten mit dem Quellenanschluß des zweiten Feldeffekttransistors
verbunden sind, deren Quellenanschluß des ersten Feldeffekttransistors auf einem Bezugspotential liegt,
sowie die Senkenanschlüsse des zweiten und des dritten Feldeffekttransistors an eine gemeinsame Ein-
und Ausgabeleitung angeschlossen sind, und daß Steuermittel vorgesehen sind, die mit den Toranschlüssen
des zweiten und des dritten Feldeffekttransistors verbunden sind. Dieser Aufbau einer Speicherzelle
hat jedoch den Nachteil, daß mindestens drei Halbleiter für eine Speicherzelle benötigt werden,
wodurch ein relativ großer Platz auf dem Substrat benötigt wird.
Außerdem sind noch ein- und mehrtaktische Schieberegister durch die schweizerischen Patentschriften
417 779 und 456 774 bekanntgeworden. Die darin gezeigten Speicherzellen des Schieberegisters sind insbesondere
mit Feldeffekttransistoren ausgestattet und haben den Nachteil, daß sie relativ viel Platzbedarf
auf dem Substrat benötigen, wenn die Schieberegister in integrierter Technik ausgeführt werden. Der Erfindung
liegt deshalb die Aufgabe zugrunde, ein Schieberegister mit Speicherzellen zu schaffen, die aus bipolaren
Halbleiterelementen aufgebaut sind und
H relativ wenig Platz in integrierter Technik auf dem Substrat benötigen, wobei eine sichere Verschiebung
der gespeicherten Daten ohne Beeinflussung der Nachbarzellen gewährleistet sein muß.
2 ill
ÖieeriindungRgemäße Lösung der Aufgabe besteht
Hn. daß die Speicherstufen aus einer ersten Speialle und einer zweiten Speicherzelle bestehen,
jhei sowohl die erste als auch die zweite Speiche r-Qe
aus einer Reihenschaltung eines Transistors und ^ im KoUektorkreis liegenden Diode und einer
ren Kapazität zwischen dem Kollektor des ge- maien bipolaren Transistors und Masse besteht.
iDurch die direkte Kopplung der einzelnen Stufen r Zellen und der Speicherzellen untereinander wird
u ^e Verschiebung und Aufrechterhaltung der geeicherten
Information eine sehr kleine Leistung be- ---t wodurch eine Erhöhung der Zellendichte pro
jeneinheit in einem Maße erreicht wird, wie es &her nicht möglich war.
Fnie Erfindung wird nun an Hand von in den Zeichngen
dargestellten Ausführungsbeispielen näher ,schrieben.
" Es zeigt
" Es zeigt
Fig. 1 eine Stufe eines Schieberegisters, Fig. IA die zum Betrieb der Speicherzelle nach
pig I benötigten Impulse,
Fig. IB den Spannungverlauf in d~r Zeiteinheit
fiber der parasitären Kapazität der Zelle nach Fig. 1 für beide Signalpegel, die als Eingangssignal an die
Zelle gelegt werden, und
Fi g. 2 ein Schieberegister, das aus mehreren Speicherzellen
nach Fig. 1 besteht.
InFig. 1 ist eine Stufe eines monolithischen dynamischen
Schieberegister;, mit bipolaren Halbleiterelementen,
das gepulst betrieben wird, dargestellt. Eine Stufe 10 enthält eine erste Zelle 12 und eine zweite
damit verbundene Zelle 14. Die Zelle 12 besteht aus einem Regenerationsanschluß 16, an den die Regenerationsimpulse
18, wie in Fig. 1 A dargestellt, angelegt werden. Die Regenerationsimpulse 18 werden einem
Ladungsweg, der aus der Diode 20, dem Schaltpunkt 22 und der parasitären Kapazität 22, die
ihrerse..s mit Masse verbunden ist, das z. B. das Substrat
eines integrierten Halbleiterplättchens darstellen kann, zugeführt. Ein Dateneingangs-Anschlußpunkt
26 empfängt die bipolaren Datenimpulse, dargestellt in F i g. 1 im oberen Pegel 28, und die Anschlußpurikte
30 empfangen die Torimpulse 32. Mit den Anschllußpunktcn 26, 30 und dem Schaltungspunkt 22 ist ein
bipolares Halbleiterbauelement oder ein bipolarer Transistor 34 verbunden. Der Ausgang 36 ist mit dem
Schaltungspunkt 22 und der Kapazität 24 verbunden und gibt Ausgangsdatensigr.ale in Abhängigkeit von
am Eingang 26 stehenden Eingangssignalen ab. In diesem Ausführungsbeispiel besteht die parasitäre
Kapazität 24 aus dem PN-Kondensator zwischen dem Kollektor des NPN-Halbleiters 34 und dem Substrat.
Die zweite Zelle 14 der in Fig. 1 dargestellten Schieberegisterstufe enthält dieselben Bauelemente
wie die erste Zelle 12. Der Ausgangsanschlußpunkt 36 der Zelle 12 ist nun der Eingangsanschlußpunkt
für die Zelle 14. Außerdem ist der Anschlußpunkt 40 der Ausgang für die zweite Zelle 14, der gleichzeitig
damit def Ausgang für die gesamte in Fi g. 1 dargestellte Schieberegisterstufe lOist. Die Ze Ie 14 enthalt
vorzugsweise einen Regenerationsanschlußpunkt 42, an den die Regenerationsimpulse 44 angelegt sind und
einen TorimpulsanschluB 46, an den die Torimpulse 48, Fig. 1A, angelegt sind. Die Zelle 14 enthalt au-'
· Diode 50, einen NPN-Transistor 42 und
eine parasitäre Kapazität 54, die mit dem Anschtußnunkt
40 verbunden sind. Die Dioden 20 und 50 können in monolithischer Technik als PN-Übergänge
oder als Schottky-Banier-Dioden ausgeführt sein.
Ein Schieberegister, das aus mehreren Stufen 10 gemfaß Fig. 1 besteht, ist in Fig. 2 dargestellt. Die
zu verschiebende Eingangsinforraation wird an den Anschlußpunkt 60 angelegt und dynamisch von Stufe
zu Stufe bU zum Ausgangsanschlußpunkt 62 verschoben. Es ist selbstverständlich auch möglich, andere
Zusammenschaltungen der Stufen gemäß Fig. 1 vor ■
ίο zunehmen, um andere Schieberegister oder Umlaufregster
zu erhalten. So kann z. B. das Ausgangssignal am Ausgangsanschlußpunkt 62 auf den Eingang 60
als Eingangssignal zurückgekoppelt werden, wodurch ein Umlaufregister entsteht.
»5 Die Regenrationsimpulse werden der ersten Zelle
einer jeden Stufe 10 über die Anschlußpunkte 64 zugeführt, wie es vorher im Zusammenhang mit den Regenerationsimpulsen
18 beschrieben wurde. Die Regenerationsimpulse für die zweite Zelle 14 einer Stufe
10 werden über den Anschlußpunkt 46 zugeführt. Die Anscfilußpunkte 68 und TO empfangen die bereits
schon beschriebenen TorsigT/ale 32 und 48.
Dabei können die Impulse 18 und 32 von einer einzigen Signalquelle geliefert werden. Sn können z. B.
die Anschlußpunkte 16 und 30 mit einer 2-Phasenkixhteckimpulsquelle
verbunden sein. Dies hat %'or allem Vorteile in der Leitungsführung für die Anschlußpunkte
16 und 30. Selbstverständlich können auch die Impulse 18 und 32 sowohl nacheinander als
überlappt dem Schieberegister zugeführt werden, was je nach gewünschtem Effekt erfolgen kann.
Im folgenden soll nun die Wirkungsweise einer Stufe 10 nach F i g. 1 und damit auch die Wirkungsweise
des Schieberegisters nach Fig. 2 erklärt werden.
Zur Zeit t0 bekommt die erste Zelle einer jeden
Stufe Regenerationsimpulse 18 am Anschlußpunkt 16. Jeder Transistor der Zelle ist im Aus-Zustand und
der Regenerationsimpuls 18 lädt die Kapazität 24 auf. Zur Zeit (, wird nun der Transistor 26 durch ein Datensignal
28 (Fig. 1 A) erregt. Der Transistor 34 gelangt
in den Ein-Zustand und die Kapazität 24 wird dadurch entladen und geht in den Entladezustand.
Dadurch wird die am Eingang anstehende Datenin-45 formation über den Transistor 34 zum Ausgangsanschlußpunkt
36 in invertierter Form übertragen.
Zum nächsten Zeitintervall f3 gelangt an den Anschlußpunkt
42 ein Regenerationsimpuls 44, der die Kapazität 54 der zweiten Zelle 14der Stufe 10 auflädt.
5° In Abhängigkeit vom Zustand des Eingangssignals an der Basis des Transistors 52 befindet sich das Torsignal
am Anschlußpunkt 46 im oberen Zustand oder in der VRtF- Bedingung, wodurch der Transistor
in den Aus-Zustand versetzt wird. Zum darauffolgen-55 den Zeitpunkt f4 wird ein Torsional 48 an den Anschlußpunkt
46 angelegt. Wenn am Anschlußpunkl 36 der o^ere Signalpegel vorliegt, wird die Kapazität
54 über den Transistor 52 entladen. Wie aus der Zeichnung zu ersehen ist, befindet sich im vorliegen-6o
den Ausführungsbeispiet der Anschlußpunkt 36 im unteren Potentialpegel (Impuls 28 invertiert) und die
Kapazität 54 wird nicht entladen, weil der Transistor 52 nicht im leitenden Zustand ist. Dadurch befindet
sich auch das Potential am Ausgangsanschlußpunkt 65 40 im oberen Zustand oder Pegel.
Wie aus F i g. IA zu ersehen ist, erstrecken sich die
Regenerationsimpulse 18 und 14 zwischen dem unteren Pegel und dem Wert + V. Die Torimpulse 32 und
48 erstrecken sich zwischen dem Pegel VREF
— Vl. Die Datensignale 28 erstrecken sich vom unteren Pegel des Signals Vl bis zum oberen Pegel des Signals Vi. Im nachfolgenden werden spezifisch ausgewählte Beziehungen der einzelnen Spannungen in einer Tabelle angegeben.
— Vl. Die Datensignale 28 erstrecken sich vom unteren Pegel des Signals Vl bis zum oberen Pegel des Signals Vi. Im nachfolgenden werden spezifisch ausgewählte Beziehungen der einzelnen Spannungen in einer Tabelle angegeben.
vt -V Dp <lfe.
Die erste Beziehung ist erforderlich, um zu verhindern, daß der Transistor 52 der zweiten Zelle nicht
eingeschaltet wird, wenn die Kapazität 24 auf den positiven Pegel aufgeladen ist. Die zweite und dritte angegebene
Beziehung muß deshalb eingehalten werden, um zu verhindern, daß der Transistor 34
nichtleitend wird und die Kapazität 24 sich nicht über diesen Transistor entlädt, ohne daß das anliegende
Datensignal 28 während der Tor-Periode im oberen Pegel ist.
Die Spannung VREF kann z. B. auf 0 Volt oder in
anderen Fällen mit Vorteil auf einen positiven Pegel festgelegt werden.
In Fig. IB ist ein Diagramm dargestellt, das die
Spannungsbedingungen über der parasitären Kapazität zeigt und zwar beim ersten Laden durch einen Regenerationsimpuls
und dann beim Entladen über einen entsprechenden zugehörigen leitenden Transistor.
Diese Spannungscharakteristik existiert dann, wenn das Eingangssignal den oberen Pegel einnimmt.
Nimmt dagegen das angelegte Datensignal den unteren Pegel ein, dann befindet sich der entsprechende
Transistor in dem nichtleitenden Zustand und die Spannung über der parasitären Kapazität wird dann
»° langsam abgesenkt, wie es durch die gestrichelte Linie
78 zu sehen ist. Die gestrichelten Linien 80 und 82 zeigen ebenfalls die Spannungsbedingungen über einer
parasitären Kapazität, wenn die Datenimpulse sich im unteren Pegel befinden, d. h. wenn die ent-
sprechenden Transistoren keinen Entladungsweg für die schädliche Kapazität ermöglichen. Die verschiedenen
Abfälle der Kurven 80 und 82 ergeben sich aus der Verschiedenheit der anliegenden Referenzspannung
VREF, und zwar entspricht die Kurve 82 ei-
»° ner größeren positiven Referenzspannung VREF als die
Kurve 80. Im vorliegenden Beispiel ist der Zellentransistor effektiver gesperrt, wenn der Emitter mehl
positiv vorgespannt ist, wodurch über die Basis-Emitterdiode des Transistors eine Verringerung der Entla-
dung erreicht wird.
Hierzu 1 Blatt Zeichnungen
Claims (6)
1. Dynamisches Schieberegister mit Speicherstufen aus bipolaren Transistoren, unter Ausnutzung von vorhandenen Kapazitäten zur Zwischenspeicherung, dadurch gekennzeichnet,
daß die Speicherstufen (10) aus einer ersten Speicherzelle (12) und einer zweiten Speicherzelle
(14) besteben, wobei sowohl die erste als auch die
zweite Speicherzelle (12 bzw. 14) aus einer Reihenschaltung eines Transistors (34) und einer im
Kollektorkreis liegenden Diode (20) und einer parasitären Kapazität (24) zwischen dem Kollektor (22) des genannten bipolaren Transistors (34;
und Masse besteht.
2. Dynamisches Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß an der Balis des Transistors (34) die Dateneingangsimpulse
(28) aniiegen und am Emitter über einen Anfchlußpunkt
(30) die Torimpulse anliegen, währenddem über die Diode (20), die m«t einem
Anschlußpunkt (16) in Verbindung steht, der Speicherzelle (12) Rfcgenerationsimpulse (18)
ium Laden der parasitären Kapazität (24) zugeführt werden, und daß de: Ausgang (36) der Speicherzelle
(12) sowohl mit dem Kollektor (22) des Transistors (34), mit einer Elektrode der Diode
(20) als auch mit der parasitären Kapazität (24) verbund, η ist.
3. Dynamisches Schieberegister nach den Ansprüchen 1 und 2, daduuh gekennzeichnet, daß
der Kollektor des Tt ansistors (34) der ersten Zelle
(12) mit der Basis des Iransistors der zweiten Zelle (14) verbunden ist.
4. Dynamisches Schieberegister nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß
den beiden Zellen (12 und 14) einer Stufe (10) über getrennte Anschlüsse (64) und 66) Regenerationsimpulse
und über weitere getrennte Anschlüsse (68 und 7C) die Torimpulse bzw. Schiebeimpulse
(32 bzw. 48) zugeführt werden.
5. Dynamisches Schieberegister nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß jeweils
der Ausgang (40) einer Stufe (10) mit dem Eingang (26) der nächsten Stufe (10) direkt verbunden
ist und daß alle ersten Zellen (12) sowohl mit Tor- bzw. Schiebeimpulsen als auch mit Regenerationsimpulsen
über gemeinsame Anschlußpunkte (68 bzw. 64) gespeist werden und daß die tweiten Zellen (14) der Stufen (10) ebenfalls über
gemeinsame Anschlußpunkte (66 bzw. 70) mit Tor- bzw. Schiebeimpulsen und Regenerations-Impulsen
gespeist werden.
6. Dynamisches Schieberegister nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die
Transistoren (34) einer Zelle (12 oder 14) vom PNP-Typ oder vom NPN-Typ sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1858370A | 1970-03-11 | 1970-03-11 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2111409A1 DE2111409A1 (de) | 1971-09-30 |
DE2111409B2 true DE2111409B2 (de) | 1974-10-17 |
DE2111409C3 DE2111409C3 (de) | 1975-05-28 |
Family
ID=21788691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2111409A Expired DE2111409C3 (de) | 1970-03-11 | 1971-03-10 | Dynamisches Schieberegister |
Country Status (6)
Country | Link |
---|---|
US (1) | US3676863A (de) |
JP (1) | JPS5144784B1 (de) |
CA (1) | CA927929A (de) |
DE (1) | DE2111409C3 (de) |
FR (1) | FR2081841B1 (de) |
GB (1) | GB1324136A (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793668A (en) * | 1997-06-06 | 1998-08-11 | Timeplex, Inc. | Method and apparatus for using parasitic capacitances of a printed circuit board as a temporary data storage medium working with a remote device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB786056A (en) * | 1955-05-25 | 1957-11-13 | Standard Telephones Cables Ltd | Improvements in or relating to electrical circuits employing static electrical switches |
US3082332A (en) * | 1961-01-26 | 1963-03-19 | Thompson Ramo Wooldridge Inc | Capacitive type circulating register |
US3289010A (en) * | 1963-11-21 | 1966-11-29 | Burroughs Corp | Shift register |
US3461312A (en) * | 1964-10-13 | 1969-08-12 | Ibm | Signal storage circuit utilizing charge storage characteristics of field-effect transistor |
NL6615058A (de) * | 1966-10-25 | 1968-04-26 | ||
NL6807435A (de) * | 1968-05-25 | 1969-11-27 |
-
1970
- 1970-03-11 US US18583A patent/US3676863A/en not_active Expired - Lifetime
-
1971
- 1971-01-29 JP JP46002890A patent/JPS5144784B1/ja active Pending
- 1971-02-02 FR FR7104519A patent/FR2081841B1/fr not_active Expired
- 1971-02-26 CA CA106341A patent/CA927929A/en not_active Expired
- 1971-03-10 DE DE2111409A patent/DE2111409C3/de not_active Expired
- 1971-04-19 GB GB2317871*A patent/GB1324136A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2111409A1 (de) | 1971-09-30 |
JPS5144784B1 (de) | 1976-11-30 |
US3676863A (en) | 1972-07-11 |
DE2111409C3 (de) | 1975-05-28 |
GB1324136A (en) | 1973-07-18 |
FR2081841A1 (de) | 1971-12-10 |
FR2081841B1 (de) | 1974-10-31 |
CA927929A (en) | 1973-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1045450B (de) | Verschiebespeicher mit Transistoren | |
DE2721851A1 (de) | Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen | |
DE2324787A1 (de) | Logische schaltung | |
DE2222521B2 (de) | N-stufiger Ringzähler | |
DE2432684B2 (de) | ||
DE2734361A1 (de) | Adressenwaehlschaltung fuer halbleiterspeichereinrichtungen | |
DE1474388A1 (de) | Speicheranordnung mit Feldeffekttransistoren | |
DE1774708B2 (de) | ||
DE1959870C3 (de) | Kapazitive Speicherschaltung | |
DE2302137B2 (de) | Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen | |
DE2141915C3 (de) | Transistor-Treiberschaltkreis | |
DE2001538B2 (de) | Dynamisches Schieberegister | |
DE3104880A1 (de) | "speicher fuer wahlfreien zugriff" | |
DE2447160A1 (de) | Dynamisches schieberegister | |
DE2550276A1 (de) | Kapazitiver datenspeicher | |
EP0058243B1 (de) | Integrierte digitale Halbleiterschaltung | |
DE2144455A1 (de) | Pufferschaltung | |
DE2103276C3 (de) | Dynamisches Schieberegister | |
DE2111409C3 (de) | Dynamisches Schieberegister | |
DE2702830C2 (de) | ||
DE2132560C3 (de) | ||
DE2459023C3 (de) | Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle | |
DE2739086C2 (de) | Verfahren zum Betrieb eines dynamischen Halbleiter-Speicherelementes und Schaltungsanordnung zur Durchführung des Verfahrens | |
EP0169452B1 (de) | Integrierte Schaltung eines in komplementärer Schaltungstechnik aufgebauten dynamischen Halbleiterspeichers | |
DE2332413A1 (de) | Flip-flop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |