DE2111409A1 - Dynamisches Schieberegister - Google Patents
Dynamisches SchieberegisterInfo
- Publication number
- DE2111409A1 DE2111409A1 DE19712111409 DE2111409A DE2111409A1 DE 2111409 A1 DE2111409 A1 DE 2111409A1 DE 19712111409 DE19712111409 DE 19712111409 DE 2111409 A DE2111409 A DE 2111409A DE 2111409 A1 DE2111409 A1 DE 2111409A1
- Authority
- DE
- Germany
- Prior art keywords
- pulses
- transistor
- cell
- shift register
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
- Electronic Switches (AREA)
- Shift Register Type Memory (AREA)
Description
Böblingen, 8. März 1971 ru-sk
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10
Amtl.Aktenzeichen: Neuanmeldung
Aktenz.d.Änmeld.: FI 969082
Die Erfindung betrifft ein dynamisches Schieberegister
mit Speicherzellen aus bipolaren Transistoren, unter Ausnutzung von vorhandenen Kapazitäten zur Zwischenspeicherung
.
In bekannten Schieberegistern wird die binäre Information, die in dem Schieberegister gespeichert ist, durch Verschiebeimpulse,
die gleichzeitig oder nacheinander allen Stufen des Schieberegisters zugeführt werden, verschoben.
Die Zuführung der Verschiebeimpulse erfolgt dabei entweder
in einem einzigen Takt oder in zwei bzw. mehr Takten. Die Taktimpulse können dabei außerdem noch überlappt bei mehrtaktischen Schieberegistern auftreten.
Jede Stufe eines derartig aufgebauten Schieberegisters, die zur Speicherung eines Bits geeignet ist, benötigt
Docket Π 569 082
zwei Energiespeicher, da ein Speicher nicht gleichzeitig ein Bit aufnehmen und abgeben kann, ohne daß die darin
enthaltene Information zerstört wird. Als Energiespeicher finden beispielsweise bistabile Multivibratoren, Magnetkerne
oder Kurzzeitspeicher, wie Verzögerungsglieder oder schädliche Kapazitäten, Verwendung.
Um die Zwischenspeicherung der zu verschiebenden Datenimpulse zu vermeiden, wurde in der deutschen Auslegeschrift
1 193 553 vorgeschlagen, daß zur Verschiebung der gesamten gespeicherten binären Information um eine
Stelle die Verschiebeimpulse den Stufen nacheinander entsprechend ihrer Aufeinanderfolge, und zwar beginnend
mit der in Verschieberichtung vordersten Stufe zugeführt werden, wobei zur Erzeugung der Verschiebeimpulse ein
Impulsgenerator mit Verzögerungsleitung, die mehrere Abgriffe besitzt, verwendet wird.
Außerdem sind Schieberegister bekannt, die mit Feldeffekttransistoren
aufgebaut sind. So wurde z.B. vorgeschlagen, einen Speicher mit Feldeffekttransistoren
aufzubauen, der dadurch charakterisiert ist, daß jede Speicherzelle drei Feldeffekttransistoren enthält, von
denen die erste zur Speicherung der Information mit Hilfe der Kapazität zwischen dessen Tor- und Quellenanschluß,
der zweite für die Ausgabe und der dritte für die Eingabe der Informationen vorgesehen sind, wobei
der Toranschluß des ersten mit dem Quellenanschluß des dritten Feldeffekttransistors und der Senkenanschluß
des ersten mit dem Quellenanschluß des zweiten Feldeffekttransistors
verbunden sind, deren Quellenanschluß des ersten Feldeffekttransistors auf einem Beaugspo-
109840/1560
Docket FI 969 062
211U09
tential liegt, sowie die Senkenanschlüsse des zweiten und des dritten Feldeffekttransistors an eine gemeinsame
Ein- und Ausgabeleitung angeschlossen sind, und daß Steuermittel vorgesehen sind, die mit den Toranschlüssen
des zweiten und des dritten Feldeffekttransistors verbunden sind. Dieser Aufbau einer Speicherzelle hat jedoch
den Nachteil, daß mindestens drei Halbleiter für eine Speicherzelle benötigt werden, wodurch ein relativ großer
Platz auf dem Substrat benötigt wird.
Außerdem sind noch ein- und mehrtaktische Schieberegister μ
durch die Schweizer Patentschriften Nr. 417 779 und Nr. 456 774 bekannt geworden. Die darin gezeigten Speicherzellen
des Schieberegisters sind insbesondere mit Feldeffekttransistoren ausgestattet und haben den Nachteil,
daß sie relativ viel Platzbedarf auf dem Substrat benötigen, wenn die Schieberegister in integrierter Technik
ausgeführt werden. Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Schieberegister mit Speicherzellen
zu schaffen, die aus bipolaren Halbleiterelementen aufgebaut sind und relativ wenig Platz in integrierter Technik
auf dem Substrat benötigen, wobei eine sichere Verschiebung der gespeicherten Daten ohne Beeinflußung der
Nachbarzellen gewährleistet sein muß. %
Die erfindungsgemäße Lösung der Aufgabe besteht darin, daß die Speicherstufe aus einer ersten Speicherzelle
und einer zweiten Speicherzelle besteht, wobei sowohl die erste als auch die zweite Speicherzelle aus einer
Reihenschaltung einer Diode und einem Transistor und einer parasitären Kapazität zwischen dem Kollektor des
genannten bipolaren Transistors und Masse besteht.
109840/1560
Docket FI 969 082
Docket FI 969 082
— Λ —
Durch die direkte Kopplung der einzelnen Stufen der Zellen und der Speicherzellen untereinander wird für die Verschiebung
und Aufrechterhaltung der gespeicherten Information eine sehr kleine Leistung benötigt, wodurch
eine Erhöhung der Zellendichte pro Flächeneinheit in einem Maße erreicht wird, wie es bisher nicht möglich
war.
Die Erfindung wird nun anhand von in den Zeichnungen dargestellten Ausführungsbeispielen näher beschrieben.
Es zeigen:
Fig.l eine Stufe eines Schieberegisters;
Fig.IA die zum Betrieb der Speicherzelle nach Fig.l benötigten Impulse;
Fig.IB den Spannungverlauf in der Zeiteinheit über der parasitären Kapazität der Zelle nach
Fig.l für beide Signalpegel, die als Eingangssignal an die Zelle gelegt werden und
Fig.2 ein Schieberegister, das aus mehreren Speicherzellen
nach Fig.l besteht.
In Fig.l ist eine Stufe eines monolithischen dynamischen Schieberegisters mit bipolaren Halbleiterelementen, das
gepulst betrieben wird, dargestellt. Eine Stufe 10 enthält eine erste Zelle 12 und eine zweite damit verbundene
Zelle 14. Die Zelle 12 besteht aus einem Regenerationsanschluß 16, an den die Regenerationsimpulse 18, wie in
Fig.IA dargestellt, angelegt werden. Die Regenerationsimpulse 18 werden einen Ladungsweg, der aus der Diode
20, dem Sctialtpunkt 22 und der parasitären Kapazität 22,
109840/156 (J
Docket FI 969 082
die ihrerseits mit Masse verbunden ist, das z.B. das Substrat eines integrierten Halbleiterplättchens darstellen
kann, zugeführt. Ein Dateneingangs-Anschlußpunkt 26 empfängt die bipolaren Datenimpulse, dargestellt in Fig.
im oberen Pegel 28, und die Anschlußpunkte 30 empfangen die Torimpulse 32. Mit den Anschlußpunkten 26, 30 und
dem Schaltungspunkt 22 ist ein bipolares Halbleiterbauelement oder ein bipolarer Transistor 34 verbunden. Der
Ausgang 36 ist mit dem Schaitungspunkt 22 und der Kapazität 24 verbunden und gibt Ausgangsdatensignale in Abhängigkeit
von am Eingang 26 stehenden Eingangssignalen M ab. In diesem Ausführungsbeispiel besteht die parasitäre
Kapazität 24 aus dem PN-Kondensator zwischen dem Kollektor des NPN-Halbleiters 34 und dem Substrat.
Die zweite Zelle 14 der in Fig. 1 dargestellten Schieberegisterstufe
enthält dieselben Bauelemente wie die erste Zelle 12. Der Ausgangsanschlußpunkt 36 der Zelle
ist nun der Eingangsanschlußpunkt für die Zelle 14. Außerdem ist der Anschlußpunkt 40 der Ausgang für die
zweite Zelle 14, der gleichzeitig damit der Ausgang für die gesamte in Fig. 1 dargestellte Schieberegisterstufe
10 ist. Die Zelle 14 enthält vorzugsweise einen Regene- ™ rationsanschlußpunkt 42, an den die Regenerationsimpulse
44 angelegt sind und einen Torimpulsanschluß 46, an den die Torimpulse 48, Fig. IA, angelegt sind. Die Zelle 14
enthält außerdem eine Diode 50, einen NPN-Transistor 42 und eine parasitäre Kapazität 54, die mit dem Anschlußpunkt
40 verbunden sind. Die Dioden 20 und 50 können in monolithischer Technik als PN-Übergänge oder als
Schottky-Barrier-Dioden ausgeführt sein.
109840/ 1 560
Docket FI 969 082
Ein Schieberegister, das aus mehreren Stufen 10 gemäß Fig.l besteht, ist in Fig.2 dargestellt. Die zu verschiebende
Eingangsinformation wird an den Anschlußpunkt 60 angelegt und dynamisch von Stufe zu Stufe bis
zum Ausgangsanschlußpunkt 62 verschoben. Es ist selbstverständlich auch möglich, andere Zusammenschaltungen
der Stufen gemäß Fig.Ivorzunehmen, um andere Schieberegister
oder umlaufregister zu erhalten. So kann z.B.
das Ausgangsignal am Ausgangsanschlußpunkt 62 auf den Eingang 60 als Eingangssignal zurückgekoppelt werden,
wodurch ein Umlaufregister entsteht.
Die Regenerationsimpulse werden der ersten Zelle einer jeden Stufe 10 über die Änschlußpmkte ς4 zugeführt,
wie es vorher im Zusammenhang mit den Regenerationsimpulsen 18 beschrieben wurde. Die Regenerationsimpulse
für die zweite Zelle 14 einer Stufe IO werden über den Anschlußpunkt 46 zugeführt. Die Anschlußpunkte 68 und
70 empfangen die bereits schon beschriebenen Torsignale 32 und 48.
Dabei können die Impulse 18 und 32 von einer einzigen Signalquelle geliefert werden. So können z.B. die Anschlußpunkte
16 und 30 mit einer 2-Phasen-Rechteckimpulsquelle verbunden sein. Dies hat vor allem Vorteile
in der Leitungsführung für die Anschlußpunkte 16 und Selbstverständlich können auch die Impulse 18 und 32
sowohl nacheinander als überlappt dem Schieberegister zugeführt werden, was je nach gewünschtem Effekt
erfolgen kann.
Im folgenden soll nun die Wirkungsweise einer Stufe 10 nach Fig.l und damit auch die Wirkungsweise des Schieberegisters
nach Fig.2 erklärt werden.
109840/1560
Docket FI 969 082
Docket FI 969 082
211U09
Zur Zeit t bekommt die erste Zelle einerjeden Stufe
Regenerationsimpulse 18 am Anschlußpunkt 16. Jeder Transistor der Zelle ist im Aus-Zustand und der
Regenerationsimpuls 18 lädt die Kapazität 24 auf. Zur
Zeit t1 wird nun der Transistor 26 durch ein Datensignal
28 (Fig.IA) erregt. Der Transistor 34 gelangt in den Ein-Zustand und die Kapazität 24 wird dadurch
entladen und geht in den Entladezustand. Dadurch wird die am Eingang anstehende Dateninformation über den
Transistor 34 zum Ausgangsanschlußpunkt 36 in invertierter Form übertragen.
Zum nächsten Zeitintervall t3 gelangt an den Anschlußpunkt
42 ein Regenerationsimpuls 44, der die Kapazität 54 der zweiten Zelle 14 der Stufe 10 auflädt. In Abhängigkeit
vom Zustand des Eingangssignals an der Basis des Transistors 52 befindet sich das Torsignal am
Anschlußpunkt 46 im oberen Zustand oder in der V^™-Bedingung,
wodurch der Transistor 52 in den Aus-Zustend versetzt wird. Zum darauffolgenden Zeitpunkt t. wird
ein Torsignal 48 an den Anschlußpunkt 46 angelegt, Wenn am Anschlußpunkt 36 der obere Signalpegel vorliegt,
wird die Kapazität 54 über den Transistor 52 entladen. Wie aus der Zeichnung zu ersehen ist, befindet sich
im vorliegenden Ausführungsbeispiel der Anschlußpunkt % 36 im unteren Potentialpegel (Impuls 28 invertiert) und
die Kapazität 54 wird nicht entladen, weil der Transistor 52 nicht im leitenden Zustand ist. Dadurch befindet
sich auch das Potential am Ausgangsanschlußpunkt 40 im oberen Zustand oder Pegel.
1 0 9 8 A 0 / 1 5 G 0
Docket FI 969 082
211H09
Wie aus Fig.IA zu ersehen ist, erstrecken sich die Regenerationsimpulse
18 und 14 zwischen dem unteren Pegel und dem Wert +V. Die Torimpulse 32 und 48 erstrecken
sich zwischen dem Pegel V^1, und -Vl. Die Datensignale
28 erstrecken sich vom untern Pegel des Signals V2 bis zum oberen Pegel des Signals V3. Im nachfolgenden werden
spezifisch ausgewählte Beziehungen der einzelnen Spannungen in einer Tabelle angegeben.
+V"VREF
< 2VBE
V3"VREF
< 1VBE
V2-(-Vl) < 1VBE,
V2-(-Vl) < 1VBE,
Die erste Beziehung ist erforderlich, um zu verhindern, daß der Transistor 52 der zweiten Zelle nicht eingeschaltet
wird, wenn die Kapazität 24 auf den positiven Pegel aufgeladen ist. Die zweite und dritte angegebene
Beziehung muß deshalb eingehalten werden, um zu verhindern, daß der Transistor 34 nicht leitend wird und die Kapazität
24 sich nicht über diesen Transistor entlädt, ohne daß das anliegende Datensignal 28 während der Tor-Periode
im oberen Pegel ist.
Die Spannung V™™ kann z.B. auf 0 Volt oder in anderen
Fällen mit Vorteil auf einen positiven Pegel festgelegt werden.
In Fig.IB ist ein Diagramm dargestellt, das die Spannungsbedingungen über der parasitären Kapazität zeigt und
zwar beim ersten Laden durch einen Regenerationsimpuls und dann beim Entladen über einen entsprechenden zugehörigen
leitenden Transistor. Diese Spannungscharakteristik existiert dann, wenn das Eingangssignal den oberen
DOdCt FI 969 082 109840/1B00
Pegel einnimmt. Nimmt dagegen das angelegte Datensignal den unteren Pegel ein, dann befindet sich der entsprechende
Transistor in dem nichtleitenden Zustand und die Spannung über der parasitären Kapazität wird dann langsam
abgesenkt, wie es durch die gestrichelte Linie 78 zu sehen ist. Die gestrichelten Linien 80 und 82 zeigen
ebenfalls die Spannungsbedingungen über einer parasitären Kapazität, wenn die Datenimpulse sich im unteren Pegel
befinden, d.h. wenn die entsprechenden Transistoren keinen Entladungsweg für die schädliche Kapazität ermöglichen.
Die verschiedenen Abfälle der Kurven 80 und 82 ergeben sich aus der Verschiedenheit der anliegenden Referenzspannung
V„„„, und zwar entspricht die Kurve 82 einer
Kür
größeren positiven Referenzspannung VR „ als die Kurve
Im vorliegenden Beispiel ist der Zellentransistor effektiver gesperrt, wenn der Emitter mehr positiv vorgespannt
ist, wodurch über die Basis-Emitterdiode des
Transistors eine Verringerung der Entladung erreicht wird.
10 9 8 4 0/1560
Docket FI 969 082
Claims (1)
- 211 H09Patentansprüche(j. I Dynamisches Schieberegister mit Speicherstufen aus bipolaren Transistoren, unter Ausnutzung von vorhandenen Kapazitäten zur Zwischenspeicherung, dadurch gekennzeichnet, daß die Speicherstufen (1O) aus einer ersten Speicherzelle (12) und einer zweiten Speicherzelle (14) besteht, wobei sowohl die erste als auch die zweite Speicherzelle (12 bzw. 14) aus einer Reihenschaltung einer Diode (20) und einem Transistor (34) und einer parasitären Kapazität (24) zwischen dem" Kollektor (22) des genannten bipolaren Transistors (34) und Masse besteht.2. Dynamisches Schieberegister nach Anspruch 1, dadurch geknnzeichnet, daß an der Basis des Transistors (34) die Dateneingangsimpulse (28) anliegen und am Emitter über einen Anschlußpunkt (30) die Torimpulse anliegen, währenddem über die Diode (2OK die mit einem Anschlußpunkt (16) in Verbindung steht, der Speicherzelle (12) Regenerationsimpulse (18) zum Laden der parasitären Kapazität (24) zugeführt werden, und daß der Ausgang (36) der Speicherzelle (12) sowohl mit dem Kollektor (22) des Transistors (34), mit einer Elektrode der Diode (20) als auch mit der parasitären Kapazität (24) verbunden ist.3. Dynamisches Schieberegister nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der Kollektor des Transistors (34) der ersten Zelle (12) mit der Basis des Transistors der zweiten Zelle (14) verbunden ist.1 0 9 8 A 0 / 1 5 6 0Docket FI 969 0824. Dynamisches Schieberegister nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß den beiden Zellen' (12 und 14) einer Stufe (10) über getrennte Anschlüsse (64 und 66) Regenerationsimpulse und über weitere getrennte Anschlüsse (68 und 70) die Torimpulse bzw. Schiebeimpulse (32 bzw. 48) zugeführt werden.5. Dynamisches Schieberegister nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet/ daß jeweils der Ausgang (40) einer Stufe (10) mit dem Eingang (26) % der nächsten Stufe (10) direkt verbunden ist und daß alle ersten Zellen (12) sowohl mit Tor- bzw. Schiebeimpulsen als auch mit Regenerationsimpulsen über gemeinsame Anschlußpunkte (68 bzw. 64) gespeist werden und daß die zweiten Zellen (14) der Stufen (10) ebenfalls über gemeinsame Anschlußpunkte (66 bzw. 70) mit Tor- bzw. Schiebeimpulsen und Regenerationsimpulsen gespeist werden.6. Dynamisches Schieberegister nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die Transistoren(34) einer Zelle (12 oder 14) vom PNP-Typ oder λvom NPN-Typ sind.1 Q 9 8 A 0 / 1 5 6 0
Docket FI 969 082Lee r s e i f e
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1858370A | 1970-03-11 | 1970-03-11 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2111409A1 true DE2111409A1 (de) | 1971-09-30 |
DE2111409B2 DE2111409B2 (de) | 1974-10-17 |
DE2111409C3 DE2111409C3 (de) | 1975-05-28 |
Family
ID=21788691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2111409A Expired DE2111409C3 (de) | 1970-03-11 | 1971-03-10 | Dynamisches Schieberegister |
Country Status (6)
Country | Link |
---|---|
US (1) | US3676863A (de) |
JP (1) | JPS5144784B1 (de) |
CA (1) | CA927929A (de) |
DE (1) | DE2111409C3 (de) |
FR (1) | FR2081841B1 (de) |
GB (1) | GB1324136A (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793668A (en) * | 1997-06-06 | 1998-08-11 | Timeplex, Inc. | Method and apparatus for using parasitic capacitances of a printed circuit board as a temporary data storage medium working with a remote device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB786056A (en) * | 1955-05-25 | 1957-11-13 | Standard Telephones Cables Ltd | Improvements in or relating to electrical circuits employing static electrical switches |
US3082332A (en) * | 1961-01-26 | 1963-03-19 | Thompson Ramo Wooldridge Inc | Capacitive type circulating register |
US3289010A (en) * | 1963-11-21 | 1966-11-29 | Burroughs Corp | Shift register |
US3461312A (en) * | 1964-10-13 | 1969-08-12 | Ibm | Signal storage circuit utilizing charge storage characteristics of field-effect transistor |
NL6615058A (de) * | 1966-10-25 | 1968-04-26 | ||
NL6807435A (de) * | 1968-05-25 | 1969-11-27 |
-
1970
- 1970-03-11 US US18583A patent/US3676863A/en not_active Expired - Lifetime
-
1971
- 1971-01-29 JP JP46002890A patent/JPS5144784B1/ja active Pending
- 1971-02-02 FR FR7104519A patent/FR2081841B1/fr not_active Expired
- 1971-02-26 CA CA106341A patent/CA927929A/en not_active Expired
- 1971-03-10 DE DE2111409A patent/DE2111409C3/de not_active Expired
- 1971-04-19 GB GB2317871*A patent/GB1324136A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5144784B1 (de) | 1976-11-30 |
US3676863A (en) | 1972-07-11 |
DE2111409C3 (de) | 1975-05-28 |
GB1324136A (en) | 1973-07-18 |
FR2081841A1 (de) | 1971-12-10 |
FR2081841B1 (de) | 1974-10-31 |
DE2111409B2 (de) | 1974-10-17 |
CA927929A (en) | 1973-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2324787A1 (de) | Logische schaltung | |
DE2154024A1 (de) | Binäres Speicherelement aus einer Flip-Flop Schaltung | |
DE2414917A1 (de) | Leseverstaerker | |
DE2721851A1 (de) | Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen | |
DE1462952A1 (de) | Schaltungsanordnung zur Realisierung logischer Funktionen | |
DE2528741C2 (de) | Matrixmodul | |
DE2432684B2 (de) | ||
DE1474388A1 (de) | Speicheranordnung mit Feldeffekttransistoren | |
DE1774708B2 (de) | ||
DE1959870C3 (de) | Kapazitive Speicherschaltung | |
DE1265784B (de) | Flipflopschaltung zur Speicherung von binaeren Datensignalen | |
DE2655999A1 (de) | Speicherzelle mit transistoren, die mit verschiedenen schwellenwertspannungen arbeiten | |
DE2302137B2 (de) | Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen | |
DE2146905A1 (de) | Datenspeicher, insbesondere monoh thisch integrierter Halbleiter Daten speicher | |
DE2001538B2 (de) | Dynamisches Schieberegister | |
DE2447160A1 (de) | Dynamisches schieberegister | |
DE2550276A1 (de) | Kapazitiver datenspeicher | |
DE2022256A1 (de) | Permanentspeicher | |
DE2111409C3 (de) | Dynamisches Schieberegister | |
DE2103276C3 (de) | Dynamisches Schieberegister | |
DE2702830C2 (de) | ||
EP0058243A2 (de) | Integrierte digitale Halbleiterschaltung | |
DE2739086C2 (de) | Verfahren zum Betrieb eines dynamischen Halbleiter-Speicherelementes und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE2459023C3 (de) | Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle | |
DE2132560C3 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |