DE2109315A1

DE2109315A1 - Halbleiterspeichereinnchtung

Info

Publication number: DE2109315A1
Application number: DE19712109315
Authority: DE
Inventors: Takashi Kokubunji Tokio Ieda Nobuaki Tokorozawa Saitama Asaoka, (Japan) P
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1970-02-27
Filing date: 1971-02-26
Publication date: 1971-09-09
Also published as: FR2080811B1; FR2080811A1; DE2109315B2; GB1344384A; DE2109315C3; JPS5149177B1; US3768081A

Description

DR. BERG DIPL.-ING. STAPF ^

PATENTANWÄLTE 4 IUvJO IQ

8 MÜNCHEN 8O, MAUERKIRCHERSTR. 45

Dr. Berg Dipl.-Ing. Stapf, 8 München 80, Mauerkirchersfraße 45

Ihr Zeichen Ihr Schreiben Unser Zeichen

20 667 ^Datum 2 6. Feb. 197f i

Anwaltsakte 20 667

Hippon Telegraph and Telephone Public Corporation Tokyo / Japan

Halbleiterspeichereinrichtung

Die Erfindung betrifft eine Speichereinrichtung, bei welcher ein "Auffrischen" oder "nochmaliges Einschreiben" der Information erforderlich ist und bei welcher weiterhin der Speichereffekt der Minoritätsträger in der PN-Übergangs- zone, nachfolgend kurz PN-Zone genannt, zwischen Basis und

109837/1511 " ² "

Kollektor des Transistors und der Strom, der durch diese Minoritätsträger unterhalten wird, sowie der Transistorstrom, der durch die gespeicherten Minoritätsträger gesteuert wird, verwendet werden.

Bin typischer herkömmlicher Halbleiterspeicher arbeitet mit Flip-Flops, von denen jedes zwei Transistoren aufweist. Bei dieser Anordnung ist die Basis des einen Transistors mit dem Kollektor des anderen verbunden. Die Emitter der beiden Transistoren sind geerdet . Die Kollektoren der beiden Transistoren sind jeweils über einen Arbeitswiderstand mit einer Spannungsquelle verbunden. Es ist immer einer der Transistoren ausgeschaltet, so daß ununterbrochen Strom fließt und das Flip-Flop als Informationsspeicher benutzt werden kann. Damit Informationen von außen eingegeben bzw. aus einer Speicherzelle abgerufen werden können, sind zwei weitere Schaltelemente notwendig. Bei einem herkömmlichen Speicher besteht eine Speicherzelle aus mehr als 6 Elementen, so daß sich die Herstellung integrierter Schaltkreise mit hoher Speicherzellendichte (pro Flächeneinheit) äußerst schwierig gestaltet. Dazu kommt, daß die Herstellung integrierter Schaltkreise zu vertretbaren Kosten sehr schwierig ist.

Dazu kommt> daß,um die gespeicherte Information im Speicher

-3-

10 9 8 3 7/1511 okkmnal INSPECTED

zu halten, normalerweise ein Strom vortestimmter Größe zugeführt werden muß, so daß der Energieverbrauch dadurch größer wird. Die dadurch auftretende Erwärmung macht es schwierig, eine Integration in großem Maßstab zu verwirklichen.

Aus dem US-Patent Ir. 5070 779 ist z.B. ein Speichersystem bekannt, bei dem der Speichereffekt der Minoritätsträger im PN-Übergang für zeitlich begrenzte Speicherung von Informationen ausgenutzt wird. Das System arbeitet mit der Auffrischung oder Wiedereingabe der Information. Dieses Speichersystem nützt den Speichereffekt der Minoritätsträger in der PN-Übergangszone einer Diode oder eines Transistors aus. Das Einlesen oder Einschreiben der Information geschieht in Abhängigkeit davon, ob ein Strom im PN-Übergang fließt oder nicht. Bas Lesen der Informationen basiert auf der Tatsache, daß ein Strom dann und nur dann fließt, wenn Minoritätsträger gespeichert sind, wenn ein Rückwärtsstrom dem PS-Übergang zugeführt wird. Im dem beschriebenen Halbleiterspeicher könnte die Anzahl der Elemente zur Informationsspeicherung eines Bit mit dem niedriegeren Energieverbrauch erheblich reduziert werden, so daß die auftretenden Probleme bei herkömmlichen Halbleiterspeichern mit Flip-Flops überwunden werden könnten.

109837/151 1

Jedoch neigen die Speicherzellen des beschriebenen Speichertyps dazu, gespeicherte Information im Laufe der Zeit zu verlieren. Deshalb ist nach einer vorherbestimmten Zeitdauer eine Auffrischung oder Neueingabe der Information notwendig. Damit diese Art von Speichersystem billig hergestellt werden lcann und die Eigenschaften des Systems richtig genutzt werden können, muß das Verhältnis der erforderlichen Einlsese bzw. Abrufzeit zur Auffrischungs- oder Wiedereinlesezeit verbessert bzw. vergrößert werden. In den herkömmlichen Speichern wurde jedoch allein der Strom genutzt, der durch die Minoritätsträger der PN-Zone unterhalten wurde, so daß der Strom, der zum Abrufen der Information notwendig ist, exponentiell mit der Zeit abnimmt. Daraus folgt, daß das Zeitintervall zur Auffrischung oder Wiedereingabe nicht vergrößert werden kann; somit kann auch das oben beschriebene und gewünschte Zeitverhältnis nicht erreicht werden.

Durch die Erfindung soll deshalb ein verbessertes Speichersystem geschaffen werden.

Weiter soll durch die Erfindung ein Halbleiterspeicher geschaffen werden, in dem ein Element eine Informationseinheit (Bit) speichern Kann, indem er den Speichereffekt der Minoritätsträger eines Transistors ausnutzt.

1 0 9 B 3 ?/ 1 S 1 1

2103315·

Weiter schafft die Erfindung eine Speichereinrichtung, deren Herstellungskosten niedrig sind und deren Energieverbrauch unbedeutend ist.

Ferner soll durch die Erfindung eine verbesserte Speicheranlage geschaffen werden, weiche ein nichtzerstörendes Lesen von Informationen mit höherem Abrufstrom ermöglicht; hierbei macht man sich Transistormechanismen zunutze.

Weiterhin soll die vorliegende Erfindung einen Halbleiterspeicher schaffen, der eine längere Speicherzeit der Information hat. Diese Speicherzeit steht in engem Zusammenhang mit dem Verstärkungseffekt des Transistors.

Diese und andere Ziele und Vorteile der Erfindung werden durch die weiter unten erläuterten Beispiele von Ausführungsformen der Erfindung deutlicher.

Durch die Erfindung wird also das Problem der Erwärmung ebenso gelöst, wie das der Verringerung der Zahl der Elemente, die zur informationsspeicherung erforderlich sind. Wird der Speichereff elct der Minoritätsträger in der PN_ Zone zur Informationsspeicherung herangezogen, so treten diese Probleme jedoch bei den herkömmlichen Speichern auf. Zusätzlich werden nicht nur der von den Minoritätsträgern

-6-1098 3 7/1511

geführte Strom, sondern auch der durch die gespeicherten Minoritätsträger gesteuerte Transistorstrom derart verwendet, daß die Einschreibe- und Abrufzeit verkleinert werden und die Auffrisch- oder Wiedereingabezeit vergrößert werden kann. Dadurch können die bei herkömmlichen Speichertypen auftretenden irrobleme, welcne ein Auffrischen der Information erfordern, überwunden werden und der Halbleiterspeicher gemäß Erfindung icann wirtschaftlich hergestellt werden.

Da die gespeicherten Minoritätsträger proportional zur Stromstärke aufgebraucht werden, ist der Zeitratim in dem der Strom allein durch die gespeicherten Minoritätsträger unterhalten wird, sehr kurz. Die Stärke des Transistorstroms, der durch die gespeicnerten Minoritätsträger gesteuert wird beträgt ca. das h^-fache der gespeicnerten iuinoritätsträger in aer Basis, (h^ ist der Stromverstär_;cungsfaktor des Transistors). Das Zeitintervall zum Auffrischen oder Wiedereinschreiben der Iniormation kann dadurch vergrössert werden, Die Erfindung verwendet den von den Minoritätstragern geführten Strom zum Einlesen der information, und den Transistorstrom, der von den gespeicherten Minoritätsträgern gesteuert wird, zum Abrufen der Information, so daß eine kürzere Einlese- und Abrufaeit und eine längere Speicherzeit der Information erreicht wird.

109837/151 1

Die beiden erv/äh ten Ströme können durch ein selektives Anlegen eines Pontials, welches von einer Spam.ungsquelle den Transistoren zugeführt wird, ohne zusätzliche Elemente, getrennt werden; auf diese "Jeise kann man den Speicher in Übereinstimmung mit der Erfindung als integrierten Schaltkreis mit herkömmlichen Techniken herstellen.

Nachfolgend werden Ausführungsbeispiele der Erfindung erläutert, wozu auf die beigefügte Zeichnung bezug genommen wird.

Mg. 1 zeigt schematisch die Verteilung der in die Basis- und Kollektorzone injizierten Minoritätsträger eines gemäß Erfindung verwendeten Transistors.

Fig, 2,3, und 4 zeigen Schaltungsdiagramme von bevorzugten Ausführungen der Halbleiter-Speichereinrichtung gemäß Erfindung.

Fig. 5 u. 6 zeigen Drauf- und Schnittansichten einer vierten bevorzugten Ausführung der Erfindung. Fig. 5 zeigt einen integrierten Schaltkreis des Speichers gemäß Erfindung die in Fig. 2 gezeigt ist. Fig. 6 zeigt einenVertikalschnitt entlang der Linie A-A¹ von Fig. 3.

- 8 10 9 8 3 7/1511

Bezugnehmend auf Pig. 1 wird einmal die Speicherung der Minoritätsträger in der PN-Zone eines Transistors, zum anderen der Strom der durch die gespeicherten Minoritätsträger geführt wird, und letztlich der, durch die Minoritätsträger gesteuerte Transistorstrom beschrieben. Wie aus Fig. 1 ersichtlich, hat der Transistor eine Emitterzone 1, eine Basiszone 2 und eine Kollektorzone 3; zwischen der Emitter- und der Basiszone 1 bzw. 2 ist eine Basis-Emitterzone-4 gebildet und zwischen der Basis- und Kollektorzone 2 bzw. 3 ist eine Basis Kollektorzone 5 gebildet. Wird eine positive oder Vorwärtsvorspannung derart angelegt, daß ein Vorwärtsstrom durch die Basis-Kollektor Zone 5 fließt, werden Minoritätsträger in die Basis- und Kollektorzonen 2 bzw. 3 injiziert. Die Dichteverteilung der Minoritätsträger wird durch 6 und 7 angedeutet (die Höhe der Kurve über der Grundlinie ist ein Maß für die Dichte). Wird die Vorwärtsvorspannung nach der Injizierung der Minoritätsträger von der Basis-Kollektor-Verbindung jj entfernt, verringert sich die Anzahl der Minoritätsträger als Funktion der Zeit.

Die -dichte der Minoritätsträger sinkt in einem Zeitraum - der mit "Lebensdauer der Minoritätsträger" bezeichnet werden soll,- auf nahezu Null. Dieses Phänomen, daß nämlich Minoritätsträger während der Lebensdauer gespeichert werden, bezeichnet man als den Speichereffekt der Minoritäts-

-9-1098 3 7/1511

träger. Im Falle eines herkömmlichen epitaxialen planaren Silizium-Transistors liegt die lebensdauer in der Größenordnung von 0,5 bis 3 Microsek.

Wird die Basis-Kollektor-Zone nach der Injizierung der Minoritätsträger rückwärts oder negativ vorgespannt, fließt zeitweilig ein negativer oder Rückwärtsstrom und die gespeicherten Minoritätsträger v/erden aufgebraucht. Die Dichte der Minoritätsträger sinkt deshalb m einem Zeitraum auf Hull, der beträchtlich kurzer ist als die Lebensdauer der Minoritätsträger. Dieser Zeitraum wird "negative Abkling- oder Brholungszeit" genannt. Nach der negativen Abklingzeit fließt kein negativer Strom. Die negative Abklingzeit liegt bei herkömmlichen epitaxialen planaren Silizium-Transistoren in der Größenordnung von einigen 10 χ 10 see. Bei dem genannten Transistortyp beträgt das Zeitintervall vom Anlegen der Yorwärtsvorspannung an die Basis-Kollektor-Zone 5 bis zum Fließen des positiven oder Vorwärtsstroms ca. einige ITanoSekunden. Deshalb liegt die erforderliche Einlesezeit von der Größenordnung von einigen Zehn-Nanosekunden.

Wird eine Spannung zwischen den Emitter und den Kollektor gelegt, nachdem die Minoritätsträger in die Basis-Kollektorzone injiziert worden sind, so stellt sich die aus Fig. 1-B ersichtliche Dichtverteiiung der Minoritätsträger ein.

-10 10 9 8 3 7/1511

Da der vom Kollektor zum Emitter fließende Strom wegen der Art der Lalungsträger fast ausschließlich Tom Emitter stammt, ist die Verminderung der Minoritätstrüger in der Basis-Kollektor Zone 5 unbedeutend (ca. l/h,-,^ der Emitterladung). Das Zeitintervall, in de;, der Strom zum Emitter fließt, liegt in der Größenordnung vor. 0,5 bis 3 Microsek., vorausgesetzt die Basis liegt am schwebenden oder Leerlauf potential. Gerade dieser vom Emitter fliessende Strom wird von den gespeicherter. LlirLoritätsträgem gesteuert. Indem Fließen oder i-.^:ichtf ließen des Emitter Stroms festgestellt wird, kann das Auslesen der gespeicherten Information nicht zerstörend erfolgen, wobei die Anwesenheit und Abwesenheit gespeicherter Minoritätsträger der Information "1" bzw. "0" entspricht.

Fig. 2 zeigt als eine erste Ausführungsform einen Speicher mit 2 \7orten 12. Bits. Es wird der Transistortyp verwendet, der unter bezug auf Big. 1 erläutert wurde. Die Transistoren 9 sind Speicherzellen je Bauelement und die Kollektoren der Transistoren 9 jeder Reihe sind an eine gemeinsame Leitung 10 geschaltet, welche wiederum mit einei.i Steuer- oder Trüberschaltblock 13 verbunden ist. Die Baser. der Transistoren 9 jeder Spalte sind an eine gemeinsame Leitung 11 und die Emitter an eine gemeinsame Leitung 12 angeschlossen. Die Leitung 11 ist mit einem Binlesesteuer-

- 11 BAD ORIGINAL 109837/1511

Il

schaltblock 14 verbunden, während die Leitung 12 mit dem AusleseschaltblocJt 15 verbunden ist. Die Schaltungsblöcke 14 und 15 sind untereinander durch eine Signalleitung 16 verbunden. Diese dient dazu, die abgerufene oder ausgelesene Information im Falle des Auffrischens oder Wiedereinlesens vom Schaltblock 15 zum Schaltblock 14 zu übermitteln. Der Schaltblock 15 ist mit einer Ausgangsklemme 18 durch die Signalleitung 17 verbunden. Steuersignalleitungen der Schaltblöcke 13,-, 14 und 15 werden der Einfachheit halber nicht gezeigt.

W "1" bezeichnet die Wellenform, wenn "1" geschrieben wird. W "0", die Wellenform wenn "0" geschrieben wird; R die Wellenform die zum Auslesen der Information verwendet wird; RW die "Wellenform beim Auffrischen und RW "1" die Wellenform für das Auffrischen von "1". Außer im Falle des Einlesens müssen die Basen der Speicherzellen auf schwebendem oder Leerlaufpotential gehalten werden.

Die vorstehend beschriebene Schaltung arbeitet wie folgt: Einschreiben eine "1":

Der Stromweg wird bestimmt, indem die Ausgangsleitung 11 des Schaltblocks 14 auf hohem Niveau gehalten wird; der Schaltblock 14 gehört zur Spalte der Matrix eines ausge-

-12-

109837/1511

wählten Transistors, in den eine Informationseinheit oder ein Dit eingeschrieben werden soll-; er wird weiterhin bestimmt, indem man die Ausgangsleitung 10 der. Schaltblocks in der ausgewählten Zeile der Matrix auf niedrigem Potential hält, so daß ein Strom zwischen Basis und Kollektor
des Transistors 9 am Schnittpunkt der gewählten Ausgangsleitungen 10 und 11 fließt. Die Minoritätsträger werden
daher in der Basiszone des gewählten Transistors ge-.speichert, womit das Einschreiben der Information "1" aus-"geführt ist.

Einschreiben eine "0":

Der Stromve rlauf wird bestimmt, indem die Ausgangslei turig 11 des Schaltblocks 14, welcher zur Spalte eines speziell gewählten Transistors gehört, in den eine Informationseinheit eingeschrieben werden soll, auf nieuerem 1-jiveau
genalten wird; er wird weiterhin bestimmt, indem die Ausgangsieitung 10 des Schaltblockes 13 in der gewählten Zeile auf hohem Potential gehalten wird. Falls der speziell gewählte Transistor 9 am Schnittpunkt der gewählten Matrixzeile und -spalte angesteuert wird, werden die Minoritätsträger m der Basis gezwungen abzuwandern, so daß
Transistor 9 abgeschaltet wird. Auf der anderen Seite
fließt kein Strom, wenn der gewählte Transistor 9 abge-

-13-

109837/1511

-ψ-

schaltet ist, so daß der Transistor 9 selbst dann abgeschaltet bleibt, wenn er gewählt wird. Auf diese Weise wird die Information "O" eingeschrieben.

Der Abruf-oder AusIeseVorgang:

Die Ausgangsleitung 10 des Schaltblocks 13 in der Zeile des ausgewählten Transistors von dem die Informationseinheit abgerufen werden soll, wird auf hohem Niveau oder Potential gehalten, während die Ausgangsleitung 12 des Schaltblocks 15 in der gewählten Spalte auf niederem Niveau oder Potential gehalten wird. Wenn nun der Transistor 9 am Schnittpunkt der gewählten Zeile und Spalte ausgeschaltet ist, fließt der Strom vom Kollektor zum Emitter und der Strom fließt durch die Leitung 12. Falls der gewählte Transistor abgeschaltet ist, fließt kein Strom durch die Leitung Der Abrufvorgang wird also dadurch ausgeführt, daß festgestellt wird, ob ein Strom durch die Leitung 12 fließt oder nicht.

Die Ausleseanzeige erscheint an der Ausgangsklemme 18 durch die Signalleitung 17.

Auffrischvorgang:

Die Anzahl der in der Basis des Transistors 9 gespeicherten

-U-

109837/1511

Minoritätsträger verringert sich im Laufe der Zeit, so daß ein sog. Auffrischvorgang nach einer vorbestimmten Zeitdauer notwendig wird. Die Größe dieser Zeitdauer hängt von den Eigenschaften des Transistors ab.

Zu diesem Zweck, wird das Abrufen der Information zuerst in der beschriebenen Art durchgeführt, so dai3 die auszulesende Information kurzzeitig im Schaltblock 15 gespeichert wird. Nur wenn die Information "1" gelesen wird, wird das Ausgangssignal mit dem hohen Niveau vom Schaltblock 14 erhalten. Synchron mit diesem Vorgang wird der Ausgang des Schaltblocks 15 der ausgelesenen Adresse auf niederem Pegel gehalten. Auf diese Weise wird eine Auffri» schung des Signals "1" erreicht:

Fig. 3 zeigt eine zweite Ausführungsform als Abwandlung des in Fig. 2 gezeigten Speichers. Bei dieser Ausführungsform wird die abzurufende Information während des Auffrischvorgangs zeitweilig gespeichert, ebenso wie die Minoritätsträger in der Basis des Transistors. Die Anordnung der durch den Transistor 9 gebildeten Speicherzellen ist dieselbe wie in Figo 2. Das gilt auch für die Schaltblöcke und die Zeilen und Spaltenleitungen 10, 11 und 12.

Nimmt man an, daß der Transistor 9 der erste Transistor

-15-

109837/1511

/5

ist, ist die Basis des nachfolgenden Transistors 19 mit der Leitung 12 verbunden; der Emitter ist mit der Leitung 11, und der -kollektor mit dem Schaltbloclc 21 verbunden. Die ^eitung 11 ist mit dem Schaltblock 22 verbunden; und der Schialtblock 21 ist mit der Ausgangpkleiame 18 über die öi.',iialleitung lTverbunden. Die Steuersi^ialjSleitungen für die Schaltblöcke 13, 21 und 22 sind der Einfachheit halber nicht gezeigte

Tn der Zeichnung bezeichnet R die Form de;- Steuersignals beim Abrufen der Information; W¹O" die 3ifrnalfori.i beim Schreiben von "0"; W "1" die Signalform beim Schraiben von "1"j xind RW die Form des Steuersignals beim Auffrischen oder 7/iedereinsch'reiben der Information. Die Basis ,ieäer Speicherzelle muß, im Falle de? Haltens gespeicherter Daten an schwebendem oder Leerlauf potential lieger..

Die vorstehend beschriebene Schaltung arbeitet wie folgt:

Schreiben:

Das Schreiten erfolgt mittels der UND Operation der Schaltblöcke .13 und 22. Soll "1" geschrieben werden, wird der Ausgang des Schaltblocks 22, der mit der Basis eines ausgewählten Transistors verbunden ist, in den die Information ^U1" eingelesen ist, auf hohem Potential oder Niveau

-16-SAD

109837/1511

gehalten, wohingegen der Ausgang des mit dem kollektor des genannten Transistors verbundenen Schaltblocks 13 auf niederem jNiveau oder rotenxial gehalten wird. Beim Schreiben von "0" erzeugen die Schaltblöcke, 13 und 22 die Signale. Ihre Polung ist entgegengesetzt von denen, die benutzt v/erden um "1" zu schreiben.

Lesen:

Das Lesen der Information erfolgt mittels eier UNJJ Operation der- Schaltblöcke 13 und 21. Lesen wird durchgefünrt, wenn der Ausgang des Schaltblocks 13, der mit dem Kollektor des Transistors, von dem die information abgerufen werden soll., verbunden ist, aul hohem Niveau oder Potential ist, während der Schaltblock 21 auf niederem .Niveau oder Potential ist. Der Schaltblock 21 ist mit dem Kollektor des Transistors 19 verbunden, welcher wiederum mit dem W Emitter des Transistors, von dem die Information ausgelesen werden soll, direkt verbunden ist. Y/enn der ausgewählte Transistor 9 am Schnittpunkt angeschaltet ist, fließt der Strom vom Kollektor zum Emitter des Transistors, Zusätzlich fließt der Strom in den Schaltblock 21 durch die Basis und den Kollektor des Transistors 19o Wenn ,jedoch der gewählte Transistor 9 abgeschaltet ist, fließt kein Strom. Das Lesen der Information geschieht demnach durch

-17-109837/1*511

feststellung, ob ein Strom in den Schaltblock 21 fließt oder nicht. Wenn der Strom von der Basis zum Kollektor des Transistors 19 fließt, fließt die Ladung der Basis des Transistors 9 wegen des umgekehrten Transistoreffekts des Transistors 19 sofort ab, so daß ein Wiedereinsehreibvorgang erforderlich wird. Das Abfließen der Ladung geschieht innerhalb von einigen zehn NanoSekunden. Die abzurufende Information wird kurzzeitig im Transistor 19 gespeichert (der Transistor 19 ist nur eingeschaltet, wem der gewählte Transistor 9 eingeschaltet ist), so daß der Inhalt des Transistors 19 wieder in die Basis-Kollektor Zone des gewählten Transistors 9 eingeschrieben werden kann; wenn der Ausgang des Schaltblocks 13 auf niederem !Niveau oder Potential gehalten wird, währen d der Schaltblock 21 nach der Abrufoperation auf hohem Niveau oder Potential ist. In diesem Fall kann der Transistor 19>wegen des umgekehrten Transistoreffekts von Transistor 9» innerhalb einiger Zehn l\ianosekunden wieder verwendet werden.

Auffrischen:

Die in jeder Speicherzelle gespeicherte Information verschwin det innerhalb einer Zeitdauer, die von der Lebensdauer der Minoritätsträger im Transistor abhängt, so daß eine Auffrischung der Information erforderlich wird, ehe diese

-18-109837/1511

■A

verloren ist oder gelöscht ist. Das Auffrischen geschieht auf ähnliche Weise, wie die bereits erwähnten Abruf- und Schreibvorgänge.

•lachfolgend wird eine dritte Ausführungsform beschrieben, welche in Fig. 4 gezeigt ist.

Um den raschen Verlust oder die Ausloschung der Information im Transistor 9 der zweiten Ausführung gemäß Fig. 3 im Falle des Lesevorgange zu vermeiden, wird die Anode der Diode 23 mit dem Emitter des Transistors 19 und die Kathode mit der Spaltenleitung 11 der Matrix verbunden. Die Diode 23 z.B. ist eine Schottky Sperrechichtdiode, deren Erholungszeit sehr kurz ist. Die Dioden 23 bewirken, daß die Lesezeit des Transistors 9 vergrößert werden Kann; der Wiedereinsatz des Transistors 19 kann auf dieselbs Weise bewerkstelligt werden wie in der zweiten Ausführung , die in Fig. 3 gezeigt ist.

Maöhfolgend wird noch eine vierte Ausführungsform der Erfindung besahrieben, welche in i'ig. 5 und 6 gezeigt ist.

Die vierte Ausführungsform, wie sie in ^ig. 5 gezeigt ist, stellt eine integrierte Schaltung des m -c'ig. 2 gezeigten Speichers dar. Die integrierte Schaltung enthält

-Iy-109837/ 1511

eine p-Zoiie 24, die mit einem Siiiziumsubstrat verbunden ist; eine n-Zone 25, die den Kollektor des Transistors bildet; eine p-Zone 26, die die Basis den Transistors bildet; eine n-Zone 27, die aen Emitter bixdet; eine Koileirtorele^rtrode 29 und ihre Zuführung j eine Basiselektrode 30 und ihre Zuführung; eine Emitterelektrode 31 und ihre Zuführung und Leitungen i>2, aic uie Zuführungen 29, 3^ und 31 des integrierten Schaltkreises mit einem äuSeren Kreis verbinden. Die Basen der Transistoren jeder Spalte sind mit einer gemeinsamen Basisleitung 30 verbunden und die Emitter der Transistoren _t;eder Spalte mit einer gemeinsamen Emitterleitung 31. Die Kollektorleitungen 29 werden nls unterbrocnen geseilt, aoer sie sind untereinander elektrisch verbunden, da die KolieKtorzonen 25 in jeder kieile gemeinsam sind,

Jj¹Ig, 6 seigt eine Sehnittansicüt der vierten in Fi... 5 gezeigten Ausführungsform. Eine elektrisch isolierende Schicht, wie z.B. Sili^iumdioxyd ist mit 2b bezeichnet.

Diese Erläuterungen gelten fur lMPN-i'ransistoren. Für PHP-Transistoren gilt natürlich das entsprecnenae.

-20 -

SAO

109837/1511

Die Erfindung schafft also eine Halbleiterspeichereinrichtung, mittels welcher das Schreiben und Axislesen von Informationen durch Ausnutzung des sog. Speichereffekts der Minoritätsträger in der PN-Übergangszone zwischen Basis und Kollektor eines Transistors erfolgt. Hierbei werden in geeigneter und spezieller V/eise die Potenttiale für die Basis, den Emitter und den Kollektor des Transistors geeignet und selektiv geschaltet werden. Zusätzlich wird das am Basis - emitter- Übergang angelegte Potential durch die Minoritätsträger derart beeinflußt, daß der zwischen Kollektor und emitter fließende Strom gesteuert werden kann. Auf diese weise wird eine längere SOeicnerzeit der Information erzielt. Ein einsiges Transistorelement speichert eine Informationseinheit (Bit),

Patentansprüche; -21 -

109837/151 1

Claims

Vt

Patentansprüche :

Halbleiter-Speichereinrichtung, dadurch gekennzeichnet, daß eine Mehrzahl von Transistoren in Matrixform angeordnet ist, deren Kollektoren-in jeder Zeile mit einer gemeinsamen Zuleitung verbunden sind und deren Basen und Emitter in jeder Spalte jeweils mit einer gemeinsamen Zuleitung verbunden sind, daß eine Vielzahl von Vorspannungs-Versorgungseinrichtungen jeweils mit den gemeinsamen Zuführungsleitungen der Kollektoren, Basen und Emitter so verbunden ist, daß durch die Vorspannungsversorgungseinrichtungen selektiv Vorwärts- oder Rückwärtsvorspannungen an ausgewählte gemeinsame Basis bzw. Kollektorzuleitungen anlegbar sind, damit die Minoritätsträger im Basis-Kollektor-Übergang des für den Schreibvorgang gewählten Transistors entweder gespeichert oder abgesaugt werden, daß die Vorspannungsversorgungseinrichtungen die Vorspannung an die gewählten gemeinsamen Emitter- und Kollektorzuleitungen so anlegen, daß die positive oder Vorwärtsvorspannung der Basis-Emitter-tibergangszone des gewählten Transistors und ein schwebendes oder Leerlaufpotential der gemeinsamen Basiszuführung die mit dem gewählten Transistor verbunden ist, zugeführt wird, so daß die an die ausgewählten gemeinsamen Emitter- und Kollektorzuleitungen

-22-

109837/151 1

a*

angelegte Vorspannung an der Basis-Emitter- Übergangszone des gewählten Transistors und zwar im Schnittpunkt von Zeile und Spalte der Matrix liegt, wenn Minoritätsträger in der Basis Emitter-Übergangszone des gewählten Transi-• stors gespeichert wird, um den Stromfluß zu ermöglichen, der als Lesestrom in Abhängigkeit von der An- ader Abwesenheit gespeicherter Minoritätsträger gesteuert wird, wodurch die Spexcherdauer vergrößert und die Anzahl der erforderlichen Auffrisch- oder Wiedereingabeoperationen, um verlorengegangene Information zu ersetzen, verringert wird.
2. Halbleiter-Speichereinrichtung nac Anspruch 1, dadurch gekennzeichnet, daß die Basis eines zweiten Transistors mit jeder gemeinsamen Emitterzuleitung der ersten Transistoren verbunden ist, daß der Kollektor des zweiten Transistors an einen Schaltblock mit einem Leseschaltkreis einer Lesesteuerschaltung and einer Y/iedereingabeschaltung verbunden ist, daß der Emitter des zweiten Transistors und eine Schreibschaltung mit der gemeinsamen Basiszulei-· tung der ersten Transistoren verbunden ist; wodurch beim Lesen die gelesene Information in der PU-Übergangszone zwischen Basis und Kollektor des zweiten Transistors gespeichert wird.

-23-

1.09837/1 51 1

to

^. Halbleiter-Speichereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß eine Diode mit extrem kurzer Erholun/jsseit zwischen den emitter des zweiten Transistors und die gemeinsame Zuleitung der ersten Transistoren so geschaltet ist; daß der positive oder Vorwärtsstrom in Richtung des zweiten Transistors fließt_c

109837/1511

Leerseife