DE2106679A1 - Wandlersystem und Verfahren zur Er hohung seiner Auflosung - Google Patents

Wandlersystem und Verfahren zur Er hohung seiner Auflosung

Info

Publication number
DE2106679A1
DE2106679A1 DE19712106679 DE2106679A DE2106679A1 DE 2106679 A1 DE2106679 A1 DE 2106679A1 DE 19712106679 DE19712106679 DE 19712106679 DE 2106679 A DE2106679 A DE 2106679A DE 2106679 A1 DE2106679 A1 DE 2106679A1
Authority
DE
Germany
Prior art keywords
analog
digital
signal
converter
digital converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712106679
Other languages
English (en)
Inventor
James L Carson Calif Gundersen (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of DE2106679A1 publication Critical patent/DE2106679A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
    • H04B14/046—Systems or methods for reducing noise or bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Anmelder: ' Stuttgart, 11.2.1971
Hughes Aircraft Company P 2246 B/Ho Centinela Avenue and Teale Street
Culver City, Calif., V.St.A.
Wandler syst em und Verfahren zur Erhöhung seiner Auflösung
Die Erfindung bezieht sich auf ein Verfahren zum Erhöhen des Auflösungsvermögens eines Systems, bei dem ein analoges Signal quantisiert und in ein digitales Signal umgewandelt wird, sowie auf ein Vandlersystem mit einem Analog-Digital-Wandler, der ein analoges Eingangssignal
am Ausgang als Digitalwert mit η Bit darstellt, wobei η eine ganze Zahl ist und der Analog-Digital-Wandler Schwellenwerte aufweist, die dem kleinstwertigen Bit des Ausgangssignales entsprechen.
Bei bekannten Systemen wird ein Analog-Eingangssignal einem Analog-Digital-Wandler zugeführt und in ein digitales Wort mit η Bit umgewandelt; dabei ist η eine ganze Zahl. Das η Bit umfassende Digital wort wird zu einem Digital-Analog-Wandler übertragen, der ein Analog-Ausgangssignal liefert, der das Analog-Eingangssignal durch eine quantisierte Wiedergabe approxiraiert. Die Auflösung dieses bekannten Systems beträgt 1/2n mal der Spannung bei Vollaussteuerungdes Analog-Digital wandlers.
Ein bisher verwendetes Verfahren zum Erhöhen der Auflösung besteht darin, die Bitzahl in dem Analog-Digital-Analog-Prozeß zu erhöhen. Obwohl diese Methode sehr einfach ist, kann sie in manchen Systemen aufgrund der zusätzlichen bei Parallel-übertragungssysteiaen erforderlichen Bitleitung oder aufgrund der zusätzlichen Bits, die in einem Serien-Übertragungßsystem übertragen werden müssen äußerst ungünstig sein. Ein anderes bekanntes Verfahren besteht darin, dem Analog-Digital-Wandler ein Rauschen mit quasi statistischer Verteilung zuzugeben und dann das Rauschen am Digital-Analog-Wandler wieder abzuziehen. Dieses Verfahren ist zur Verbesserun·;; der Bu:;riebseigenschaften in PCM
voν.Γζ-ζιΙβt worden,
'■ C 9 ii 3 l> J "M -i f.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Erhöhung der Auflösung anzugeben, das ohne Vergrösserung dor Bit-Zahl auskommt. Gelöst wird die Aufgabe gemüss der Erfindung dadurch, daso dem analogen Signal vor der Umwandlung mindestens eine Schwingung überlagert wird, deren Amplitude kleiner ist als es einem Quantensprung entspricht. Dabei ist als Schwingung vorzugsweise eine Rechteckschwingung vorwendet. Vorteilhaft ist, dass bei einem Amplitudenwert der Schwingung, der dem halben Quantensprung entspricht, die Auflösung vordoppelt werden kann. Um die Auflösung weiter zu erhöhen ,· ist bei einer weiteren Ausführungsform vorgesehen, dass dem Analog-Eingangssignal mehrere Schwingungen überlagert werden, dass dieScheitel-Scheitel-AKplituden der Schwingungen sich zueinander verhalten wie 1:2:4:..., und dass die grösste der Scheitel-Scheitel-Amplituden gleich dem halben Quantensprung ist. Durch jede weitere Schwingung lässt sich die Auflösung des Systemes verdoppeln.
Der vorliegenden Erfindung liegt ferner die Aufgabe zugunde, ein Wandlersystem mit besserer Auflösung ohne Erhöhung der Bitzahl und ohne besonderen Mehraufwand zu schaffen. Diose Aufgabe wird gemäss der Erfindung dadurch gelost, dass zur Erhöhung der Auflösung auf l/?Sn+m' mit ganzzahligem m eine m-stufige Kippschaltung vorgesehen ist, deren Stufenausgänge mit Anpasαgliedern verbunden sind zum Anpassen der Scheitel-Scheitel-Amplitude der Ausgangssignalspannung der ersten Stufe auf die Hälfte des dem kleinstwertigen Bit entsprechenden Analog-Signales
10 9 8 3 5/1486 BADORlGW AL
und jeder folgenden Stufe auf Jeweils die halbe Amplitude des Signales der vornergehenden Stufe, und daii eine Kombinierschaltung zum Summxeren des . analogen Eingangssign ies mit den angepaßten Kippsahaltungssignalen und zum Zufuhren de so erhaltenen resultierenden Signales an/den Eingang des Analog-JUigital-wandlers.
Es wird also dem analogen Eingangssignal eine iiücnt- * eckwolle überlagert, deren Seneitel-Scheitel-Spannung gleich dem halben wert des klemstwertigen Bit ist. während der &eit, während der das-reckeckförmige Signal einen Schwellenwert des Analog-Digital-wandlers überschreitet, ist das resultierende Digital-Analog-Wandler-Ausgangs signal eme# üechteckweiie mit einem Mittelwert, der zwischen den anderen diskreten analogen Ausgangspegein liegt. Das ergibt eine Verdoppel ung der regelwerte des analogen Ausgangssi&uales, was eine: zusätzlichen Bit an Auflösung enspricht. Durch die vorliegende Erfindung werden bekannte Systeme insofern verbessert, als die Auflösung auf 1/2 ^n+"' χ der VoIlaussteuerungsspannung erhöht wird, ohne daß dem digi- w talen Wort, das von dem Analog-Digital-Wandler auf den Digital-Analog-Wandler übertragen wird, hinzugefügt wird.
109835/1486
Weitere Einzelheiten und Ausgestaltungen der Erfindung sind der folgenden Beschreibung zu entnehmen, in der die Erfindung anhand der in den Zeichnungen dargestellten Ausführungsbeispiele näher beschrieben und erläutert wird Die der Beschreibung und den Zeichnungen zu entnehmenden Merkmale können bei anderen Ausführungsformen der Erfindung einzeln für sich oder zu mehreren in beliebiger Kombination Anwendung finden. Es zeigen:
Fig. 1 ein Blockschaltbild einer Ausführungsform der Erfindung, die
Fig. 2 bis 6 Kurvendiagramme des Signalverlaufes an verschiedenen Punkten des'in Fig. 1 dargestellten Wandler-Systems,
Fig. 7 ein. Blockschaltbild, einer zweiten Ausführungsform der Erfindung,
Fig. 8 ein Blockschaltbild einer dritten Ausführungsform der Erfindung, und die
Fig. 9 ois 13 Kurvendiagramme, die die Arbeitsweise des in Fig. 8 dargestellten Wandlersystems illustrieren.
Bei dem in Fig. 1 dargestellten Ausführungsbeispiel einer erfindungsgemäJien Anordnung wird einem Eingang einer Pegeländerungsschaltung 12 ein Analog-Eingangssignal zugeführt, die im Zusammenhang mit der BeSchreibung der ■ Fig. 7 näher erläutert wird. Ein typischer Kurvenverlauf des Analog-Eingangssignales ist in Fig. 2 gezeigt. Ein zweites, der Pegeländerungsschaltung 12 zugeführtes Eingaaftth signal ist eine Hechteckwelle, deren Scheitel - Scheitel -'
100835/1406 -A
Spannung die Hälfte der Spannung beträgt, die dem kleinstwertigen Bits des Digitalwortes zugeordnet ist, nämlich, der Hälfte von 1/211 χ der Spannung bei Vollaussteuerung. Die Rechteckwelle ist in Fig. 3 gezeigt. Sie kann auf irgendeine geeignete Art und Weise erzeugt werden; in Fig. 1 ist der zugehörige Rechteckwellengenerator 14 schematisch gezeigt. Zum Beispiel kann der Rechteckwellengenerator 14 ein freischwingender oder astabiler Multivibrator sein. Die Pegeländerungsschaltung 12 überlagert das Rechteckwellensignal dem Analog-Eingangssignal. Das Ausgangssignal der Pegeländerungsschaltung 12 wird dem Eingang eines Analog-Digital-Wandlers 16 zugeführt, für t den irgendein geeigneter Typ verwendet werden kann. In der im Jahre IQ57 mit dem Titel "High-Speed Electronic Analogue-to-Digital Converter System" erteilten US-Patentschrift 2,784,396 ist ein Analog-Digital-Wandler beschrieben, der bei der vorliegenden Erfindung verwendet werden kann. Das dem Analog-Digital-Wandler 16 zugeführte Eingangssignal ist in dem Kurvendiagramm Fig. 4 dargestellt. Der übliche Analog-Digital-Wandler benötigt für jede Umwandlung eine Abtastperiode, d.h., eine genaue digitale Darstellung des in den Analog-Digital-Wandler eingegebenen Analog-Eingangssignales ist nur in aufeinanderfolgenden Zeitintervallen verfügbar. Falls ein solcher Analog-Digital-Wandler verwendet wird, wird die Abtastperiode des Wandlers mit der Frequenz des Rechteckwellengenerators 14 synchronisiert, um eine stufenartige Änderung des Analog-Eingangssignales am Analog-Digital-Wander in der Mitte der Abtastperiode zu verhindern.
1Q983S/U86
Das digitale Ausgangssignal des Analog-Digital-Wandlers 16 wird parallel einem Digital-Analog-Wandler 18 zugeleitet, für den ein Wandler irgendeiner geeigneten Art verwendet werden kann. In der im Jahre 1955 erteilten US-Patentschrift Nr. 2, 713,634 mit dem Titel "Digital-to-Analo^ue Converter" ist ein Digital-Analög-Vandler beschrieben, wie er bei der vorliegenden Erfindung Anwendung finden kann. Das Digital-Ausgangssignal des Analog-Digital-Wandfers 16 wird zumindest einmal bei jeder Änderung des Zustandes des Rechteckwellensignales dem Digital-Analog-Wandler 18 zugeleitet. Das Ausgangssignal des Digitäl-Analog-Wandlers 18 ist in dem Kurvendiagramm Pig. 5 dargestellt.
Der Analog-Digital-Wandler 16 weist Schwellenwerte oder Quantisierpegel auf, die der dem kleinstwertigen Bit zugeordneten Analogspannung gleich sind, also 1/211 χ der Spannung bei Vollaussteuerung. Die Schwellenwerte entsprechen derjenigen Analogspannungsänderung, die erforderlich ist, um das Digital-Ausgangssignal um ein Bit zu ändern. Die Schwellenwerte sind auf den vertikalen Achsen der Kurvendiagramme in den Fig. 2 bis gezeigt. Das Rechteckeingangssignal für den Analog-Digital-Wandler 16 zwingt das kleinstwertige Bit aufeinanderfolgender Digitalwörter, einem bestimmten Muster zu folgen. Wenn das Eingangssignal zwischen Schwellenwerten variiert, so wird an einem Punkt die ansteigende Flanke der Rechteckwelle einen Schwellenwert kreuzen, wie dies in dem Punkt a auf der Kurve Fig. 4· angedeutet ist. Dies ergibt das Hinzufügen eines Bits zu dem
109835/U86
Digitalwert des Analog-Signales und führt am Ausgang des Digital-Analog-Wandlers 18 zu einem erhöhten Pegel, der auf der Kurve Pig. 5 als Punkt b angedeutet ist. Zu dem Zeitpunkt, an dem die abfallende Flanke der Rechteckwelle den Schwellenwert kreuzt, wird der Digitalwert des Analogsignales um ein Bit vermindert, so daß am Ausgang des Digital-Analog-Wandlers 18 ein Reehteckimpuls erzeugt wird.
Da die Hechteckwelle am Eingang des Analog-Uigital-Wandlers ansteht und weiterhin die Schwellenwerte kreuzt, stehen am Ausgang des Digital-Analog-Wandlers 18 weiterhin Rechteckimpulse' an. An manchen Stellen kreuzt das Rechteckwellen-Eingangssignal des Analog-Digital -Wandlers 16 keinen Schwellenwert, wie es in dem Punkte c der in Fig. 4 dargestellten Kurve gezeigt ist Dies führt dazu, daß der Ausgang des Digital-Analog-Wandlers 18 wieder zu -einem konstanten Gleichspannungspegel zurückkehrt, wie es in dem Punkt d der Kurve in Fig. 5 dargestellt ist. Es sei darauf hingewiesen, daß die Frequenz der Rechteckwelle unter Berücksichtigung der Änderungsgeschwindigkeit des Analog-Eingangssignales gewählt werden sollte, um dann, wenn das Eingangssignal des Analog-Digital-Wandlers 16 den Schwellenpegel kreuzt, am Ausgang des Digital-Analog-Wandlers 18 mehr Rechteckschwingungen zu erhalten als es zwischen den Punkten b und d in Fig. 5 dargestellt ist. Die's wird weiter unten noch näher erläutert. Es sei daran erinnert, daß der Digitalwert des Analog-Eingangssignales zwischen dem Analog-Digital-Wandler 16 und dem Digital- Analog-Wandler 18 zumindest einmal bei jeder Zustands-
109835/1486
änderung der Rechteckwelle am Analog-Digital-Wandler übertragen wird.
Dieser Vorgang spielt sich fortlaufend ab und kann allgemein wie folgt beschrieben werden:
Wenn das Eingangssignal sich innerhalb eines Quantenbereiches ( zwischen den Schwellenwerten ) ändert, bleibt das kleinstwertige Bit des Digitalwortes für die eine Hälfte des Quantenbereiches konstant. Für die andere Hälfte des Quantenbereiches pendelt das kleinstwertige Bit mit der Frequenz der Rechteckwelle zwischen den Zuständen O und 1. Das Ausgangssignal des Digital-Analog-Wandlers 18 wird einem Tiefpaß-Filter 20 irgendeines geeigneten Typs zugeführt. Zum Beispiel arbeitet ein RC-Filter zufriedenstellend. Der Wechsel des kleinstwertigen Bits wird von dem Filter 20 integriert, um in dem Ausgangssignal eine Stufe von effektiv der Hälfte des Quantenbereiches zu erhalten. Das Ausgangssignal des Filters 20 ist als Diagramm in Fig. 6 gezeigt.
Bei der in Fig. 7 gezeigten zweiten Ausführungsform der Erfindung gibt ein Zeittaktgenerator 22 Taktimpulse zum Takten des Systems an einen Analog-Digital-Wandler 24 und an einen Digital-Analog-Wandler 26 ab. Der Analog-Digital-Wandler 24 gibt seinen Digitalwert seines Analog-Eingangssignales seriell ab und der Digital-Analog-Wandler 26 erhält die Digitalwerte seriell. Ein serielles System weißt eine Abtastperiode auf,während der eine Umwandlung durchgeführt wird. Da
1Q9835/U88
die Digitalwerte in Serie übertragen werden, muß auf irgendeine Weise zwischen den aufeinanderfolgend übertragenen Digitalwerten oder Digitalwörtern unterschieden werden. Ein Wortsynchronisierimpuls wird verwendet, um den Beginn einer Beine von Bits, die ein Digitalwort darstellen, kenntlich zu machen. Wie in Fig. 7 gezeigt, ist der Wortsynchronisierimpuls von dem Analog-Digital-Wandler 24 erzeugt. Der Wortsynchronisierimpuls steuert die Arbeitsweise des übrigen Systemes; er könnte von einem gesonderten, nicht dargestellten Zeitsteuerungsgerät erzeugt werden und zum Takten dem Analog-Digital-Wandler 24 zugeführt werden. Der Wortsynchronisierimpuls wird dem Digital-Analog-Wandler 26 zugeführt, so daß diese^Öas Digital-Eingangssignal richtig umwandeln kann, da er in der Lage ist, eine Serie zusammengehöriger Bits, die ein Digitalwort darstellen, zu erkennen. Der Wortsynchronisierimpuls wird ferner einem Trigger-Flip-Flop 28 zugeführt, das der Einfachheit halber mit FF 1 bezeichnet ist. Das Trigger-Flip-Flop 28 kippt bei jedem an seinem Eingang ankommenden WortSynchronisierimpuls in seine andere Lage um. Das Flip-Flop 28 dient als ein Hechteckwellengenerator. Das Ausgangssignal des Flip-Flop 28 wird der Pegeländerungsschaltung 12 zugeführt und wird mit dem Analog-Eingangssignal summiert. Die Einzelheiten der Pegeländerungsschaltung 12 werden weiter unten beschrieben. Das Ausgangssignal der Pegeländerungsschaltung 12 wird dem Analog-Digital-Wandler 24 zugeführt. Da das Flip-Flop 28 von dem Wortsynchronisierimpuls des Änalog-Digital-Wandlers 24. gesteuert ist, ist die Frequenz
10983B/U86
der Ausgangsrechteckwelle des Flip-Flop 28 zu der Umwandlungsperiode des Analog-Digital-Umsetzers 24 synchronisiert und verhindert eine stufige Änderung des Analog-Eingangssignales am Analog-Digital-Wandler 24 während eines Umwandlungsvorganges. Der Analog-Digital-Wandler 24 sendet die Digitalwerte des Analog-Eingangssignales seriell zu dem Digital-Analog-Wandler 26. Der Digital-Analog-Wandler 26 wandelt die Digitalwerte des Analog-Eingangssignales, gesteuert durch den Wortsynchronisierimpuls, in ein Analogsignal um. Das Ausgangssignal des Digital-Analog-Wandlers 26 wird einem Filter 20 zugeführt, das identisch mit dem gemäß Fig. 1 gezeigten Filter sein kann. Das Filter 20 liefert ein Analog-Ausgangssignal, das das Analog-Eingangssignal darstellt.
Die in Fig. 7 gezeigte Pegeländerungsschaltung 12 umfaßt einen Operationsverstärker und einen Zusatzwiderstand R. Der Operationsverstärker ist symbolisch als Summierverstärker mit einem Rückkopplungswiderstand und einem Eingangswiderstand R^ gezeigt. Ein von der Fairchild Semiconductor Division der Fairchild Camera and Instrument Co. vertriebener Operationsverstärkertyp VA741", der auf dem Datenblatt #^A741 auf den Seiten 6 bis 133 und 6 bis 134 des Fairchild Semiconductor Integrated Circuit Datenkataloges 1970 näher beschrieben ist, ist zur Anwendung bei der Erfindung geeignet· Das Analog-Eingangssignal für das System liegt an dem Widerstand R^ an. Das Rechteckwellen-Ausgangssignal des Flip-Flop 28 wird dem Zusatz-
10983B/U86
Widerstand R zugeführt. Das Verhältnis der Widerstände R und Β.-» zueinander kann daraus abgeleitet werden, dass die gewünschte Auflösung gleich dem halben Schwellenwert des Analog-Digital-Wandlers oder gleich l/2n+ ist, wobei η die Anzahl der zu übertrage den Bits ist. Dies erfordert für l/2n + einen Strom I
n+1 p
gleich Strom bei Vollaussteuerung: 2 . Die Stromstärke bei Vollaussteuerung I„. ist gleich der Scheitel-Scheitel-Spannung des Analog-Eingangssignales V bei Vollaus-Steuerung dividiert durch den Widerstand R. des Analogeinganges. Ferner sei daran erinnert, dass das Rechteckwellensignal l/2n hinzuzufügen ist. Deshalb muss der von dem Flip-Flop-Eingangssignal hinzugefügte Strom I sein, der gleich der Vollaussteuerungsspannung (Scheitel - Scheitel) des Flip-Flop-Ausgangssignales V·™ ist dividiert durch den Widerstand R. Mathematisch ausgedrückt gilt:
1P- 1VA • RA· vA
«n+1
Cm
und
Die Gleichsetzung dieeer beiden Gleichungen ergibt:
RF -η (oß + · N
VA
10983B/1486
Wenn folglich das Flip-Flop 28 gesetzt ist, wird ein Strom der Größe 1/231* zu dem von dem Analog-Eingangssignal erzeugten Strom hinzuaddiert. Jede geeignete Anordnung mit einem Summierverstärker und Eingangswiderständen kann als Pegeländerungsschaltung 12 verwendet werden.
Die Frequenz des Rechteckwellen-Eingangssignales für die Pegeländerungsschaltung 12 sollte in einem geeigneten Verhältnis zu der Inderungsgeschwindigkeit des Analog-Eingangssignales gewählt werden. Ist die Änderungsgeschwindigkeit des Analog-Eingangssignales klein im Verhältnis zu der Frequenz der Rechteckwelle, so ergibt ein erfindungsgemäß aufgebautes System eine vergrößerte Auflösung.· Nimmt jedoch die Änderungsgeschwindigkeit des Analog-Eingangssignales zu, so verringert sich die Anzahl der Änderungen des kleinstwertigen Bits wegen der verkürzten Zeit, in der sich das Analog-Eingangssignal innerhalb eines halben Quantenbereiches befindet. Dies gilt insbesondere in der .Nähe der Punkte, an denen eine Sinuskurve mit großer Amplitude und hoher Frequenz ihre Nullinie schneidet." Deshalb ist das Erzielen einer vergrößerten Auflösung sowohl von der Frequenz als auch von der Amplitude des Analog-Eingangssignales abhängig.
Die zuvor beschriebene erfindungsgemäße Methode kann hinsichtlich einer noch größeren Auflösung eines derartigen Systems erweitert werden.Theoretisch kann die Auflösung unbegrenzt vergrößert werden. In der Praxis jedoch muß ein Ausgleich zwischen der Auflösung, der Datenabtastgeschwindigkeit sowie der Frequenz und der Amplitude des
109835/U86
Analog-Eingangssignales bestellen, um ausreichende hohe Änderungszahlen des kleinstwertigen Bis zu ermöglichen und damit sinnvolle Daten zu erhalten. Die Auflösung jedes derartigen Systems kann dadurch verdoppelt werden, daß der Pegeländerungsschaltung ein Flip-Flop und ein Widerstand hinzugeschaltet werden. So kann z.B. L· die Auflösung des Systems nach Flg. 7 verdoppelb werden durch die in Fig. 8 gezeigten Abänderungen.
In Fig. 8 ist ein System mit η Bit dargestellt, das eine Auflösung von 1/211 aufweist. Der Zeittaktgenerator 22, der Analog-Digital-Wandler 24, der Digibal-Analog-Wandler 'd6, das Filter 20 und das Flip-Flop 28 sind identisch mit den gleichen Komponenten des in Fig. 7 gezeigten Systems. Das Ausgangssignal des Flip-Flop 28 wird einem zweiten Flip-Flop 30 zugeführt, das der Einfachheit halber mit FF 2 bezeichnet ist. Die Flip-Flops 28 und 30 wirken als Binär zähl er. Eine Pegeländerungsschaltung 32 ist bis auf einen zusätzlichen dritten " Eingangswiderstand 2B, dessen Widerstand doppelt so groß ist wie der des Widerstandes B, identisch mit der Pegeländerungsschaltung 12 in Fig. 7} dabei wird der Wert von B in der zuvor beschriebenen Weise bestimmt. Das Ausgangssignal des zweiten Flip-Flop 30 ist an den dritten Eingangswiderstand 2B geführt.
Das von dem Flip-Flop 28 (FF1) herrührende Signal vird durch den zugeordneten Eingangswiderstand B auf die Hälfte eines Quantenbereiches bemessen, wie es in Fig. 10 dargestellt ist; das Signal des zweiten Flip-Flop 30 (FF2), das, wie in Fig. 11 gezeigt, durch den zuge'ordr
109835/1486
neten Eingangswiderstand 2R auf ein Viertel eines Quantenbereiches bemessen wird, wird in verschiedenen in Fig. 12 gezeigten Kombinationen zu dem in Fig. 9 dargestellten Analog-Eingangssignal summiert, je nach dem, ob die Flip-Flops gesetzt oder rückgesetzt sind. Ist nur das Flip-Flop 28 (FF1) gesetzt, so entspricht das zu dem Analog-Eingangssignal addierte Signal dem halben Schwellenwert des Analog-Digital-Wandlers. Dies ist als Pegel e in Fig. 12 gezeigt. Ist nur das zweite Flip-Flop 30 (FF 2) gesetzt, so entspricht das zu dem Analog-Eingangssignal hinzugefügte Signal einem Viertel des Schwellenwertes des Analog-Digital-Wandlers, wie es als Pegel f in Fig. 12 gezeigt ist. Sind sowohl das Flip-Flop 28 (FF1) als auch'das zweite Flip-Flop 30 (FF 2) gesetzt, so ist das zu dem Analog-Eingangssignal summierte Signal gleich drei Viertel des Schwellenwertes des Analog-Digital-Wandlers 24. Dies ist als Pegel g in Fig. 12 gezeigt. Ist keines der beiden Flip-Flops gesetzt, so wird dem Analog-Eingangssignal nichts hinzugefügt. Dies ist als Pegel h in Fig. 12 gezeigt.
Das Ausgangssignal der Pegeländerungsschaltung 32 wird dem Analog-Digital-Wandler 24 zugeleitet. Wie bei dem in Fig. 7 gezeigten System sind die Flip-Flops von dem Wortsynchronisierimpuls des Analog-Digital-Wandlers gesteuert, so daß die Frequenzen der Flip-Flop-Ausgangssignale mit der Umwandlungsperiode des Analog-Digital-Wandlers 24 synchronisiert sind, um eine stufige Änderung des in den Analog-Digital-Wanders 24 eingegebenen Analog-Eingangssignales während einer Umwandlung zu verhindern. Das kleinstwertige Bit des Ausgangssignales des
109830/148*
Analog-Digital-Wandlers. 24 variiert in Abhängigkeit davon, ob irgendeiner oder keiner der Pegel des Eingangssignales des Analog-Digital-Wandlers 24 einen Schwellenwert kreuzt. Der Analog-Digital-Wandler 24 leitet die Digitalwerte des Analog-Eingangssignales seriell dem Digital-Ana-Iog-Wandler 26 zu. Der Digital-Analog-Wandler 26 wandelt unter Steuerung durch den Wort Synchronisierimpuls die Digitalwerte des Analog-Eingangssignales in ein Analogsignal um.
Das Ausgangs signal des Digital-Analog-Wandlers 26 nimmt in Abhängigket davon, ob irgendeiner oder keiner der Pegel des Eingangs signale s am Analog-Digital-Wandler 24 einen Schwellenwert kreuzt, verschiedene Formen an. In Fig. 13 sind die möglichen Zustände für zwei beliebige, einander benachbarte diskrete Pegel des Analogausgangssignales gezeigt. Der Zustand 1 zeigt das Ausgangssignal des Digital-Analog-Wandlers 26, wenn das Eingangssignal des Analog-Digital-Wandlers 24 stets oberhalb des unteren zweier Schwellenwerte, aber stets unterhalb des nächst höheren Schwellenwertes bleibt. Der Zustand zeigt das Ausgangssignal des Digital-Analog-Wandlers 26 für den Fall, wenn nur der 5/4-Pegel ( der Pegel g in Fig. 12 ) des Eingangssignales des Analog-Digital-Wandlers 24 den höheren der beiden Schwellenwerte kreuzt« Der Zustand 5 zeigt das Ausgangssignal des Digital-Analog-Wandlers 26 für den Fall, wenn sowohl der 3/4-Pegel als auch der 1/2-Pegel ( die Pegel g und e in Fig. 12 ) des Eingangeeignales des Analog-Digital-Wandlers 24 den höheren der beiden Schwellenwerte kreuzen. Der Zustand
109835/U86
4 zeigt das Äusgangssignal des Digital-Analog-Wandlers 26, wenn der 3/4-Pegel, der 1/2-Pegel und der 1/4-Pegel (die Pegel g, e und f der Pig, 12) des Eingangssignales am Analog-Digital-Wandler 24 den höheren der beiden Schwellenwerte kreuzen. Der Zustand 5 zeigt das Ausgangssignal des Digi-bal-Analog-Wandlers 26 für den Fall, daß das Eingangssignal des Analog-Digital-Vandlers 24 immer oberhalb des oberen der beiden Schwellenwerte ist. Nachdem das Ausgangssignal des Digital-Analog-Wandlers 26 durch das Jllter 20 gefiltert worden i st, wird für jeden der in Fig· 13 dargestellten Zustände ein Mittelwert erhalten, der für einen Wert des Analog-Eingangssignales zwischen den beiden diskreten Pegeln des Analog-Ausgangssignales kennzeichnen ist. Der Zustand 2 weist einen Mittelwert auf, der um ein Viertel oberhalb des unteren diskreten Pegels des Analog-Ausgangssignales liegt. Der Zustand 3 ergibt einen Mittelwert in der Mitte zwischen den diskreten Pegeln des Analog-Ausgangssignales. Der Zustand 4 ergibt einen Mittelwert von 3/4 oberhalb des unteren diskreten Pegels des Analog-Ausgangssignales ί ' t\
Die vorstehende Beschreibung dreier Ausführungsformen der Erfindung dient nur zur Erläuterung und nicht zur Abgrenzung und es versteht sich, daß die behandelten Ausführungsformen in mancher Hinsicht abgeändert werden können, ohne den Rahmen der Erfindung zu verlassen. Obwohl die Erfindung anhand eines vollständigen Analog-Digital-Systems beschrieben worden ist, versteht es sich, daß bei-
109835/1A 86
spielsweise der Digital-Analog-Äbschnitt des Systemes
weggelassen werden kann und die Digitalinformation einem digitale Daten verarbeitenden Gerät zugeführt werden können. Beispielsweise kann das digitale Daten verarbeitende Gerät dann die Schwankungen der Digijbalwerte analysieren, um die zusätzliche Auflösung zu erhalten·
109835/1486

Claims (1)

  1. Patentansprüche
    Verfahren zum Erhöhen des Auflösungsvermögens eines Systems, bei dem ein analoges Signal quantisiert und in ein digitales Signal umgewandelt und übertragen wird, worauf gegebenenfalls das digitale Signal nach A dem Empfang in ein analoges Signal zurückgewandelt wird, dadurch gekennzeichnet, daß dem analogen Signal vor der Umwandlung mindestens eine Schwingung überlagert wird, deren Amplitude kleiner ist als es einem Quantensprung entspricht.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Schwingung eine Rechteckschwingung verwendet wird, deren Scheitel - Scheitel - Amplitude dem halben Quantensprung gleich ist.
    5. Verfahren nach Anspruch 1 oder ü, dadurch gekennzeichnet, daß mehrere Schwingungen dem Analog-Eingangs signal überlagert werden, daß die Scheitel - Scheitel Amplituden der Schwingungen sich zueinander verhalten wie 1:2:4:···, und daß die größte dieser Scheitel - Scheitel - Amplituden gleich dem halben Quantensprung ist.
    4. Signalwandlersystem mit einem Analog-Digital-Wandler, der ein analoges "Eingangssignal am Ausgang als Digitalwert mit η Bit darstellt, wobei η eine ganze Zahl ist und der Analog-Digital-Wandler Schwellenwerte aufweist, die dem kleinstwertigen Bit des Ausgangssignalee
    109835/1486 */#
    OfHGlHAL INSPECTEP
    entsprechen, dadurch gekennzeichnet, daß zur Erhöhung der Auflösung auf /\/^DL+m mit ganzzahligem m eine m-stufXge Kippschaltung (28,50 bzw. 14·) vorgesehen ist, deren Stufenausgänge mit Anpassgliedern (E, 2R) verbunden sind zum Anpassen der Scheitel - Scheitel ^ Amplitude der Ausgangssignalspannung der ersten * Stufe auf die Hälfte des dem kleinstwertigen Bit entsprechenden Analog-Signales und Jeder folgenden Stufe auf jeweils die halbe Amplitude des Signales der vorhergehenden Stufe, und daß eine Kombinierschaltung zum Summieren des analogen Eingangssignales mit den angepaßten Kippschaltungssignalen und zum Zuführen des so erhaltenen resultierenden Signales an den Eingang des Analog-Digital-Wandlers vorgesehen ist.
    5. System nach Anspruch 4, dadurch gekenniBLchnet, daß
    es einen Digital-Analog-Wandler (26) zum Umsetzen der Digitalwerte des Analog-Digital-Wandlers in ein ) Analogsignal umfaßt.
    6. Wandlersystem nach Anspruch 5» dadurch gekennzeichnet, daß es eine einen Hittelwert bildende Schaltung (20) zum Glätten der Schwankungen des analogen Ausgangssignales aufweist.
    7· Wandler syst em nach Anspruch 6, dadurch, gekennzeichnet, daß die einen Mittelwert bildende Schaltung (20) ein Tiefpaßfilter umfaßt.
    109835/U86
    8. Wandlersystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß es eine ein Steuersignal "bei Anstehen des Digitalwertes am Ausgang des Analog-Digital-Wandlers (24) abgebende Steuerschaltung aufweist, deren Steuersignal auch der Kippschaltung (28, 30) zugeführt wird, welche dadurch gesteuert ijjt.
    9· Vandlersystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Kombinierschaltung (32) einen Operationsverstärker aufweist.
    10. Wandlersystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Kippschaltung als frei schwingender Multivibrator (14) ausgebildet ist.
    11. Wandlersystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß m » 1 ist.
    OFUQlNAt INSPECTED
    . to ·♦
    Leerseite
DE19712106679 1970-02-16 1971-02-12 Wandlersystem und Verfahren zur Er hohung seiner Auflosung Pending DE2106679A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1149970A 1970-02-16 1970-02-16

Publications (1)

Publication Number Publication Date
DE2106679A1 true DE2106679A1 (de) 1971-08-26

Family

ID=21750652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712106679 Pending DE2106679A1 (de) 1970-02-16 1971-02-12 Wandlersystem und Verfahren zur Er hohung seiner Auflosung

Country Status (3)

Country Link
US (1) US3656152A (de)
DE (1) DE2106679A1 (de)
FR (1) FR2080519A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2455052A1 (de) * 1973-11-23 1975-05-28 Sony Corp Signaluebertragungsanlage
DE2852095A1 (de) * 1978-11-30 1980-06-04 Siemens Ag Analog-digital-wandlung mit stufenweiser approximation eines digitalsignals an ein umzusetzendes analogsignal
DE3335697A1 (de) * 1982-10-01 1984-04-26 Bridgestone Tire Co. Ltd., Tokyo Verfahren und vorrichtung zum fotografischen aufzeichnen eines schallfeldes

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3881097A (en) * 1973-05-14 1975-04-29 Weston Instruments Inc Fully digital spectrum analyzer using time compression and discrete fourier transform techniques
US4034367A (en) * 1974-02-28 1977-07-05 Yokogawa Electric Works, Ltd. Analog-to-digital converter utilizing a random noise source
US3999129A (en) * 1975-04-16 1976-12-21 Rolm Corporation Method and apparatus for error reduction in digital information transmission systems
DE2821952A1 (de) * 1977-05-20 1978-11-23 Nippon Kogaku Kk Anzeigeschaltung
US4348768A (en) * 1977-09-06 1982-09-07 International Telephone And Telegraph Corporation PCM Codec using common D/A converter for encoding and decoding
JPS5441061A (en) * 1977-09-08 1979-03-31 Sony Corp Analogue/digital converter
US4187466A (en) * 1978-01-16 1980-02-05 Rolm Corporation Signal injection technique
US4238831A (en) * 1978-09-01 1980-12-09 Westinghouse Air Brake Company Pulse interpolation method and apparatus
US4367456A (en) * 1979-03-09 1983-01-04 Northern Telecom Limited PCM and PAM Conversion circuit including signal level variation on the PCM portion of the circuit
US4447803A (en) * 1980-01-09 1984-05-08 Tektronix, Inc. Offset digital dither generator
US4381496A (en) * 1980-11-03 1983-04-26 Motorola, Inc. Analog to digital converter
JPS5793726A (en) * 1980-12-03 1982-06-10 Sony Corp A/d converter
US4543599A (en) * 1983-05-25 1985-09-24 Rca Corporation Analog-to-digital conversion apparatus including double dither signal sources
US4594575A (en) * 1984-07-30 1986-06-10 Ncr Corporation Digital processor for speech signals
US4978911A (en) * 1986-02-06 1990-12-18 Oliver J. Nilsen (Australia) Limited Electrical energy analyzer
JPH0228713A (ja) * 1988-04-26 1990-01-30 Mitsubishi Electric Corp 信号取得装置及び方法
US4965512A (en) * 1989-10-18 1990-10-23 International Business Machines Corporation Transient current peak detector
US5351084A (en) * 1992-07-02 1994-09-27 Global Telecommunications Industries, Inc. Compressed video bit rate reduction system
US5940138A (en) * 1992-08-04 1999-08-17 J. Carl Cooper Analog signal process with dither pattern
US5835158A (en) * 1992-08-04 1998-11-10 J. Carl Cooper Analog signal process with dither pattern
US6016113A (en) * 1997-06-26 2000-01-18 Binder; Yehuda System for enhancing the accuracy of analog-digital-analog conversions
AU3195399A (en) 1998-03-26 1999-10-18 Ess Technology, Inc. Tone modulation in delta-sigma dac using square wave dither
US6377194B1 (en) * 1998-09-29 2002-04-23 California Institute Of Technology Analog computation device using separated analog signals, each having a specified amount of resolution, and signal restoration devices
IL231163A (en) 2014-02-26 2016-05-31 Elta Systems Ltd A system and method for improving the dynamic range of a multi-channel digital receiver that targets transmitted signals

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2974315A (en) * 1955-07-21 1961-03-07 Schlumberger Well Surv Corp Signal converting systems
US2909676A (en) * 1955-08-15 1959-10-20 Bell Telephone Labor Inc Transistor comparator circuit for analog to digital code conversion

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2455052A1 (de) * 1973-11-23 1975-05-28 Sony Corp Signaluebertragungsanlage
DE2852095A1 (de) * 1978-11-30 1980-06-04 Siemens Ag Analog-digital-wandlung mit stufenweiser approximation eines digitalsignals an ein umzusetzendes analogsignal
DE3335697A1 (de) * 1982-10-01 1984-04-26 Bridgestone Tire Co. Ltd., Tokyo Verfahren und vorrichtung zum fotografischen aufzeichnen eines schallfeldes

Also Published As

Publication number Publication date
FR2080519A1 (de) 1971-11-19
US3656152A (en) 1972-04-11

Similar Documents

Publication Publication Date Title
DE2106679A1 (de) Wandlersystem und Verfahren zur Er hohung seiner Auflosung
DE3715237C2 (de)
DE1541947C3 (de) Filteranordnung für analoge Signale
DE2820425C2 (de) Binärer Zufallsrauschgenerator zur stochastischen Kodierung
DE2151281A1 (de) Generator mit Frequenzsynthese
DE1512172A1 (de) Frequenzwellen-Synthesierer
DE1275589B (de) Einstellbares Filter mit linearer Phasen-Frequenz-Kurve fuer zweiwertige Impulssignale
DE3100154A1 (de) "offset digital zitter generator"
DE19729650A1 (de) Einrichtung zur Phasen- und/oder Frequenzregelung
DE3147578C2 (de)
DE2732264A1 (de) Verfahren und wandler zur umwandlung digitaler abtastwerte in ein analoges ausgabesignal
DE2628278A1 (de) Anordnung zum umwandeln von videosignalen
DE2713443A1 (de) Analog-digital-wandler, der ein pulsdichtemoduliertes ausgangssignal liefert
DE1949343C3 (de) Bandbreiten-Reduzierungssysem
DE10142191C2 (de) SD-ADC mit digitaler Dithersignalverarbeitung
DE60205297T2 (de) Verfahren und Vorrichtung zur Erzeugung eines Zufallssignals mit kontrolliertem Histogramm und Spektrum
DE2605919B2 (de) Verfahren und einrichtung zur bildung eines bipolaren signals mit dem tastverhaeltnis einhalb
DE2332569A1 (de) Servo-system
DE1221277B (de) Anordnung zur Demodulation von zweiphasigen Digitalsignalen
DE2324692C2 (de) Digital-Analog-Wandler
DE2453873A1 (de) Fourier-analysator
DE3226034C2 (de) Verfahren zur Verarbeitung eines Halbtonbildes
DE2125092A1 (de) Verfahren und digitaler Funktionsgenerator zum Erzeugen einer beliebigen digitalen Funktion
DE3043727A1 (de) Verfahren zum periodischen wandeln eines digitalwertes in einen analogwert
DE3203559A1 (de) Verfahren und schaltungsanordnung zum umsetzen von analogen abtastsignalen in binaere rechtecksignale