DE2043164A1

DE2043164A1 - Schaltungsanordnung zur Demodulation von phasendifferenz modulierten Datensignalen

Info

Publication number: DE2043164A1
Application number: DE19702043164
Authority: DE
Inventors: Karlheinz Dipl.-Ing. 8000 München. P H03k 5-00 Bochmann
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1970-08-31
Filing date: 1970-08-31
Publication date: 1972-03-09
Also published as: SE369820B; NL7111912A; DE2043164B2; FR2103644B1; BE772008A; FR2103644A1; CH546514A; GB1339595A; US3739289A

Description

Schaltungsanordnung zur Demodulation von phasendifferenzmodulierten Datensignalen

Gegenstand der Erfindung ist eine Schaltungsanordnung zur Demodulation von phasendifferenzmodul.ierten Datensignalen, bei der die binärcodierten Daten durch die Aussendung von bestimmten, den einzelnen Schritten oder mehreren Schritten gemeinsam zugeordneten Phasensprüngen in der ausgesendeten Trägerfrequenz übertragen werden.

Bei der Übertragung binärer Signale durch eine phasenmodulierte Trägerfrequenz zeigt sich ein grundsätzlicher Nachteil, nämlich der Empfang ist mehrdeutig. Dies führt beispielsweise bei einem binären Signal dazu, daß der "(^'-Zustand und der "1"-Zustand miteinander vertauscht sein können. Zur eindeutigen Demodulation des Signals stuf der Empfangsseite wäre eins Hilfsträgerfrequenz in der B^zugsphase erforderlich. Zwar läßt sich in bestimmten Fällen, vorzugsweise bei der Übertragung binärer Signale durch Phasenumkehrmodulation aus dem empfangenen Trägerfrequenzsignal eine Hilfsträgerfrequenz zurückgewinnen, jedoch ist deren Phasenlage um 180° unbestimmt. Diese Zweideutigkeit überträgt sich unmittelbar auch auf das demodulierte Signal. Bei Phasenmodulation mit mehr als zwei Zuständen erhöht sich die Unbestimmtheit des Empfangs entsprechend, so da.';· sie z.B. bei vierwertiger Phasenmodulation vierdeutig ist. Dieser Nachteil kann bekanntermaßen durch Anwendung der Pho-.sendifferenzmodulation vermieden werden. Bei der Phasendifferenzmodulation werden die zu übertragenden Daten nicht durch die Phasenlage der TrägeΓ

ΥΡΑ 9/411/1307 Pö/Bke

ORIGINAL INSPECTED

209811/0843

frequenzschwingung, sondern durch die Änderung der Phasenlage gekennzeichnet. Hier werden beispielsweise bei binärer Modulation die "Nullen" durch je eine Phasenänderung, die "Einsen" dagegen durch keine Phasenänderung (oder umgekehrt) gekennzeichnet. Bei der vierwertigen Modulation werden je zwei binäre Schritte durch einen Modulationsvergang ausgedrückt und es bedeutet beispielsweise

ein Phasensprung um + 90° das Schrittpaar (Dibit) "01" ein Phasensprung um - 90° das Schrittpäar (Dibit) "10" ein Phasensprung um 180° das Schrittpaar (Dibit) "11" und keine Phasenänderung das Schrittpaar (Dibit) "00" .

Die Demodulation auf der Empfangsseite erfolgt mit Hilfe eines Taktgenerators, der eine Frequenz erzeugt, die der unmodulierten Trägerschwingung entspricht und auf die empfangene Trägerfrequenz synchronisiert wird, Aus einem Vergleich wird der Phasensprung ermittelt und die entsprechend festgelegte Schrittkombination als Empfangsiiaten ausgegeben.

Für die Demodulation der phasendifferensmodulierten Datensignale ist ein Demodulator bekannt, der die empfangene Trägerfrequenz den einen Eingängen von zwei Empfangsmodulatoren und zwei Rückmodulationsstufen,insbesondere Ringmodulatoren zuführt. Die Ausgänge der zwei Empfangsiiodulatoren sind an die anderen Eingänge der zwei Rückmodulationsstufen geschaltet und mit den Ausgangsklemmen der Demodulatoranordnung verbunden. Zwischen die Ausgänge der beidan Rückmodulationsstufen und die anderen Eingänge der beiden Empfangsmodulatoren ist eine laufzeitbehaftete Träger v.^rinnungsschaltung eingeschaltet, die die beiden zugeführten "'■ -rschwingungen in zwei um + 45° phasenverschobe umseid ο. Die Trägergewinnungsschaltung enthält zwei Mischstufen, denen die Ausgangssignale der beiden Rückmodulationsstufen über pl· -jendrehende Filter und Laufzeitnetzwerke zugeführt werden (DBP 1 198 869).

VPA 9/411/1307 - 3 -

209811/0843

Die bekannten Schaltungen sind in Anelogtechnik aufgebaut. . Es sind LC-Allpaßglieder erforderlich, die in Form von aufwendigen Filtern aufgebaut sind, damit die erforderliche Zeitverzögerung erreicht wird. Weiterhin sind exaktsymmetrisch aufgebaute Modulatoren und FhasendreLglieder erforderlich, die für die geforderte Genauigkeit ebenfalls nur in LC-Technik ausgeführt werden.

_Aufgabe der Erfindung ist es-, einen Demodulator für phasendifferenzmodulierte Datensignale aufzuzeigen, der mit digitalen Baustufen aufgebaut werden kann.

Die Lösung besteht darin, daß ein Referenzoszillator angeordnet ist, der so viele Phasen der Referenzfrequenz abgibt, wie Phasenzustände für die Übertragung festgelegt sind, daß ein Taktgenerator angeordnet ist, der jeweils zwischen zwei Phasensprüngen einen Abtastimpuls mit der minimalen Zeitdauer einer Periode der Trägerfrequenz abgiot, daß ein erster Speicher angeordnet ist, der für die zeitLiche Dauer des Abtastimpulses für die Einspeicherung freigegeben ist, daß von einem Nulldurchgang der empfangenen Trägerfrequenz während der Dauer des Abtastimpulses ein Eingabeimpuls abgeleitet wird, der die mit der Trägerphase übereinstimmende Sezugsphase des Referenzoszillators in binärer Form in den ersten Speicher eingibt, daß vor dem Auftreten des nächsten Abtastimpulses der binäre Wert im ersten Speicher in ein2η zweiten Speicher übernommen wird, daß ein Decodierer angeordnet ist, der einen Differenzwert aus den beiden in den Speichern eingegebenen Werten bildet und daß der Decodierer die dem Differenzwert entsprechenden nach Decodierung festgelegten Schritte einem Parallel-Serien-Umsetzer zuführt, an dessen Ausgang die binären Daten entstehen.

Der Demodulator arbeitet digital, so daß nur digitale Baustufen verwendet werden und ein Aufbau in einer integrierten

VPA 9/411/1307 2098 11/08 A 3

20A316A

-H-

Schallkreistechnik !vorteilhaft ist. Der Platzbedarf für den Demodulator ist daher sehr gering. Die Arbeitsweise des Demodulators ist besonders einfach.

Einzelheiten der Erfindung werden anhand von Ausführungsbeispielen und dazu gehörenden Zeitdiagrarnmen dargestellt.

Fig. 1 zeigt zum Stand der Technik eine Schaltungsanordnung eines Demodulators für phasendifferenzmodulierte Datensignale in analoger Technik,

. Fig. 2 zeigt, im Prinzip die erfindungsgemäße Schaltungsanord-

nung eines Demodulators für phasendifferenzmodulierte Datensignale in digitaler Technik,

Fig. 3 zeigt ein vorteilhaftes Ausführungsbeispiel eines erfindungegemäßen Demodulators,

Fig. 4 zeigt ein Zeitdiagramm zum Demodulator nach Fig. 3

Fig. 5 zeigt ein Zeitdiagramm zu einer Variante des Demodulators nach Fig. 3.

Fig. 1 zeigt im Prinzip eine bekannte Anordnung eines Demodulators für phasendifferenzmodulierte Datensignale in analoger Technik. Die vorliegende Anordnung ist für eine vierwertige (quarternäre) Phasendifferenzmodulation ausge- ) legt. Über den Eingang E gelangt die empfangene, mit den Phasensprüngen modulierte Trägerfrequenz an einen Regelverstärker RV. Der Regelverstärker steuert ein Allpaß-Laufzeitglied LZ und gleichzeitig mehrere Produktmodulatoren (PM1, PM2). Das Allpaß-Laufzeitglied, das in LC-Technik aufgebaut ist, verzögert das Datensignal um einen Modulationsabschnitt und führt das verzögerte Trägerfrequenzsignal über phasendrehende Netzwerke P1, P2 an den zweiten Eingang der Produktmodulation PM1, PM2. An den Ausgängen der Produktmodulatoren wird das Basisbandsignal zurückgewonnen, das durch die nachgeschalteten Tiefpässe TP1, TP2 von Trägerfrequenzresten befreit wird. Eine Abtast-Decodierschaltung DC bildet

VPA 9/411/1307 _209811/08O

2QA31-6A"

entsprechend der festgelegten Codierung die ursprünglichen binären Daten zurück, die über den Ausgang A an das Datenendgerät gelangen.

Fig. 2 zeigt im Prinzip den erfindungsgemäßen Demodulator für phasendifferenzmodulierte Datensignale. Am Eingang E wird die mit Phasensprüngen modulierte Trägerfrequenz empfangen und im Regelverstärker RV auf konstanten mittleren Pegel gebracht. Die modulierte hier noch sinusförmige Trägerfrequenz wird im nachfolgenden Begrenzer BV in eine Rechteckspannung umgewandelt. Damit ist die Phasenmodulation am Ausgang des Begrenzers nur mehr in den Nulldurchgängen des trägerfrequenten Signales enthalten. Der Referenzoszillator RO erzeugt eine Frequenz, die der Trägerfrequenz entspricht. Die Referenzfrequenz wird in so vielen Phasenlagen erzeugt, wie Phasenzustände auf der Übertragungsstrecke möglich sind. Die einzelnen Phasen der Referenzspannung und die begrenzte Signalspannung liegen am Gatter G an. Gesteuert wird das Gatter vom Taktgeber TG, der das Gatter für eine bestimmte Zeitdauer freigibt. Vor der Freigabe des Gatters G wird der Referenzoszillator RO durch die Flanke des Empfangssignals korrigiert (synchronisiert). Der Taktgeber gibt nur für eine bestimmte Zeitdauer, die mindestens so lange ist wie die Periodendauer der vom Begrenzer abgegebenen Rechteckspannung _f das Gatter frei und der in diesen Zeitraum fallende Nulldurchgang der Rechteckspannung gibt die gerade mit der Phase der Rechteckspannung übereinstimmende Bezugsphase in binärer Form in einen ersten Speicher SP1 ein. Der Taktgeber TG gibt den Abtastimpuls, der die Freigabe des Gatters G bewirkt, zweckmäßigerweise jeweils vor Beginn des nächsten Modulationsmerkmals (Phasensprungs) ab, da dann die Beeinflussung durch vorangegangene Phasensprünge oder durch Verzerrungen am geringsten ist. Kurz vor der Abtastung des Modulationsabschnittes wird der im ersten Speicher SP1 eingespeicherte Wert der Bezugsphase in den zweiten Speicher SP2 übergeben. In den nunmehr

VPA 9/411/1307

209811/0843 _6-

leeren ersten Speicher SP1 wird beim nächsten Abtastvorgang die Phasenlage des nachfolgenden Modalationsabschnittes binär eingegeben. Nach jeder abtastung wird im Decodierer DC die Differenz aus dem im Speicher SP1 und dem im Speicher SP2 eingeschriebenen Wert gebildet. Entsprechend der Definition des Modulationsprinzips (Phasendifferenzmodulation) ist der entstehenden Differenz eine bestimmte Schrittfolge zugeordnet, die der Decodierer ausgibt. Nach einer ggf. notwendigen Umcodierung wird die Schrittfolge einem Parallel-Serien-Umsetzer PSU zugeführt, der die binären Schritte des Datensignales am Ausgang A in Serie zur Weiterleitung an ein Datenendgerät abgibt.

Die Fig. 3 zeigt ein vorteilhaftes Ausführungsbeispiel des erfindungsgemäßen Demodulators für eine vierwertige (quarternäre) Phasendifferenzmodulation. Die Fig. 4 zeigt in einem Zeitdiagramm die Wirkungsweise des Demodulators. Die Zeilen in Fig. 4 sind mit Buchstaben bezeichnet, die in Fig. 3 an den Stellen angebracht sind, an denen diese Impulszüge auftreten. Bei der vierwertigen Phasendifferenzmodulation werden vier Phasensprünge übertragen, nämlich + 90 , - 90°, 180° und 0°. Diesen Phasensprüngen werden Schrittpaare (Dibits) zugeordnet, die folgende Form haben können: "00", "11", "01" und "10". Durch Übereinkunft wird Jedem Schrittpaar auf der Sendeseite ein bestimmter Phasensprung zugeordnet. Aus dem empfangenen Phasensprung in der Trägerfrequenz bildet der Demodulator das binäre Schrittpaar zurück. Am Eingang E liegt die Trägerfrequenz mit den die Nachricht enthaltenden Phasensprüngen an. Die Zeile a in Fig, zeigt die Trägerfrequenz mit den zu den Zeitpunkten ti und t2 auftretenden Phasensprüngen. In den Zeitdiagrammen werden zur besseren Übersicht und Verständigkeit die Phasensprünge als plötzliche Änderungen dargestellt. Im praktischen Betrieb kommen aufgrund der im Zug der übertragung auftretenden bandbegrenzenden Glieder wie Sendefilter, Übertragungsstrecke,

VPA 9/411/1307 - 7 -

20981 1/0843

Empfangsfilter usw. nur stetige Phasenänderungen im Empfangssignal vor. Die stetigen Phasenänderungen beeinträchtigen die Wirkungsweise des Demodulators in keiner Weise, wenn die Abtastung in der Mitte der empfangenen Modulationsabschnitte erfolgt. Die Zeile b in Fig. A zeigt das durch den Begrenzer BV begrenzte Empfangssignal, das am Gatter G anliegt und dessen Nulldurchgänge die Phaseninformation beinhalten. Der Taktgenerator TG gibt positive Abtastimpulse (Zeile c) ab, die eine Zeitdauer von t3 aufweisen, die mindestens so lange wie eine Periode der vom Begrenzer abgegebenen Rechteckspannung sein muß. Der Referenzoszillator RO liefert am Ausgang eine eckspannung (Zeile d), deren Frequenz das η-fache der Trägerfrequenz beträgt, wenn η die Anzahl der zu übertragenden Phasenzustände ist. Der nachgeschaltete Frequenzteiler FT teilt die Referenzfrequenz auf die Trägerfrequenz, die an den Ausgängen (Zeilen e, f, g, h) in den zur Übertragung benutzten Phasenlagen entsteht. Die positive Flanke zum Zeitpunkt t4 synchronisiert den Referenzoszillator RO auf die Trägerfrequenz und korrigiert jedesmal die gewünschte Phasenlage von neuem. Die nachfolgende negative Flanke des begrenzten Signales bewirkt die Übergabe der an Ausgang des Frequenzteilers vorhandenen Phasenlage.in einen ersten Speicher SP1, der aus den Kippschaltungen K1 und K2 besteht. Die Ausgänge (Zeilen e, f, g und h) des Frequenzteilers liegen an den Vorspannungseingängen der Kippschaltungen K1 und K2, während der am Gatterausgang entstehende Impuls am Steuereingang der beiden Kippschaltungen anliegt. Die an der gleichen Kippschaltung anliegenden Rechteckspannungen sind in der Phase um 180° gegeneinander verschoben. Zum Zeitpunkt t5 werden die Kippschaltungen K1 und K2 angesteuert und speichern die gerade festgestellte Bezugsphasenlage des Frequenzteilers ein. Die Ausgänge der · Kippschaltungen K1 und K2 sind in den Zeilen i und k dargestellt. Der andere Ausgang der Kippschaltung enthält das um 180 in der Phase verschobene Signal. Die Ausgangsspannungen der Kippschaltungen liegen an zwei weiteren Kippschaltungen

VPA 9/411/1307 2098 11/0843 _8_

Κ3, Κ4, die als zweiter Speicher SP2 dienen, als Vorspannungen an. Jeweils kurz vor der Abtastung (Zeile c) der begrenzten Trägerfrequenz gibt der Taktgenerator einen übergabeimpuls (Zeile 1) ab, der den in den Kippschaltungen K1 und K2 in binärer Form eingespeicherten Phasenwert in die Kippschaltungen K3 und K4 übergibt. Für die nächste Abtastung steht zum Zeitpunkt t6 der erste Speicher für eine neue Einspeicherung eines Phasenwertes zur Verfügung. Die Zeilen m und η zeigen die Ausgänge der Kippschaltungen K3 und K4. Beim anschließenden Abtastvorgang werden die Kippschaltungen K1 und K2 auf die Phase des neuen Modulationsabschnittes eingestellt. Nach dem Abtastvorgang wird im Decodierer DC die Differenz aus den in den Speichern SP1 und SP2 festgehaltenen Phasenlagen gebildet und nach einer evtl. notwendigen Umcodierung entsprechend der Codierung als Spannungswerte (Zeilen ο und p) ausgegeben. Die Ausgangsleitungen des Decodierers geben die Spannung an die Kippschaltungen K5 und K6 ab, die als Parallel-Serien-Umsetzer geschaltet sind und über die Leitung BT mit einem Schrittakt gesteuert werden. Der Schrittakt wird ebenfalls vom Taktgenerator abgeleitet. Die Ausgänge (Zeilen ο und p) des Decodierers steuern die Kippschaltungen unmittelbar, so saß beim Auftreten eines Spannungsimpulses die angesteuerte Kippschaltung unmittelbar umkippt. Am Ausgang A wird das binäre Datensignal (Zeile r) abgegeben.

Bei der Übertragung von n-Phasenlagen sind η Spannungen erforderlich, die vom Frequenzteiler abgeleitet werden und die die bei der Übertragung auftretenden Phasenlagen darstellen. Für jeden der beiden Speicher SP1 und SP2 sind dann n/2 Kippschaltungen erforderlich. So werden beispielsweise bei einer vierwertigen Phasendifferenzmodulation vier Phasen-

VPA 9/411/1307 - 9 -

209811/0843

— Q -

lagen des Referenzoszillators (Zeilen e bis h) erzeugt und Jeder Speicher benötigt zwei Kippschaltungen (K1, K2 bzw. K3, K4).

Die Fig. 5 zeigt ein Zeitdiagramm für eine Variante des Demodulators in Fig. 3. Auch hj,er ist eine vierstufige Phasendifferenzmodulation angenommen, so daß das Blockschaltbild in Fig. 3 für das Verständnis der Fig. 5 ausreicht. Die Fig.5 unterscheidet sich von Fig. 4 nur in den Zeilen e und f. In Fig. 4 werden die einzelnen Bezugsphasen ausschließlich am Ende des Frequenzteilers abgeleitet und ausgegeben. Bei einer Anordnung, die nach dem Zeitdiagramm in Fig. 5 arbeitet, wird ein Teil der Bezugsphasen von den Teilerstufen innerhalb des Frequenzteilers unmittelbar abgenommen. So wird die Rechteckspannung in den Zellen e und f von der vorletzten Teilerstufe abgenommen, während die Rechteckspannung in den Zeilen g und h am Ausgang der letzten Teilerstufe entsteht. Beim Aufbau des Frequenzteilers mit bistabilen Kippschaltungen entstehen an den beiden Ausgängen jeder Kippschaltung die beiden gegenphasigen Rechteckspannungen (Zeilen e und f bzw. g und h). Ansonsten arbeitet die Schaltungsanordnung in gleicher Weise wie bei Fig. 4. Zum Zeitpunkt t4 erfolgt die Synchronisiserung des Referenzoszillators auf die Trägerfrequenz und zum Zeitpunkt tfj gibt die negative Flanke der begrenzten trägerfrequenten Rechteckspannung die gerade vorliegende Bezugsphasenlage in den ersten Speicher SP1 ein. Kurz vor der Abtastung der begrenzten trägerfrequenten Rechteckspannung erfolgt die Übergabe des Inhaltes des ersten Speichers SP1 in den zweiten Speicher SP2. Der nachgeschaltete Decodierer bildet die Differenz der Speicherinhalte und gibt entsprechend der Codierung über einen-Parallel-Serien-Umsetzer die binären Daten aus.

Bei der praktischen Ausführung der zuletzt genannten Ausführungsforme*» des Demodulators ergibt sich eine wesentliche Verringerung des Aufwandes in den Speichern SP1 und Sf2 sowie

VPA 9/411/1307 - 10 -

2098 11/0843

im Frequenzteiler FT,und zwar bei mehr als vierwertiger Phasendifferenzmodulation. Bei einer n-wertigen Phasendifferenzmodulation sind 2 · Id η phasenverschobene Rechteckspannungen vom Frequenzteiler abzuleiten und jeder der beiden Speicher SP1 und SP2 benötigt Id η bietabile Kippschaltungen. Bei einer vierwertigen Phasendifferenzmodulation sind vier Bezugsspannungen und zwei Kippschaltungen für jeden Speicher erforderlich. Bei einer achtwertigen Differenzmodulation sind sechs Bezugsspannungen und drei bistabile Kippschaltungen für jeden Speicher erforderlich, während bei einer sechzehnwertigen Phasendifferenzmodulation acht Bezugsspannungen und vier Kippschaltungen je Speicher anzuordnen sind.

9 Patentansprüche 5 Figuren

l/

VPA 9/411/1307 - 11 -

2 0 9 8 11/0843 ' , .. ORIGINAL INSPECTED

Claims

204316 Patentansprüche

1. Schaltungsanordnung.zur Demodulation von phasendifferenzmodulierten Datensignalen,'bei der die binär codierten Daten durch bestimmte den einzelnen Schritten o.der mehreren Schritten gemeinsam zugeordnete Phasensprünge in der ausgesendeten Trägerfrequenz übertragen werden, d a durch gekennzeichnet, daß ein Referenzoszillator angeordnet ist, der so viele Phasen der Referenzfrequenz abgibt wie Phasenzustände für die übertragung festgelegt sind, daß ein Taktgenerator angeordnet ist, der jeweils zwischen zwei Phasensprüngen einen Abtastimpuls mit der minimalen Zeitdauer einer Periode der Trägerfrequenz abgibt, daß ein erster Speicher angeordnet ist, der für die zeitliche Dauer des Abtastimpulses für die Einspeicherung freigegeben ist, daß von einem Nulldurchgang der empfangenen Trägerfrequenz während der Dauer des Abtastimpulses ein Eingabeimpuls abgeleitet wird, der die mit der Trägerphase übereinstimmende Bezugsphase des Referenzoszillators in binärer Form in den ersten Speicher eingibt, daß vor dem Auftreten des nächsten Abtastimpulses der binäre Wert im ersten Speicher in einen zweiten Speicher übernommen wird, daß ein Decodierer angeordnet ist, der einen Differenzwert aus den beiden in den Speichern eingegebenen Werten bildet und daß der Decodierer die dem Differenzwert entsprechenden nach der Codierung festgelegten Schritte einem Parallel-Serien-Umsetzer zuführt, an dessen Ausgang die binären Daten entstehen.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn ze ichnet , daß ein Begrenzer angeordnet ist, der das trägerfrequente Empfangssignal begrenzt und an den einen Eingang des Gatters anliegt, daß ein Taktgenera-

VPA 9/411/1307 - 12 -

20 9811/0843

ORIGINAL INSPECTED

20A31

tor angeordnet ist, der in der Mitte zwischen zwei Phasensprüngen einen Abtastimpuls an den anderen Eingang des Gatters anlegt und daß der Referenzoszillator die Phasenlagen der Referenzfrequenz als Rechteckspannungen abgibt.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Referenzoszillator bei n-wertiger Phasendifferenzmodulation eine Frequenz abgibt, die den η-fachen Wert der Trägerfrequenz aufweist, daß ein Frequenzteiler angeordnet ist, der die Referenzfrequenz auf die Trägerfrequenz teilt und an den Ausgängen η

" Bezugsphasenlagen abgibt, daß die Ausgänge des Frequenzteilers an einem ersten Speicher anliegen, daß die Ausgänge des ersten Speichers am Eingang des zweiten Speichers angeschaltet sind, daß das Gatter die Einspeicherung der Bezugsphasenwerte steuert und daß die Übergabe durch einen Steuerimpuls erfolgt, den der Taktgeber innerhalb der Zeitdauer des Abtastimpulses abgibt.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet , daß die beiden Speicher aus bistabilen Kippschaltungen aufgebaut sind, daß die Ausgänge des Frequenzteilers an den Vorspannungseingängen

t der bistabilen Kippschaltungen des ersten Speichers anliegen, daß der Steuereingang der Kippschaltungen am Gat terausgang angeschaltet ist, daß die Ausgänge der Kipp schaltungen des ersten Speichers mit den Vorspannungseingängen der Kippschaltungen des zweiten Speichers verbun den sind, daß die Steuereingänge der Kippschaltungen des zweiten Speichers mit einem getrennten Ausgang des Taktgebers verbunden sind und daß die Ausgänge der Kippschal tungen in beiden Speichern mit einem Decodierer verbunden sind.

VPA 9/411/1307 - 13 -

20981 1 /0843

5. Schaltungsanordnung nach Anspruch 4, dadurch ge k e η η ζ e 1 c h η e t , daß der erste und der zweite Speicher bei n-wertiger Phasendifferenzmodulation je aus einer Anzahl von n/2 bistabilen Kippschaltungen besteht.

6. Schaltungsanordnung nach Anspruch 4, dadurch

ge k e nnzei chn e t , daß der erste und der zweite Speicherbei n-wertiger Phasendifferenzmodulation je aus einer Anzahl ld n bistabilen Kippschaltungen besteht.

7. Schaltungsanordnung nach Anspruch 3, d a d u r c h ge k e η η ζ e i c h η e t , daß der Frequenzteiler an den Ausgängen die Phasenlagen als Rechteckspannungen abgibt, daß die zeitliche Zuordnung der Phasenlagen jeweils einer Dualzahl entspricht und daß die jeweilige Dualzahl sowohl in den ersten Speicher als auch später in den zweiten Speicher übernommen wird.

8. Schaltungsanordnung nach Anspruch !,dadurch

g e k e η η ζ e i c h η e t , daß der Referenzoszillator innerhalb des vom Taktgenerator abgegebenen Abtastimpulses auf die Trägerphase synchronisiert wird.

9. Schaltungsanordnung nach Anspruch 6, dadurch

g e k e η η ζ e i c h η e t , daß die benötigten Phasenlagen der Referenzfrequenz zum Teil unmittelbar innerhalb des Frequenzteilers an den Teilerstufen entstehen.

2098T 1/0843