-
Die Erfindung betrifft ein elektrisches Bauteil für eine liegende oder stehende Anordnung auf einer Leiterplatte mit einem Anschlussrahmen und einem an dem Anschlussrahmen angeordneten Chip nach dem Oberbegriff des Anspruchs 1.
-
Derartige elektrische Bauteile, insbesondere Halbleiter-Packages in unterschiedlichen Ausführungsformen werden in der Mikroelektronik in vielen Anwendungsbereichen eingesetzt, wobei bei gattungsgemäßen Bauteilen ein Einkapselungsmaterial einen an einem Anschlussrahmen angebrachten Chip und zumindest Teile des Anschlussrahmens einkapselt. Meistens wird, bis auf nach außen geführte elektrische Anschlüsse, der gesamte Anschlussrahmen des Halbleiter-Packages eingekapselt.
-
Für derartige Gehäuse bzw. Halbleiter-Packages hat es Standardisierungsbemühungen gegeben, beispielsweise durch die JEDEC (früher Joint Electron Device Engineering Council, heute JEDEC Solid State Technology Association). Bei den Packages wird häufig unterschieden zwischen bedrahteten, d.h. mit sogenannten Anschlusspins versehenen „durchsteckmontierbaren“ Bauformen (Through Hole Technology - THT) und „oberflächenmontierbaren“ Bauformen (Surface Mounted Technology - SMT). Halbleiter-Packages ohne Anschlusspins werden im englischen Sprachgebrauch als „no-lead“ oder „leadless“ Bauformen bezeichnet.
-
Bei der Herstellung von Sensor-Packages als spezielle Ausführungsform der oben beschriebenen Halbleiter-Packages kann ein Anschlussrahmen oder englisch „Leadframe“ anstelle einer Leiterplatte verwendet werden. Der Leadframe ist ein Träger für Halbleiterchips in Form eines gestanzten oder geätzten Metallbandes. Neben dem Chipträger sind auch die elektrischen Anschlüsse bzw. die „Anschlussbeinchen“ des späteren Bauteils durch den Leadframe realisiert. Auf den Leadframe werden die Chips im Bereich des Chip-Trägers mit speziellen Montageverfahren, beispielsweise Kleben oder Löten, befestigt. Die Kontaktflächen der Chips können mittels Drahtbondkontaktierung elektrisch mit den Anschlussbeinchen verbunden werden. Nach der Chipmontage und der elektrischen Kontaktierung kann der Leadframe beispielsweise mit einem duroplastischen Kunststoff umspritzt werden.
-
Die elektrischen Verbindungen, beispielsweise Drähte aus Gold, Kupfer oder Aluminium, führen von den elektrischen Anschlüssen des Chips, den Kontaktpads, zu den elektrischen Anschlüssen des Packages. Die Anschlüsse des Packages können als ein gestanztes Kupferblech, d.h. Leadframe, oder eine kleine Leiterplatte realisiert sein, die in dieser Verwendung dann „Substrat“ genannt wird.
-
Alternativ zur Kontaktierung mit Drähten ist es möglich, den Halbleiterchip mittels Löten auf dem Substrat zu montieren bzw. zu kontaktieren. Bei dieser sogenannten Flip-Chip-Montage wird der Chip direkt, ohne weitere Anschlussdrähte, mit der aktiven Kontaktierungsseite nach unten - zum Substrat/Schaltungsträger hin - montiert. Daher auch der Name Flip-Chip (engl. „to flip“ heißt „umdrehen“). Dies ermöglicht besonders geringe Abmessungen des Gehäuses und kurzen Leiterlängen.
-
Nach der Befestigung und Kontaktierung des Chips auf dem Substrat wird dieser durch unterschiedliche Materialien, wie etwa Kunststoff, Keramik oder Metall, gegenüber Umwelteinflüssen geschützt. Keramiken und Metalle bieten die Möglichkeit den Chip hermetisch zu verkapseln. Allerdings wird aus Kostengründen heute für die Mehrzahl der hergestellten Packages Kunststoff im Verfahren des Transfermoldens zum Einkapseln verwendet.
-
Aus dem Stand der Technik, beispielsweise dem JEDEC Standard No. 30E (JESD30E), sind sogenannte Quad Flat No Leads Packages (QFN), auch als Micro Lead Frame (MLF) bezeichnet, und Dual Flat No Leads Packages (DFN) bekannt. Darunter sind in der Elektronik gebräuchliche Chipgehäusebauformen für integrierte Schaltungen zu verstehen. QFN- und DFN-Packages werden als oberflächenmontierte Bauteile auf Leiterplatten gelötet. Die Anschlüsse sind in Form von typischer Weise lötbar metallisierten verzinnten Kupferanschlüssen plan in die Unterseite des Gehäuses integriert. Dadurch kann gegenüber den ähnlichen Quad Flat Packages (QFP) der benötigte Platz auf der Leiterplatte reduziert und eine höhere Packungsdichte erreicht werden.
-
Aus dem Stand der Technik sind ferner gattungsgemäße elektrische Bauteile bekannt, die im Wesentlichen quaderförmig ausgeführt sind und eine geringere Höhe als Breite aufweisen. Häufig ist die Breite deutlich geringer als die Länge, und die Höhe deutlich geringer als die Breite. Bei derartigen elektrischen Bauteilen hat es sich als problematisch erwiesen, die elektrischen Bauteile hochkant, also auf einer der Schmalseiten stehend auf einer Leiterplatte ohne zusätzliche vorherige Fixierung anzuordnen.
-
Ein weiteres mit herkömmlichen IC-Gehäusen (Integrated Circuit) verbundenes Problem besteht darin, dass sie nicht einfach vertikal oder senkrecht montierbar sind. Eine Anwendung, die einige moderne elektronische Geräte enthalten, ist das Kompassieren. Diese Kompassierungsanwendungen verwenden Achsensensoren, um ein Magnetfeld zu erfassen. X- und Y-Achsen-, bzw. 2-Achsen-Magnetfeldsensoren können seitlich in einem IC-Gehäuse angeordnet sein. X-, Y- und Z-Achsen-, bzw. 3-Achsen- Sensoren erfordern jedoch, dass einer der Sensoren orthogonal zu den beiden anderen Sensoren angeordnet ist. Aus diesem Grund werden die elektrischen Bauteile, bzw. Packages oder Gehäuse, für derartige Anwendungen oft bevorzugt stehend auf der Leiterplatte angeordnet. Denn durch die senkrechte Montage des elektrischen Bauteils ist eine Änderung der Sensierrichtung auf einfache Weise realisierbar.
-
Ferner muss bei bestimmten Anwendungen der Sensorchip senkrecht zu einem Magnetband positioniert sein, so dass bei bekannten Vorrichtungen dann auch die Leiterplatte mit Sensorchip senkrecht angeordnet werden muss, was zu bauraumbedingten Nachteilen führen kann.
-
Für eine ordnungsgemäße Funktion des Sensors bzw. des elektrischen Bauteils muss die Oberseite des Gehäuses möglichst parallel zur Leiterplattenoberfläche ausgereichtet sein. Insoweit werden aktivierte, d.h. benetzbare, frei konfigurierbare Flächen erzeugt, so dass die Packages senkrecht montiert werden können.
-
Aus dem Stand Technik ist ferner bekannt, dass die Herstellung von lötbaren Bereichen, bzw. Pads am Kunststoff-Gehäuse des elektrischen Bauteils vor der Metallisierung eine „Aktivierung“ erfordert, wobei prinzipiell unterschiedliche Methoden zur lötbaren Metallisierung von Polymeroberflächen bekannt sind. Beispielsweise werden bei der Metallisierung in der „MID-Technik“ spezielle Polymere mit einem Laser lokal aktiviert und dann galvanisch beschichtet. Den dabei verwendeten Polymeren ist ein spezielles LDS-Additiv zugesetzt, damit durch eine Laserbehandlung diese Bereiche für die Metallisierung aktiviert werden können. Als „Molded Interconnect Devices“, englisch für: Spritzgegossene Schaltungsträger, kurz MID, werden spritzgegossene Kunststoffbauteile mit nach speziellen Verfahren aufgebrachten metallischen Leiterbahnen bezeichnet, die als Schaltungsträger für elektronische bzw. mechatronische Baugruppen dienen.
-
Aus der
EP 1 775 767 A3 ist ein Verfahren zur Herstellung eines vertikal montierbaren IC-Gehäuses (Integrated Circuit) bekannt. Eine integrierte Schaltung ist auf einer Leiterplatte, der sogenannten PCB, montiert und elektrisch mit einem Bondpad auf der PCB gekoppelt. Das Bondpad ist mit einer in die Leiterplatte eingebetteten Durchkontaktierung gekoppelt. Ein Teil der PCB, der den IC, das Bondpad und die Durchkontaktierung umfasst, wird getrennt, um ein vertikal montierbares IC-Gehäuse zu erzeugen.
-
Aus der
DE 10 2015 008 503 A1 ist ein Halbleiter-Package mit einem ersten und mit einem zweiten Package mit einem ersten und mit einem zweiten Anschlussrahmen und einem an dem ersten und zweiten Anschlussrahmen angebrachten Chip und Einkapselungsmaterial bekannt, das den Chip und zumindest Teile des Anschlussrahmens einkapselt, wobei das Einkapslungsmaterial des ersten Packages mit dem Einkapslungsmaterial des zweiten Packages fest verbunden ist. Ferner sind ein Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils und eine ein elektrisches Bauteil aufweisende elektrische Komponente beschrieben. Bei diesen bekannten Packages sind die Vorder- und Rückseite spiegelverkehrt zueinander aneinander geklebt. Hierdurch wird das Herstellungsverfahren aufwendiger. Denn die beiden Seiten müssen zueinander ausgerichtet werden und es muss eine gleichmäßig dicke Kleberschicht über alle zu verbindenden Bauteile hergestellt werden.
-
Aus der
US 2008/0157298A1 ist ein Halbleiter-Package bekannt, das aus einem „aktiven“ Package und einem mit Kontakten versehenen Deckel besteht, welches nach Montage von Package und Deckel geeignet ist vertikal oder horizontal montiert zu werden.
-
Aus der
DE 10 2009 027 893 A1 ist ein Chip mit einem Substratbereich bekannt, welcher ein Halbleitermaterial umfasst und mindestens eine Vorderseite, eine Rückseite und eine zu der Vorderseite und der Rückseite nicht-parallel ausgerichtete Außenseite aufweist. Ferner ist eine auf der Außenseite ausgebildete Ausnehmung des Substratbereichs vorgesehen. Die die Seitenwände der Ausnehmung sind zumindest teilweise mit einem Metall beschichtet.
-
Aus der
US 2011/0147867A1 ist ein Verfahren zur Herstellung von vertikal montierbaren Halbleiter-Bauteilen bekannt, welches insbesondere für die Anwendung im Bereich der magnetischen Feldsensoren (TMR) vorgesehen ist. Hierbei wird ein Verfahren beschrieben in welchem die zur Montage benötigten Kontaktflächen der Packages in geeigneter Weise vereinzelt freigelegt werden.
-
Aus der
US 7,671,478 B2 ist ein System und ein Verfahren für ein Packaging eines Magnetsensors bekannt. Ein Sensorchip ist so aufgebaut, dass sich Anschlussflächen auf zwei gegenüberliegenden Seiten des Chips in zwei vertikalen Anordnungen befinden. Bonddrähte verbinden die Anschlussflächen auf dem Sensorchip mit den Bondflächen auf einem Substrat. Alternativ werden die Anschlussflächen mittels Flip-Chip-Bonden mit lötbaren Chipflächen auf dem Substrat verbunden. Leiterbahnen und Durchkontaktierungen werden verwendet, um die Drahtbondkontaktstellen oder die lötbaren Chipkontaktstellen mit Sensorpaketkontaktstellen zu verbinden. Die Sensorgehäusepads befinden sich auf einer Seite eines Sensorgehäuses zur Montage an einer nächsten Baugruppe. Die nächste Baugruppe weist ein Stegmuster auf, das mindestens ein Nivellierpad zum Positionieren des Sensorchips senkrecht zur nächsten Baugruppe während der Montage und eine einzelne Reihe von Pads zum Herstellen von Verbindungen mit dem Sensorpaket enthält.
-
Aus der US 2008 / 0182434 A1 ist ein Verfahren zur Herstellung von Durchkontaktierungen in QFN- Halbleiterbauteilen bekannt, um diese dann vorzugsweise übereinander zu stapeln und elektrisch zu verbinden. Dieses Verfahren zur Herstellung lötbarer Kontakte an der Bauteiloberseite und - unterseite ist durch die erforderlichen Via-Filling-Prozesse sehr aufwändig.
-
Ausgehend von den zuvor beschriebenen Nachteilen liegt der Erfindung die Aufgabe zugrunde ein elektrisches Bauteil für eine liegende oder stehende Anordnung auf einer Leiterplatte zu schaffen, dass einfacher mit der Leiterplatte verbunden werden kann.
-
Diese Aufgabe wird gelöst mit einem elektrischen Bauteil nach Anspruch 1. Ausführungsformen der Erfindung sind in den Unteransprüchen und der folgenden Beschreibung dargestellt.
-
Die Erfindung betrifft ein elektrisches Bauteil für eine liegende oder stehende Anordnung auf einer Leiterplatte mit einem Anschlussrahmen, dem sogenannten „Leadframe“, mit einem an dem Anschlussrahmen angeordneten Chip, und mit Einkapselmaterial, insbesondere Moldcompound-, vorzugsweise Epoxy-Material, das den Chip und zumindest Teile des Anschlussrahmens in einem Gehäuse einkapselt.
-
Erfindungsgemäß sind für die elektrische und/oder mechanische Kontaktierung des elektrischen Bauteils mit der Leiterplatte an mindestens zwei, vorzugsweise sich gegenüberliegenden Seiten des Gehäuses Anschlüsse vorgesehen.
-
Bei der Herstellung von bekannten senkrecht montierbaren elektrischen Bauteilen sind erste und zweite Packages zueinander auszurichten. Nachteilig bei derartigen Packages sind die durch auch die unterschiedlichen Ausdehnungskoeffizienten zwischen dem Leadframe und dem Chip verursachten typischerweise konkaven Verformungen der Nutzen nach dem Einkapseln. Wenn jedoch zwei konkave Formen aneinander geklebt werden sollen, kommt es stets zu einer nachteiligen Dickenschwankung in der Klebeschicht zwischen Rand- und Mittenbereichen bzw. zu einem erhöhten Aufwand in der Prozessführung.
-
Ebenfalls nachteilig ist, dass zusätzliches Material, wie Kleber benötigt wird. Es ist ferner sicherzustellen, dass der Kleber auch über die Lebenszeit der Packages zuverlässig hält. Erfindungsgemäß ist dieser Klebeschritt dagegen nicht notwendig.
-
Nachteilig bei den bekannten elektrischen Bauteilen für eine auf der Leiterplatte stehende Anordnung ist das aufwendige und dadurch kosten intensive Herstellungsverfahren.
-
Das erfindungsgemäße Package bzw. Gehäuse soll mit Standardmaterialien der Aufbau- und Verbindungstechnik (AVT) hergestellt werden, wobei ein Einkapselmaterial des Packages ein Standard-Moldcompound, typischer Weise ein hochgefülltes Epoxy, ist. Es kann auch vorgesehen sein, dass das Einkapselmaterial ein Thermoplast oder ein wärmehärtendes Polymer ist.
-
Diese Einkapselmaterialien sind normalerweise nicht mit Lot benetzbar. Zur zuverlässigen senkrechten Montage sind die benötigten Bereiche der Bauteilrückseite mit geeigneten Verfahren lokal zu aktivieren und ggf. geeignet zu metallisieren.
-
Auf diese Weise wird bei senkrechter Montage das Verkippen des Packages verhindert. Denn für eine ordnungsgemäße Funktion des Sensors bzw. des elektrischen Bauteils muss die Oberseite des Gehäuses möglichst parallel zur Leiterplattenoberfläche ausgereichtet sein. Insoweit werden aktivierte, d.h. mit Lot benetzbare, frei konfigurierbare Flächen erzeugt, so dass die Packages senkrecht montiert werden können.
-
Aus der erfindungsgemäßen Umsetzung ergeben sich ein kostengünstigerer Aufbau der Packages und ein optimiertes Herstellungsverfahren, vor allem für stehende Sensoranordnungen. Die Ausführung erlaubt aber auch eine liegende Montage des Gehäuses bzw. Packages.
-
Aufgrund der Standardmoldprozesse und - materialien für leadframebasierte leadless Gehäuse bzw. Packages, welche liegend oder stehend angeordnet sein können, ist die für SMD-Bauteile erforderliche sogenannte MSL-Klassifizierung gut möglich und bekannte Probleme von Leiterplatten basierten Packages, wie LGA oder BGA, werden umgangen. Unter dem Moisture Sensitivity Level (MSL, zu deutsch „Feuchtigkeitsempfindlichkeitsschwellwert“) ist die Feuchteempfindlichkeit von Halbleiterbauelementen beim Verpacken, der Lagerung und Montage zu verstehen.
-
Gemäß einer ersten vorteilhaften Ausgestaltung der Erfindung sind die von außen zugänglichen Anschlüsse als lötbare Pads ausgebildet. Auf diese Weise ist eine einfache Herstellung der Verbindung zwischen Gehäuse und Leiterplatte, insbesondere auch bei der stehenden Montage des elektrischen Bauteils, gewährleistet.
-
Gemäß einer vorteilhaften Weiterbildung der Erfindung schließen die Anschlüsse mit dem Gehäuse ab, insbesondere stehen die Anschlüsse nicht gegenüber dem Gehäuse hervor.
-
Nach einer weiteren vorteilhaften Variante der Erfindung sind die wenigstens zwei Seiten des Gehäuses mit den lötbaren Pads im Wesentlichen parallel zueinander angeordnet und berühren vorzugsweise eine gemeinsame Fläche des Gehäuses, welche im Wesentlichen senkrecht zu den Seiten des Gehäuses ausgerichtet ist. Die lötfähigen Pads auf der Rückseite ziehen gemeinsam mit den Pads der Vorderseite das Bauteil in die vorgesehene Position und stellen die senkrechte Position zwischen Sensoroberfläche und Leiterplattenoberfläche bei einer stehenden Anordnung her.
-
In einer Weiterbildung der Erfindung ist vorgesehen, dass das Gehäuse monolithisch ausgebildet ist. Durch ein einstückiges Gehäuse entfällt die Verklebung von zwei Packages bzw. konkaven Nutzen. Dadurch sind eine einfachere und somit kostengünstigere Herstellung der elektrischen Bauteile gewährleistet.
-
In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass das Gehäuse und/oder das elektrische Bauteil im Wesentlichen quaderförmig ausgebildet ist bzw. sind. Das Gehäuse des elektrischen Bauteils kann höher als breit sein. Auf diese Weise kann die Standardhöhe der Gehäuse bzw. Packages genutzt werden und nur die rückseitigen Pads dienen zur Stabilisierung des Bauteils. Es können ausschließlich Standardprozesse und Materialien verwendet werden und die Packages weisen keine größere, insbesondere keine doppelte, Dicke aufgrund zweier Elemente, wie beim Stand der Technik, auf. Darüber hinaus ist die Handhabung der Gehäuse beim Herstellen des elektrischen Bauteils vereinfacht und die quaderförmige Gehäuseform bietet gute Verbindungsflächen zum Anordnen an einer Leiterplatte.
-
Ein Ausführen des elektrischen Bauteils als Quaderform bietet ebenfalls den Vorteil einer guten Handhabung sowie die Möglichkeit, dieses Bauteil auf einer Leiterplatte anzuordnen. Das erfindungsgemäße Bauteil ist aus Anwendungsgründen vorzugsweise höher als breit, wobei das Verhältnis von Höhe zu Breite so gewählt werden muss, dass eine ausreichende Stabilität gewährleistet ist.
-
Gemäß einer Weiterbildung der Erfindung sind die elektrischen Anschlüsse im Bereich einer Kante des elektrischen Bauteils vorgesehen. Bei dem erfindungsgemäßen Package sind die funktionalen Kontakte bzw. elektrischen Anschlüsse lediglich auf einer Seite angeordnet, und nicht wie bei DFN auf zwei Seiten oder bei QFN auf vier Seiten. Diese erfindungsgemäßen Bauteile können als „single sided package“ bezeichnet werden. In Fortführung der Nomenklatur der JESD30E wird für das erfindungsgemäße Bauteil die Bezeichnung SINx eingeführt, wobei SIN für Single Inline No-Lead und das „x“ für die Anzahl der Pins steht.
-
Auf der den elektrischen Anschlüssen gegenüberliegenden Seite des Gehäuses können die weiteren Anschlüsse für die mechanische Anordnung an die Leiterplatte vorgesehen sein. Für derartige erfindungsgemäße Bauteile kann die Bezeichnung SINx-D verwendet werden, wobei der Buchstabe „D“ für Dual steht.
-
In einer weiteren vorteilhaften Ausgestaltung enthält der Chip einen magnetfeldempfindlichen Sensor, insbesondere einen XMR-Sensor. Insbesondere kann der Sensor den anisotropen-magnetoresistiven Effekt (AMR-Effekt), den gigantischen magnetoresistiven Effekt (GMR-Effekt) oder den Tunnel-Magnetoresistive-Effect (TMR) aufweisen. Der Sensor kann vorzugsweise auch andere Effekte aufweisen, wie beispielsweise Giant-Magneto Impedance (GMI), oder den Hall-Effekt.
-
Hergestellt wird das elektrische Bauteil für eine liegende oder stehende Anordnung auf einer Leiterplatte, indem ein eine Mehrzahl von Anschlussrahmen aufweisender Rahmen vorgesehen ist, wobei zumindest an einem der Anschlussrahmen ein Chip angeordnet wird und zumindest der erste Chip und zumindest ein Teil des Anschlussrahmens von einem Einkapselmaterial eingekapselt werden. Wenigstens ein als lötbare Pads ausgebildeter Bereich, d.h. eine „aktivierbare Fläche“, wird auf der Rück- und Vorderseite des elektrischen Bauteils für die liegende oder stehende Anordnung auf einer Leiterplatte erzeugt.
-
Hierfür wird ein sogenannter Leadframe-Nutzen zum parallelen Aufbau einer Vielzahl von XMR-Sensoren verwendet. Dabei werden im ersten Schritt die XMR-Chips auf Die-Pads typischerweise mittels Kleben gesetzt und danach mittels Drahtbonden elektrisch zum Leadframe kontaktiert.
-
Anschließend findet das Molden, d.h. Umhausen, beispielsweise mit Standardmoldmaterial, beispielsweise Epoxymaterial, statt. Das Molding dient der Einkapselung des Chips. Ein Einkapslungsmaterial kapselt den Chip und zumindest Teile des Anschlussrahmens ein.
-
Danach wird ein als lötbare Pads ausgebildeter Bereich, auf der Rückseite des elektrischen Bauteils für die liegende oder stehende Anordnung auf einer Leiterplatte erzeugt. Denn bei stehend angeordneten Bauteilen muss die Rückseite des Gehäuses noch aktiviert werden, d.h. es sind lötbare Bereiche zur mechanischen Kontaktierung anzufertigen. Diese rückseitigen Pads dienen nur der Stabilisierung des stehenden Bauteils. Es kann natürlich auch ein aktiviertes Bauteil auf der Leiterplatte liegend statt stehend angeordnet werden.
-
Die sich gegenüberstehenden Bauteile können gesägt werden. Dadurch erhält man auf der Vorderseite des Bauteils ein Standard-Layout und auf der Rückseite die gewünschten aktivierten Flächen.
-
Der lötbare Bereich lässt sich mittels Inkjetten mit Silberpasten, Siebdruck mit Zinn oder Silber- und galvanische Abscheidung, insbesondere stromlos, Kupferzinn oder Nickelgold oder mittels Laserbestrahlung und nachfolgender galvanischer Beschichtung erzeugen. Es handelt sich um standardmäßige Verfahren, so dass eine besonders hohe Vielfalt an Herstellungsverfahren zur Bildung der lötbaren Bereiche gegeben ist.
-
Dabei kann vorgesehen sein, dass die Bauteile getestet werden, insbesondere dass eine Widerstandsmessung des Sensors durchgeführt wird.
-
Das elektrische Bauteil lässt sich mittels einer Klebung auf der Leiterplatte fixieren. Dies kann insbesondere für sehr spezielle Anwendungen nötig sein, beispielsweise bei extremen Belastungen des Bauteils durch Beschleunigung.
-
Es kann ferner vorgesehen sein, dass das elektrische Bauteil mittels Laser beschriftet wird.
-
Gemäß einem eigenständigen Gedanken der Erfindung ist eine elektrische Komponente mit einer Leiterplatte und einem mit der Leiterplatte verbundenen elektrischen Bauteil vorgesehen.
-
Weitere Ziele, Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispieles anhand der Zeichnung. Dabei bilden alle beschriebenen und/oder bildlich dargestellten Merkmale für sich oder in beliebiger sinnvoller Kombination den Gegenstand der vorliegenden Erfindung, auch unabhängig von ihrer Zusammenfassung in den Ansprüchen oder deren Rückbeziehung.
-
Dabei zeigen zum Teil schematisch:
- 1 ein auf einer Leiterplatte stehend angeordnetes elektrisches Bauteil in perspektivischer Darstellung,
- 2 das elektrische Bauteil gemäß 1 in einer rückseitigen Ansicht,
- 3 das elektrische Bauteil gemäß 1 und 2 in Seitenansicht,
- 4 das auf der Leiterplatte liegend angeordnete elektrische Bauteil mit einem Sensor in perspektivischer Darstellung und
- 5 bis einzelne Verfahrensschritte zur Herstellung mehrerer 9 elektrischen Bauteile gemäß 1.
-
Gleiche oder gleichwirkende Bauteile werden in den nachfolgend dargestellten Figuren der Zeichnung anhand einer Ausführungsform mit Bezugszeichen versehen, um die Lesbarkeit zu verbessern.
-
Aus 1 geht ein elektrisches Bauteil 10 hervor, welches vorliegend stehend auf einer Leiterplatte 4 angeordnet ist. 4 zeigt das elektrische Bauteil 10 in einer auf der Leiterplatte 4 liegenden Anordnung.
-
Das elektrische Bauteil 10 weist einen Anschlussrahmen 1 und einen an dem Anschlussrahmen 1 angeordneten Chip 2 auf, wie insbesondere der 3 und 4 zu entnehmen ist. Der Chip 2 kann beispielsweise einen magnetfeldempfindlichen Sensor 13, insbesondere einen XMR-Sensor enthalten. Insbesondere kann der Sensor den anisotropen-magnetoresistiven Effekt (AMR-Effekt), den gigantischen magnetoresistiven Effekt (GMR-Effekt) oder den Tunnel-Magnetoresistive-Effect (TMR) aufweisen. Der Sensor kann vorzugsweise auch andere Effekte aufweisen, wie beispielsweise Giant-Magneto Impedance (GMI), oder den Hall-Effect.
-
Ein Einkapselmaterial 3, insbesondere Moldcompound-, vorzugsweise Epoxy-Material, kapselt den Chip 2 und zumindest Teile des Anschlussrahmens 1 in einem, vorzugsweise monolithisch ausgebildeten, Gehäuse 5 ein.
-
Gemäß vorliegender Ausführungsform sind das Gehäuse 5 und das elektrische Bauteil 10 im Wesentlichen quaderförmig ausgebildet, wie den 1 bis 4 zu entnehmen ist.
-
Wie aus den 1 bis 3 weiter hervorgeht, sind für die elektrische und/oder mechanische Kontaktierung des elektrischen Bauteils 10 mit der Leiterplatte 4 an mindestens zwei Seiten 6, 7 des Gehäuses 5 Anschlüsse 8 vorgesehen. Die elektrischen Anschlüsse 8 sind vorliegend im Bereich einer Kante 12 des elektrischen Bauteils 10 vorgesehen. Die Anschlüsse 9 für die mechanische Kontaktierung des Bauteils 10 mit der Leiterplatte 4 sind auf der Rückseite 7 vorgesehen. Die von außen zugänglichen Anschlüsse 8 sind als lötbare Pads 9 ausgebildet.
-
Im vorliegenden Ausführungsbeispiel sind die wenigstens zwei Seiten 6, 7 des Gehäuses 5 mit den lötbaren Pads 9 im Wesentlichen parallel zueinander angeordnet und berühren vorzugsweise eine gemeinsame Fläche 11 des Gehäuses 5, welche im Wesentlichen senkrecht zu den Seiten 6, 7 des Gehäuses 5 ausgerichtet ist. 1 zeigt die Vorderseite 6 des Gehäuses 5 mit Anschlussrahmen 1 und 2 die Rückseite 7 des Gehäuses 5 mit den als lötbare Pads 9 gestalteten Anschlüssen.
-
Die lötfähigen Pads 9 auf der Rückseite 7 ziehen gemeinsam mit den Anschlüssen 8 auf der Vorderseite 6 das Bauteil 10 in die vorgesehene Position und stellen die senkrechte Position zwischen Sensoroberfläche und Leiterplattenoberfläche bei einer stehenden Anordnung her.
-
Die oben erwähnten Einkapselmaterialien 3 sind normalerweise nicht mit Lot benetzbar, d.h. ein Verlöten der Rückseite 7 des Bauteils 10 mit der Leiterplatte 4 wäre ohne Bearbeitung der Rückseite 7 nicht möglich. Aus diesem Grund sind die rückseitig angeordneten lötbaren Pads 9 vorgesehen. Die Standardhöhe der Bauteile 10 kann genutzt werden und nur die rückseitigen Pads 9 dienen zur Stabilisierung des Bauteils 10.
-
Aufgrund der Erfindung ist es möglich, das Einkapselmaterial 3 der Rückseitenoberfläche 7 des Gehäuses 5 in den dafür vorgesehenen Bereichen derart zu aktivieren, dass es nur in diesen Bereichen mit einem Standard-Lötprozess benetzbar ist. Auf diese Weise wird bei senkrechter Montage das Verkippen des Bauteils 10 verhindert. Denn für eine ordnungsgemäße Funktion des elektrischen Bauteils 10 muss die Oberseite des Gehäuses 5 möglichst parallel zur Leiterplattenoberfläche ausgerichtet sein. Insoweit werden aktivierte, d.h. benetzbare, frei konfigurierbare Flächen 8, 9 erzeugt, so dass das Gehäuse 5 senkrecht montiert werden kann. Darüber hinaus können Standardmaterialien als Gehäusematerial verwendet werden. Die Ausführung erlaubt aber auch eine liegende Montage des elektrischen Bauteils 10.
-
Bei dem erfindungsgemäßen elektrischen Bauteil 10 sind die funktionalen Kontakte bzw. elektrischen Anschlüsse 8 lediglich auf einer Seite, der Vorderseite 6, angeordnet und nicht, wie bei bekannten DFN auf zwei Seiten, oder wie bei QFN auf vier Seiten. Diese erfindungsgemäßen Bauteile 10 können daher als „single sided package“ bezeichnet werden. Wie aus den 1 bis 4 weiter hervorgeht, können auf der den elektrischen Anschlüssen 8 gegenüberliegenden Seite 7 des Gehäuses die weiteren Anschlüsse bzw. lötbaren Pads 9 für die mechanische Anordnung an die Leiterplatte 4 vorgesehen sein.
-
Es kann optional vorgesehen sein, das elektrische Bauteil 10 zusätzlich noch mit einem Klebepunkt auf der Leiterplatte 4 zu befestigen.
-
Die 5 bis 9 zeigen einzelne Verfahrensschritte zur Herstellung des elektrischen Bauteils 10 für eine liegende oder stehende Anordnung auf der Leiterplatte 4.
-
Aus 5 geht ein eine Mehrzahl von Anschlussrahmen 1 aufweisender Rahmen 14 hervor, wobei zumindest an einem der Anschlussrahmen 1 der Chip 2 angeordnet wird. 6 zeigt, dass der Chip 2 und zumindest ein Teil des Anschlussrahmens 1 von einem Einkapselmaterial 3 eingekapselt werden.
-
Ferner geht aus 5 die Verwendung von sogenannten Leadframe-Nutzen zum parallelen Aufbau einer Vielzahl von XMR-Sensoren hervor. Dabei werden im ersten Schritt die XMR-Chips auf Die-Pads typischerweise mittels Kleben gesetzt und danach mittels Drahtbonden elektrisch zum Leadframe kontaktiert. Ein Nutzen weist typischerweise eine Größe von 4 x 4 Zoll auf und kann bis zu mehrere Hundert elektrische Bauteile 10, insbesondere Sensoren, enthalten.
-
Anschließend findet das Molden, d.h. Umhausen, beispielsweise mit Standardmoldmaterial, wie etwa Epoxymaterial, statt. Das Molding dient der Einkapselung des Chips 2. Wie erwähnt, weisen die Gehäuse 5 einen Anschlussrahmen 1 und den an dem Anschlussrahmen 1 angebrachten Chip 2 auf. Ein Einkapslungsmaterial 3 kapselt den Chip 2 und zumindest Teile des Anschlussrahmens 1 ein. Sogenannte SMT- oder SMD-Bauformen werden auf der Oberfläche der Leiterplatte 4 montiert. Hierfür wird der Chip 2 mit einem Zwischenmaterial, bei SMT als Anschlussrahmen 1 oder „Leadframe“ bezeichnet, verbunden. Vorliegend kann es sich um einen Kupfer-Leadframe handeln.
-
Anschließend wird ein als lötbare Pads 9 ausgebildeter Bereich, insbesondere eine aktivierbare Fläche, auf der Rückseite 7 des elektrischen Bauteils 10 für die liegende oder stehende Anordnung auf einer Leiterplatte 4 erzeugt. Auf der Vorderseite 6 des elektrischen Bauteils 10 sind lötbare Pads 9 durch den Anschlussrahmen 1 vorhanden.
-
Auf der Rückseite 7 des Gehäuses 5 werden die lötbaren Bereiche auf den Pads erzeugt. Denn bei stehend angeordneten Bauteilen 10 muss die Rückseite 7 des Gehäuses 5 noch aktiviert werden, d.h. es sind lötbare Bereiche zur mechanischen Kontaktierung anzufertigen. Diese rückseitigen Pads dienen nur der Stabilisierung des stehenden Bauteils. Es kann natürlich auch ein aktiviertes Bauteil auf der Leiterplatte liegend statt stehend angeordnet werden.
-
Dieser lötbare Bereich 9 kann mittels additiver Verfahren erzeugt werden, insbesondere durch Inkjetten von Metallen, wie Silber oder Gold, oder Siebdruck von Metallen, beispielsweise Zinn, Silber oder Gold, oder durch galvanische Beschichtung, wie Electroless Nickel Immersion Gold (ENIG).
-
Wie 7 und 8 zeigen, werden die sich gegenüberstehenden Bauteile 10 gesägt. Dadurch erhält man auf der Vorderseite 6 ein Standard-Layout und auf der Rückseite 7 die gewünschten aktivierten Flächen.
-
7 zeigt die elektrischen Bauteile 10 von der Vorderseite 6 nach dem Sägeprozess, bei welchem der Rahmen 14 in die einzelnen Bauteile 10 zerteilt wird. Vorliegend stehen sich im Nutzen stets zwei Bauteile 10 gegenüber, um dann durch Sägen die gewünschte Strukturierung der Bauteile 10 herstellen zu können. 8 verdeutlicht die Rückseiten 7 der einzelnen Bauteile 10 nach dem Sägen. 9 zeigt die fertiggestellten elektrischen Bauteile 10. Schließlich findet das sogenannte „T&R“, d.h. Tape and Reel statt, bei dem die elektrischen Bauteile 10 verpackt werden.
-
Es kann vorgesehen sein, dass die Bauteile 10 getestet werden, insbesondere dass eine Widerstandsmessung des Chips 2 durchgeführt und/oder dass das elektrische Bauteil 10 mittels Laser beschriftet wird.
-
Zusätzlich kann vorgesehen sein, dass das elektrische Bauteil 10 mittels einer Klebung auf der Leiterplatte 4 fixiert wird.
-
Bezugszeichenliste
-
- 1
- Anschlussrahmen
- 2
- Chip
- 3
- Einkapselmaterial
- 4
- Leiterplatte
- 5
- Gehäuse
- 6
- Vorderseite des Gehäuses
- 7
- Rückseite des Gehäuses
- 8
- Anschlüsse
- 9
- lötbare Pads
- 10
- elektrisches Bauteil
- 11
- gemeinsame Fläche
- 12
- Kante des elektrischen Bauteils
- 13
- magnetfeldempfindlicher Sensor
- 14
- Rahmen
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- EP 1775767 A3 [0014]
- DE 102015008503 A1 [0015]
- US 2008/0157298 A1 [0016]
- DE 102009027893 A1 [0017]
- US 2011/0147867 A1 [0018]
- US 7671478 B2 [0019]
