DE202011105514U1 - Interposer-Bauelement - Google Patents

Interposer-Bauelement Download PDF

Info

Publication number
DE202011105514U1
DE202011105514U1 DE202011105514U DE202011105514U DE202011105514U1 DE 202011105514 U1 DE202011105514 U1 DE 202011105514U1 DE 202011105514 U DE202011105514 U DE 202011105514U DE 202011105514 U DE202011105514 U DE 202011105514U DE 202011105514 U1 DE202011105514 U1 DE 202011105514U1
Authority
DE
Germany
Prior art keywords
doped silicon
silicon substrate
interposer
trench
surrounding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202011105514U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Integrated Passive Solutions SA
Original Assignee
Murata Integrated Passive Solutions SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Integrated Passive Solutions SA filed Critical Murata Integrated Passive Solutions SA
Publication of DE202011105514U1 publication Critical patent/DE202011105514U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

Interposer-Bauelement, umfassend ein dotiertes Silizium-Substrat (1), wenigstens eine Durchkontaktierung (11), die sich von einer ersten zu einer zweiten Seite von dem dotierten Silizium-Substrat (1) erstreckt, und wenigstens eine erste und eine zweite leitfähige Schicht (111 und 112), die an der ersten bzw. an der zweiten Seite von der Durchkontaktierung (11) aufgebracht sind, so dass sie miteinander elektrisch verbunden sind, wobei die Durchkontaktierung ein Volumen von dem dotierten Silizium-Substrat umfasst, das von einem umgebenden Graben (7) begrenzt ist, der sich von der ersten zu der zweiten Seite von dem dotierten Silizium-Substrat erstreckt, wobei der umgebende Graben so angeordnet ist, dass er das von dem Graben umgebene dotierte Silizium-Substrat von dem dotierten Silizium-Substrat außerhalb des Grabens elektrisch isoliert.

Description

  • Diese Erfindung bezieht sich im Allgemeinen auf dreidimensionale integrierte Schaltkreise oder Packages und insbesondere auf einen Silizium-Interposer, welcher aufgrund von Silizium-Durchkontaktierungen eine Leitung von oben nach unten ermöglicht.
  • LEDs mit hoher Helligkeit sind sehr empfindlich bezüglich elektrostatischer Entladungen (ESD) und bezüglich des thermischen Ausdehnungskoeffizienten (TCE) von ihren Packages. Um LEDs mit zuverlässiger hoher Helligkeit zu erhalten, ist es bekannt, nackte LED-Chips zu verwenden, die auf einem Silizium-Interposer angebracht sind, was die TCE-Fehlpassung verbessert und weiterhin mit integrierten Dioden einen ESD-Schutz liefert. Die Integration von Bauelementen und eine gute thermische Leitfähigkeit sind die Schlüsselvorteile von Silizium-Submounts. Um die Packaging-Kosten zu vermindern, wird jedoch mehr und mehr eine Oberflächen-Anbringungs-Technologie verwendet. Verbindungen von oben nach unten sind auf dem Submount notwendig. Die Verbindungen von oben nach unten werden durch Durchkontaktierungen bereitgestellt.
  • Ein typisches Herstellungsverfahren von einer Durchkontaktierung umfasst ein Bilden von Durchkontaktierung-Löchern und ein Aufbringen einer Diffusionsbarrierenschicht und einer leitfähigen Saatschicht. Dann wird ein leitfähiges Material in die Löcher elektroplattiert. Typischerweise wird Kupfer als das leitfähige Material verwendet, da Kupfer eine gute thermische und elektrische Leitfähigkeit aufweist und in einem hochreinen Zustand erhältlich ist. Durchkontaktierungen können hohe Aspekt-Verhältnisse aufweisen, daher kann das Aufbringen von Kupfer in solche Strukturen schwierig sein.
  • Die Verarbeitungskosten von solchen Durchkontaktierungen sind sehr hoch und es ist schwierig, sie ohne besondere Ausrüstung zu implementieren.
  • Es ist eine Aufgabe der Erfindung, einen Silizium-Submount oder Interposer bereitzustellen, welcher eine Leitung von oben nach unten bereitstellt, ohne die teuren und schwierig zu implementierenden Durchkontaktierungen des Standes der Technik zu verwenden.
  • Zu diesem Zweck schlägt eine Ausführungsform der Erfindung ein Interposer-Bauelement vor, das ein dotiertes Silizium-Substrat umfasst, beispielsweise liegt die Dotierungskonzentration in einem Bereich von 1017 bis 1020 Atomen pro Kubikzentimeter, bevorzugt beträgt die Dotierungskonzentration ungefähr 1019 Atome pro Kubikzentimeter, wenigstens eine Durchkontaktierung erstreckt sich von einer ersten zu einer zweiten Seite von dem dotierten Silizium-Substrat, und wenigstens eine erste und eine zweite leitfähige Schicht, die auf der ersten beziehungsweise auf der zweiten Seite von der Durchkontaktierung aufgebracht sind, so dass sie elektrisch miteinander verbunden sind, wobei die Durchkontaktierung ein Volumen von dem dotierten Silizium-Substrat umfasst, welches durch einen umgebenden Graben begrenzt ist, der sich von der ersten zu der zweiten Seite von dem dotierten Silizium-Substrat erstreckt, wobei der umgebende Graben so angeordnet ist, dass er das dotierte Silizium-Substrat, welches durch den Graben umgeben ist, von dem dotierten Silizium-Substrat außerhalb des Grabens elektrisch isoliert.
  • Bevorzugt erfordert ein Interposer gemäß der Erfindung nicht die Verwendung eines leitfähigen Materials, welches sich von dem Material des Interposers unterscheidet, um die Durchkontaktierungen aufzubauen. Daher werden die Produktionskosten reduziert. Tatsächlich wird keine besondere Ausrüstung erfordert, die Herstellungsverfahren sind einfacher. Weiterhin vermeidet die Erfindung die Verwendung von Kupfer, um die Durchkontaktierungen zu füllen, was Verunreinigungen verursachen kann, die schädlich für die auf dem Interposer implantierten LEDs sind.
  • Gemäß weiteren Ausführungsformen, welche allein oder in Kombination betrachtet werden können:
    • • Das Verhältnis H/S von der Durchkontaktierung ist kleiner oder gleich 1, wobei H der mittlere Abstand zwischen der ersten und der zweiten Seite von der Durchkontaktierung ist, und S die mittlere Breite von der Durchkontaktierung ist.
    • • Der umgebende Graben ist wenigstens teilweise mit einem isolierenden Material gefüllt.
    • • Das isolierende Material ist bevorzugt thermisches Siliziumoxid oder/und ein anderes Dielektrikum.
    • • Im Falle einer teilweisen Füllung mit Oxid wird die Füllung des Grabens durch konformes Abscheiden von alpha-Silizium oder Polysilizium oder einem isolierenden Material vervollständigt.
    • • Das Verhältnis H/e ist größer oder gleich 15, wobei H der mittlere Abstand zwischen der ersten und der zweiten Seite von der Durchkontaktierung ist und e die mittlere Dicke von dem umgebenden Graben ist.
    • • Das Interposer-Bauelement umfasst eine zweite Durchkontaktierung, die sich von der ersten zu der zweiten Seite von dem dotierten Silizium-Substrat erstreckt, und umfasst eine dritte und eine vierte leitfähige Schicht, die jeweils auf der ersten beziehungsweise auf der zweiten Seite von der zweiten Durchkontaktierung aufgebracht sind, um elektrisch miteinander verbunden zu sein, wobei die erste und die dritte leitfähige Schicht miteinander vermittels einer einzelnen Diode verbunden sind.
    • • Das Interposer-Bauelement umfasst eine zweite Durchkontaktierung, die sich von der ersten zu der zweiten Seite von dem dotierten Silizium-Substrat erstreckt, und umfasst eine dritte und eine vierte leitfähige Schicht, die jeweils auf der ersten bzw. der zweiten Seite von der zweite Durchkontaktierung aufgebracht sind, um elektrisch miteinander verbunden zu sein.
  • Ein Herstellungsverfahren zur Herstellung eines Interposers gemäß der Erfindung, umfasst die Schritte:
    • • einen Substrat-Bereitstellung-Schritt, während welchem ein dotiertes Silizium-Substrat bereitgestellt wird,
    • • einen Durchkontaktierung-Definitions-Schritt, während welchem eine Durchkontaktierung definiert wird, indem ein umgebender Graben geätzt wird, welcher ein Volumen von dotiertem Silizium zwischen einer ersten und einer zweiten Seite von dem dotierten Silizium-Substrat begrenzt,
    • • einen Oxidationsschritt, während welchem der umgebende Graben wenigstens teilweise oxidiert wird,
    • • einen Kontaktschicht-Bereitstellung-Schritt, während welchem eine erste und eine zweite leitfähige Schicht an der ersten beziehungsweise der zweiten Seite von der Durchkontaktierung bereitgestellt werden.
  • Gemäß weiteren Ausführungsformen, die alleine oder in Kombination betrachtet werden können:
    • • Der Durchgangs-Definitions-Schritt umfasst weiter den Schritt, einen unterbrochenen umgebenden Graben zu ätzen, wobei das Volumen von dotiertem Silizium, welches von dem umgebenden Graben begrenzt ist, mechanisch und elektrisch durch dotierte Siliziumbrücken mit dem äußeren dotierten Silizium von dem dotierten Silizium-Substrat verbunden belassen wird, und während des Oxidationsschritts die dotierten Siliziumbrücken oxidiert werden, so dass das Volumen von dotiertem Silizium, welches durch den umgebenden Graben begrenzt ist, mechanisch verbunden aber elektrisch isoliert von dem äußeren dotierten Silizium von dem dotierten Silizium-Substrat ist, beispielsweise sind die Breiten der Brücken kleiner gleich oder gleich der mittleren Dicke von dem umgebenden Graben.
    • • Nach dem Oxidationsschritt wird alpha-Silizium oder undotiertes Polysilizium in dem umgebenden Graben aufgebracht.
    • • Während des Durchkontaktierung-Definitionsschritts, wenn der umgebende Graben ganz durch das dotierte Silizium-Substrat hindurch geätzt wird, umfasst der Graben dotierte Siliziumbrücken.
    • • Während des Durchkontaktierung-Definitionsschritts wird der umgebende Graben nur durch einen Teil der Dicke von dem dotierten Silizium-Substrat vor dem Oxidationsschritt geätzt. Das dotierte Silizium-Substrat wird dann abgeschliffen, so dass der umgebende Graben sich ganz durch das dotierte Silizium-Substrat hindurch erstreckt.
  • Auf bevorzugte Weise ist dieses Verfahren einfach zu implementieren und senkt die Kosten der Durchkontaktierung-Verarbeitung für den Silizium-Interposer.
  • Die Erfindung bezieht sich auch auf eine Licht-emittierende-Einrichtung, welche LED-Chips umfasst, die auf einem Interposer-Bauelement gemäß der Erfindung angebracht sind.
  • Die Erfindung wird nun in mehr Einzelheiten anhand eines Beispiels mit Bezug auf die beiliegenden Figuren beschrieben, wobei:
  • 1 einen schematischen Querschnitt von einer ersten Ausführungsform eines Interposers gemäß der Erfindung zeigt,
  • 2A bis 2E schematisch die verschiedenen Verfahrensschritte eines Herstellungsverfahrens eines wie in 1 dargestellten Interposers illustrieren. 2A, 2B, 2D und 2E sind Querschnittansichten, und 2C ist eine Draufsicht von oben,
  • 3 einen schematischen Querschnitt von einer zweiten Ausführungsform eines Interposers gemäß der Erfindung zeigt.
  • Fachleute bemerken, dass die Elemente in den Figuren zur Einfachheit und Klarheit illustriert sind und nicht notwendigerweise maßstabsgerecht gezeichnet sind. Beispielsweise können die Abmessungen von einigen der Elemente in den Figuren relativ zu anderen Elementen übertrieben sein, um dabei zu helfen, das Verständnis der Ausführungsformen der vorliegenden Erfindung zu verbessern.
  • Eine erste Ausführungsform eines Interposer-Bauelements, beispielsweise für LED-Chips, gemäß der Erfindung ist in 1 dargestellt. Dieser Silizium-Interposer umfasst eine Silizium-Durchkontaktierung 11, die sich von einer ersten zu einer zweiten Seite von einem dotierten Silizium-Substrat 1 erstreckt.
  • Die Silizium-Durchkontaktierung 11 umfasst ein Volumen von dem dotierten Silizium-Substrat 1, welches durch umgebende Gräben 7 begrenzt ist, wobei die Gräben 7 sich von der ersten zu der zweiten Seite von dem dotierten Silizium-Substrat 1 erstrecken. Bevorzugt kann der elektrische Widerstand von der Durchkontaktierung 11 eingestellt werden, in Abhängigkeit von der Dotierungskonzentration von dem dotierten Silizium-Substrat 1. Beispielsweise ist das dotierte Silizium-Substrat mit Dotieratomen vom n-Typ dotiert. Beispielsweise liegt die Dotierungskonzentration in einem Bereich von 1017 bis 1020 Atomen pro Kubikzentimeter, vorzugsweise beträgt die Dotierungskonzentration etwa 1019 Atomen pro Kubikzentimeter. Die Fläche von der Silizium-Durchkontaktierung 11 kann sehr groß sein. Bevorzugt minimiert ein großer Querschnitt den elektrischen Widerstand der Durchkontaktierung. In einer Ausführungsform der Erfindung ist das Verhältnis H/S von der Durchkontaktierung 11 kleiner oder gleich 1, wobei H der mittlere Abstand zwischen der ersten und der zweiten Seite von den Durchkontaktierungen 11 ist, und S die mittlere Breite von der Durchkontaktierung 11 ist.
  • Der Widerstand von einer Durchkontaktierung eines Interposers gemäß der Erfindung kann wie folgt berechnet werden: R = ρH/A wobei R der Widerstand von der Durchkontaktierung ist, ρ der spezifische Widerstand von dem dotierten Silizium-Material ist, H der mittlere Abstand zwischen der ersten und der zweiten Seite von der Durchkontaktierung ist und A die mittlere Querschnittfläche von der Durchkontaktierung ist.
  • Bevorzugt kann der Parameter ρ in Abhängigkeit von der Dotierungskonzentration in dem dotierten Silizium-Substrat 1 angepasst sein. Bevorzugt kann der Parameter H/A von dem Hersteller eines Interposers gemäß der Erfindung ausgewählt werden.
  • Daher kann der elektrische Widerstand einer Silizium-Durchkontaktierung gemäß der Erfindung in Abhängigkeit von der Anwendung der Silizium-Durchkontaktierung angepasst sein.
  • Die Silizium-Durchkontaktierung 11 ist elektrisch mit einer ersten Elektrode 112 verbunden, die sich auf einer ersten Seite von dem Interposer befindet, und mit einer zweiten Elektrode 111, die sich auf der anderen Seite von dem dotierten Silizium-Substrat 1 befindet. Daher liefert die Silizium-Durchkontaktierung 11 eine Leitung von oben nach unten durch das dotierte Silizium-Substrat 1.
  • Die erste Elektrode 112 umfasst eine metallische Schicht. Diese metallische Schicht ist auf einer Seite von der Silizium-Durchkontaktierung 11 aufgebracht. Beispielsweise ist die Elektrode aus Aluminium oder Kupfer hergestellt. In einer Ausführungsform der Erfindung ist die obere Elektrode 112 weiter mit einer Gold-Legierung elektroplattiert, beispielsweise TiNiAu oder TiPtAu. Bevorzugt verhindert die metallische Plattierung eine Oxidation der oberen Elektrode 112. Die zweite Elektrode 111 umfasst eine metallische Schicht, die auf der Seite von der Silizium-Durchkontaktierung aufgebracht ist, die der ersten Elektrode 112 gegenüberliegt. Beispielsweise ist diese Elektrode 111 aus Aluminium oder Kupfer hergestellt.
  • Die Isolierung zwischen der Durchkontaktierung 11 und dem äußeren Abschnitt von Silizium auf dem dotierten Silizium-Substrat 1 wird durch umgebende Gräben 7 ausgeführt. Diese umgebenden Gräben 7 sind wenigstens teilweise mit einem isolierenden Material gefüllt. Bevorzugt ist das isolierende Material eine thermisches Siliziumoxid oder/und ein anderes Dielektrikum. Bevorzugt werden die Gräben 7 weiter vollständig mit einem Dielektrikum gefüllt. Beispielsweise werden die Gräben 7 durch konformes Abscheiden von alpha-Silizium oder Polysilizium oder einem anderen isolierenden Material gefüllt. Bevorzugt ist die Dicke T von den umgebenden Gräben 7 in dem Bereich von 0,5 bis 5 μm, beispielsweise 2 bis 5 μm.
  • Unter Bezugnahme auf 2 wird eine beispielhafte Ausführungsform eines Herstellungsverfahrens für einen Interposer, wie er in 1 gezeigt ist, im Detail beschrieben.
  • Schritt 1
  • Betrachte das Silizium-Substrat 1, das in 2A dargestellt ist. Dieses Silizium-Substrat 1 ist hoch dotiert, beispielsweise mit einer Dotierung vom n-Typ, beispielsweise Arsen oder Antimon oder Phosphor. Die Dotierungskonzentration liegt in einem Bereich von 1017 bis 1020 Atomen pro Kubikzentimeter. Der spezifische Widerstand des Silizium-Substrats 1 kann in Abhängigkeit von der Dotierungskonzentration eingestellt werden.
  • Schritt 2
  • Wie in 2B gezeigt, wird ein tiefer umgebender Graben 7 geätzt. Dieser umgebende Graben 7 begrenzt den Abschnitt von dem dotierten Silizium-Substrat 1, welcher die Silizium-Durchkontaktierung 11 bildet. In der Ausführungsform der Erfindung, die in 2 gezeigt ist, wird der umgebende Graben 7 ganz durch das dotierte Silizium-Substrat 1 hindurch geätzt. Bevorzugt wird der umgebende Graben 7 unterbrochen geätzt, wobei das Volumen von dotiertem Silizium, welches durch den umgebenden Graben 7 begrenzt ist, mechanisch und elektrisch durch dotierte Siliziumbrücken 13 mit dem äußeren dotierten Silizium von dem dotierten Silizium-Substrat 1 verbunden belassen wird, wie in 2C gezeigt ist. Es wird darauf hingewiesen, dass die Form von dem umgebenden Graben 7 nicht notwendigerweise rund ist, wie in 2D dargestellt, sondern eine beliebige Form aufweisen kann, beispielsweise quadratisch oder rechteckig. Bevorzugt sind die Breiten W von den Brücken 13 kleiner oder gleich der mittleren Dicke T von dem umgebenden Graben 7. Bevorzugt sollte die Dicke von dem Graben 7 ziemlich eng sein, um das Füllen von dem Graben in einem weiteren Schritt des Herstellungsverfahrens zu erleichtern. Beispielsweise liegt die Dicke von dem umgebenden Graben 7 im Bereich von 0,5 bis 5 μm, beispielsweise 2 bis 5 μm.
  • Schritt 3
  • In Schritt 3 wird eine Oxidation von dem Graben 7 durchgeführt. Beispielsweise wird der Interposer einer Wärmebehandlung unterzogen und thermisches Siliziumoxid wird in dem Graben 7 gebildet. Während dieses Schritts, werden, falls der umgebende Graben 7 Brücken 13, wie sie oben beschrieben sind, umfasst, auch diese Brücken 13 oxidiert. Vorteilhafterweise liefert die Oxidation von dem umgebenden Graben 7 und von den Brücken 13 die elektrische Isolierung der Silizium-Durchkontaktierungen 11 von dem äußeren dotierten Silizium-Abschnitt von dem dotierten Silizium-Substrat. Vorteilhafterweise verbleibt der begrenzte Abschnitt von dem dotierten Silizium-Material mechanisch verbunden aber elektrisch isoliert von dem äußeren dotierten Silizium von dem dotierten Silizium-Substrat 1, dank der oxidierten Brücken 13. In einer Ausführungsform der Erfindung, wird der Graben 7 während des Oxidationsschritts des Grabens nicht vollständig mit Oxid gefüllt, und der Graben 7 kann weiterhin mit einem Material gefüllt werden. Beispielsweise wird der Graben 7 durch Aufbringen von alpha-Silizium oder von dotiertem oder undotiertem Polysilizium gefüllt.
  • Schritt 4
  • Wie in 2E gezeigt, werden in Schritt 4 zwei Elektroden 111 und 112 aufgebracht und strukturiert. Vorteilhafterweise sind die Elektrode 111 und 112 miteinander durch die Silizium-Durchkontaktierung 11 verbunden. Die erste Elektrode 112 umfasst eine metallische Schicht. Diese metallische Schicht wird auf einer Seite von der Silizium-Durchkontaktierung 11 aufgebracht. Beispielsweise ist diese Elektrode aus Aluminium oder Kupfer hergestellt. Die zweite Elektrode 111 umfasst eine metallische Schicht, die auf die Seite von der Silizium-Durchkontaktierung aufgebracht wird, die der erste Elektrode 112 gegenüberliegt. Beispielsweise ist diese Elektrode 111 aus Aluminium oder Kupfer hergestellt. In einer Ausführungsform der Erfindung werden die metallischen Schichten, welche die Elektroden 111 und 112 bilden, beispielsweise durch Sputterdeposition oder Elektrodeposition aufgebracht. Die Strukturierung der Elektroden 111 und 112 wird in Schritt 4 nach dem Aufbringen der metallischen Schichten durchgeführt, welche die Elektroden bilden, oder während des Aufbringungsprozesses. In einer Ausführungsform der Erfindung werden die Elektroden 111 und 112 weiter mit einer Gold-Legierung plattiert, beispielsweise TiNiAu oder TiPtAu.
  • Eine zweite Ausführungsform eines Silizium-Interposers für LED-Chips gemäß der Erfindung wird in 3 dargestellt. Dieser Silizium-Interposer umfasst zwei Silizium-Durchkontaktierungen 11 und 12, die sich von einer ersten zu einer zweiten Seite von einem dotierten Silizium-Substrat 1 erstrecken. Die zwei Durchkontaktierungen 11 und 12 sind vermittels einer Diode 35 miteinander verbunden.
  • Die Silizium-Durchkontaktierungen 11 und 12 umfassen ein Volumen von dem dotierten Silizium-Substrat 1, welches durch umgebende Gräben 7 begrenzt ist, wobei die Gräben 7 sich von der ersten zu der zweiten Seite von dem dotierten Silizium-Substrat 1 erstrecken.
  • Vorteilhafterweise kann der spezifische Widerstand von den Durchkontaktierungen 11 und 12 in Abhängigkeit von der Dotierungskonzentration auf dem dotierten Silizium-Substrat 1 eingestellt werden. Beispielsweise ist das dotierte Silizium-Substrat mit Dotier-Atomen vom n-Typ dotiert. Beispielsweise liegt die Dotierungskonzentration in einem Bereich von 1017 bis 1020 Atomen pro Kubikzentimeter. Die Fläche der Silizium-Durchkontaktierungen 11 und 12 kann sehr groß sein. Vorteilhafterweise minimiert ein großer Querschnitt den spezifischen elektrischen Widerstand der Durchkontaktierung.
  • Im einer Ausführungsform der Erfindung ist das Verhältnis H/S von den Durchkontaktierungen 11 und 12 kleiner oder gleich 1, wobei H der mittlere Abstand zwischen der ersten und der zweiten Seite von den Durchkontaktierungen 11 und 12 ist, und S die mittlere Breite von den Durchkontaktierungen 11 und 12 ist.
  • Der Widerstand einer Durchkontaktierung gemäß der Erfindung kann wie folgt berechnet werden: R = ρH/A, wobei R der Widerstand von den Durchkontaktierung ist, ρ der spezifische Widerstand von dem dotierten Silizium-Material ist, H der mittlere Abstand zwischen der ersten und der zweiten Seite von der Durchkontaktierung ist und A die mittlere Querschnittfläche von der Durchkontaktierung ist.
  • Vorteilhafterweise kann der Parameter ρ in Abhängigkeit von der Dotierungskonzentration in dem dotierten Silizium-Substrat 1 angepasst werden. Vorteilhafterweise kann der Parameter H/A durch den Hersteller eines Interposers gemäß der Erfindung ausgewählt werden. Daher kann der elektrische Widerstand von einer Silizium-Durchkontaktierung gemäß der Erfindung einfach in Abhängigkeit von der Anwendung der Silizium-Durchkontaktierung angepasst werden.
  • Jeder von den Silizium-Durchkontaktierungen 11 und 12 ist elektrisch mit ersten Elektroden 112 und 122 und mit zweiten Elektroden 111 und 121 verbunden, die sich auf der ersten beziehungsweise der zweiten Seite von dem dotierten Silizium-Substrat 1 befinden. Daher liefern die Silizium-Durchkontaktierungen 11 und 12 eine Leitung von oben nach unten durch das dotierte Silizium-Substrat 1.
  • Die oberen Elektroden 112 und 122 umfassen wenigstens eine metallische Schicht. Diese metallische Schicht wird auf der Oberfläche von dem Abschnitt des dotierten Silizium-Substrat 1, welcher eine Silizium-Durchkontaktierung 11 oder 12 bildet, aufgebracht und damit verbunden, und kann auch mit dem äußeren Abschnitt von dem dotierten Silizium-Substrat 1 oder einem anderen Element des Interposers verbunden sein, beispielsweise mit der Diode 35. Beispielsweise ist die obere Elektrode 122, die mit der Durchkontaktierung 12 verbunden ist, ebenfalls mit der Diode 35 verbunden, und die obere Elektrode 112, die mit der Durchkontaktierung 11 verbunden ist, ist auch mit dem äußeren Abschnitt von dem dotierten Silizium-Substrat 1 verbunden, worin die Diode 35 integriert ist. Beispielsweise sind die oberen Elektroden aus Aluminium oder Kupfer hergestellt. In einer Ausführungsform der Erfindung sind die Elektroden weiter mit einer Goldlegierung plattiert, beispielsweise TiNiAu oder TiPtAu. Die unteren Elektroden 111 und 121 umfassen wenigstens eine metallische Schicht, die auf der Seite von der Durchkontaktierung aufgebracht ist, die den oberen Elektroden 112 und 122 gegenüberliegt. Beispielsweise sind die Elektroden 111 und 121 aus Aluminium oder Kupfer oder einer Goldlegierung hergestellt, zum Beispiel TiNiAu oder TiPtAu.
  • Die Isolierung zwischen den Durchkontaktierungen 11 und 12 und dem äußeren Silizium-Abschnitt von dem dotierten Silizium-Substrat 1 wird durch umgebende Gräben 7 durchgeführt. Diese umgebenden Gräben 7 sind, wenigstens teilweise, mit einem isolierenden Material gefüllt. Bevorzugt ist das isolierende Material thermisches Siliziumoxid oder/und ein anderes Dielektrikum. Bevorzugt sind die Gräben 7 weiter vollständig mit einem Dielektrikum gefüllt. Beispielsweise sind die Gräben 7 durch konformes Abscheiden von alpha-Silizium oder Polysilizium oder einem anderen isolierenden Material gefüllt. Bevorzugt liegt die Dicke T von den umgebenden Gräben 7 in dem Bereich von 0,5 bis 5 μm, zu Beispiel 2 bis 5 μm. Bevorzugt wird die Isolierung zwischen den zwei Silizium-Durchkontaktierungen 11 und 12 durch eine Oxidschicht 3 und eine Oxidschicht 31 vervollständigt, die auf allen Seiten von dem dotierten Silizium-Substrat 1 aufgebracht sind.
  • Der Interposer gemäß der Erfindung, der in 3 dargestellt ist, umfasst ferner eine Diode 35, die in dem äußeren Abschnitt von dem dotierten Silizium-Substrat 1 integriert ist, und die die zwei oberen Elektroden 112 und 122 miteinander verbindet. Die Diode 35 umfasst den Siliziumabschnitt 25, der mit einem unterschiedlichen Typ von Dotierung dotiert ist als das dotierte Silizium-Substrat 1. Beispielsweise ist das dotierte Silizium-Substrat mit Dotier-Atomen vom n-Typ dotiert und der Siliziumabschnitt 25 ist mit Dotier-Atomen vom p-Typ dotiert, und die Diode 35 ist eine pn-Siliziumdiode. In vorteilhafter Weise ist die Diode 35 hoch integriert in dem dotierten Silizium-Submount 1, unabhängig vom Niveau der Zusammenbruchspannung dieser Diode 35.
  • Der Interposer umfasst weiterhin eine Passivierungsschicht 9, die sich zwischen den zwei oberen Elektroden 112 und 122 befindet. In vorteilhafter Weise stellt diese Passivierungsschicht 9 sicher, dass die zwei oberen Elektroden 112 und 122 nur durch die Diode 25 miteinander verbunden sind.
  • Obwohl Ausführungsformen der vorliegenden Offenbarung im Detail beschrieben wurden, sollten Fachleute verstehen, dass sie verschiedene Änderungen, Ersetzungen und Modifikationen hieran durchführen können, ohne von dem Kern und dem Bereich der vorliegenden Offenbarung abzuweichen.
  • Der Fachmann kann die Erfindung in dem Fall implementieren, in welchem das datierte Silizium-Substrat 1 mit einer Dotierung von p-Typ dotiert ist, beispielsweise Bor.
  • Der Fachmann kann die Erfindung in dem Fall implementieren, in welchem der Interposer wenigstens zwei Silizium-Durchkontaktierungen umfasst, die miteinander durch etwas anderes als eine Diode verbunden sind.
  • Entsprechend ist beabsichtigt, dass all solche Änderungen, Ersetzungen und Modifikationen von dem Bereich der vorliegenden Offenbarung umfasst sind, wie in den folgenden Ansprüchen definiert ist.
  • Die Erfindung bezieht sich auf ein Interposer-Bauelement, welches ein dotiertes Silizium-Substrat (1) umfasst, wenigstens eine Durchkontaktierung (11), die sich von einer ersten zu einer zweiten Seite von dem dotierten Silizium-Substrat (1) erstreckt und wenigstens eine erste und eine zweite leitfähige Schicht (111 und 112), die auf der ersten beziehungsweise der zweiten Seite von der Durchkontaktierung (11) aufgebracht sind, um elektrisch miteinander verbunden zu sein, wobei die Durchkontaktierung ein Volumen von dem dotierten Silizium-Substrat umfasst, welches durch einen umgebenden Graben (7) begrenzt ist, der sich von der ersten zu der zweiten Seite von dem dotierten Silizium-Substrat erstreckt, wobei der umgebende Graben so angeordnet ist, dass er das dotierte Silizium-Substrat, welches durch den Graben umgeben ist, von dem dotierten Silizium-Substrat außerhalb des Grabens elektrisch isoliert.

Claims (8)

  1. Interposer-Bauelement, umfassend ein dotiertes Silizium-Substrat (1), wenigstens eine Durchkontaktierung (11), die sich von einer ersten zu einer zweiten Seite von dem dotierten Silizium-Substrat (1) erstreckt, und wenigstens eine erste und eine zweite leitfähige Schicht (111 und 112), die an der ersten bzw. an der zweiten Seite von der Durchkontaktierung (11) aufgebracht sind, so dass sie miteinander elektrisch verbunden sind, wobei die Durchkontaktierung ein Volumen von dem dotierten Silizium-Substrat umfasst, das von einem umgebenden Graben (7) begrenzt ist, der sich von der ersten zu der zweiten Seite von dem dotierten Silizium-Substrat erstreckt, wobei der umgebende Graben so angeordnet ist, dass er das von dem Graben umgebene dotierte Silizium-Substrat von dem dotierten Silizium-Substrat außerhalb des Grabens elektrisch isoliert.
  2. Interposer-Bauelement nach Anspruch 1, wobei das Verhältnis H/S kleiner oder gleich 1 ist, wobei H der mittlere Abstand zwischen der ersten und der zweiten Seite von der Durchkontaktierung ist und S die mittlere Breite von der Durchkontaktierung ist.
  3. Interposer-Bauelement nach einem von Anspruch 1 oder 2, wobei der umgebende Graben (7) wenigstens teilweise mit einem isolierenden Material gefüllt ist.
  4. Interposer-Bauelement nach Anspruch 3, wobei das isolierende Material bevorzugt thermisches Siliziumoxid und/oder ein anderes Dielektrikum ist.
  5. Interposer-Bauelement nach Anspruch 4, wobei im Falle einer teilweisen Füllung mit Oxid die Füllung des Grabens (7) durch konformes Abscheiden von alpha-Silizium oder Polysilizium oder einem isolierenden Material vervollständigt ist.
  6. Interposer-Bauelement nach einem der vorhergehenden Ansprüche, wobei das Verhältnis H/e größer oder gleich 15 ist, wobei H der mittlere Abstand zwischen der ersten und der zweiten Seite von der Durchkontaktierung (11) ist und e die mittlere Dicke von dem umgebenden Graben (7) ist.
  7. Interposer-Bauelement nach einem der vorhergehenden Ansprüche, wobei der Interposer eine zweite Durchkontaktierung (12) umfasst, die sich von der ersten zu der zweiten Seite von dem dotierten Silizium-Substrat erstreckt, und eine dritte und eine vierte leitfähige Schicht umfasst, die an der ersten beziehungsweise an der zweiten Seite von der zweiten Durchkontaktierung aufgebracht sind, so dass sie miteinander elektrisch verbunden sind, wobei die erste und die dritte leitfähige Schicht miteinander vermittels wenigstens einer elektronischen Komponente (35) verbunden sind.
  8. Licht-emittierende-Einrichtung, umfassend LED-Chips, die an einem Interposer-Bauelement nach einem der Ansprüche 1 bis 7 angebracht sind.
DE202011105514U 2010-09-09 2011-09-09 Interposer-Bauelement Expired - Lifetime DE202011105514U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP10305972.1 2010-09-09
EP10305972 2010-09-09

Publications (1)

Publication Number Publication Date
DE202011105514U1 true DE202011105514U1 (de) 2012-03-02

Family

ID=43413443

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202011105514U Expired - Lifetime DE202011105514U1 (de) 2010-09-09 2011-09-09 Interposer-Bauelement

Country Status (2)

Country Link
DE (1) DE202011105514U1 (de)
FR (1) FR2964793B1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3046247B1 (fr) 2015-12-28 2018-06-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit integre pour detection d’un defaut d’isolation avec une armature conductrice

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1187800C (zh) * 1997-04-03 2005-02-02 株式会社山武 电路板以及检测器及其制造方法
FR2805709B1 (fr) * 2000-02-28 2002-05-17 Commissariat Energie Atomique Connexion electrique entre deux faces d'un substrat et procede de realisation
EP1151962B1 (de) * 2000-04-28 2007-06-13 STMicroelectronics S.r.l. Struktur zur elektrischen Verbindung eines ersten mit einem darüberliegenden zweiten Halbleitermaterial, diese elektrische Verbindung verwendendes Komposit und ihre Herstellung
EP2560199B1 (de) * 2002-04-05 2016-08-03 STMicroelectronics S.r.l. Verfahren zum Herstellen einer durchisolierten Verbindung in einem Körper aus einem Halbleitermaterial
SE526366C3 (sv) * 2003-03-21 2005-10-26 Silex Microsystems Ab Elektriska anslutningar i substrat
DE102005039068A1 (de) * 2005-08-11 2007-02-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleitersubstrat und Verfahren zur Herstellung
US7488680B2 (en) * 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers

Also Published As

Publication number Publication date
FR2964793A1 (fr) 2012-03-16
FR2964793B1 (fr) 2014-04-11

Similar Documents

Publication Publication Date Title
EP2596532B1 (de) Optoelektronisches bauelement
DE112015002796B4 (de) Optoelektronischer Halbleiterchip
DE102010025320A1 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE112009000351T5 (de) Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
DE102009041463A1 (de) Halbleitervorrichtung mit mehreren Halbleitersubstraten und Verfahren zu deren Fertigung
DE102014116935A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
WO2017144613A1 (de) Laserbarren mit gräben
DE102015115344A1 (de) Schaltungsanordnung und verfahren zum ausbilden einer schaltungsanordnung
DE102013215650A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102012109995A1 (de) Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
DE102015121482A1 (de) Halbleitervorrichtung und herstellungsverfahren hierfür
DE102012105176A1 (de) Optoelektronischer Halbleiterchip
DE102013216527A1 (de) Laserbauelement und Verfahren zum Herstellen eines Laserbauelements
DE102021200044A1 (de) Anschlussträger, optoelektronische vorrichtung und verfahren zum herstellen eines anschlussträgers
DE102014210899A1 (de) Halbleiter-Bauelement mit mindestens einem Durchkontakt im Trägersubstrat und Verfahren zum Erzeugen eines solchen Durchkontakts
WO2013178397A1 (de) Schaltungsanordnung und herstellungsverfahren hierfür
DE202011105514U1 (de) Interposer-Bauelement
DE102011010362B4 (de) Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
DE112022003241T5 (de) Laserkomponente und Laserbauteil
DE19815136B4 (de) Integrierte Halbleiterschaltung mit einem Kondensator und einem Sicherungselement und Herstellungsverfahren
DE112020006876T5 (de) Kondensator und verfahren zur herstellung eines kondensators
DE102011009373B4 (de) Fotodiodenbauelement

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 20120426

R150 Utility model maintained after payment of first maintenance fee after three years
R150 Utility model maintained after payment of first maintenance fee after three years

Effective date: 20140923

R151 Utility model maintained after payment of second maintenance fee after six years
R152 Utility model maintained after payment of third maintenance fee after eight years
R071 Expiry of right