DE202008018354U1

DE202008018354U1 - Vorrichtung zum Senden und Empfangen von Steuer-Informationen zum Randomisieren von Inter-Zell-Interferenz in einem mobilen Kommunikationssystem

Info

Publication number: DE202008018354U1
Application number: DE202008018354U
Authority: DE
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2007-01-05
Filing date: 2008-01-07
Publication date: 2013-03-28
Anticipated expiration: 2018-01-08
Also published as: EP1942597B1; US9288023B2; US20150163779A1; ES2408183T3; US20150163796A1; KR20080064756A; US9374206B2; US20080212555A1; EP1942596A2; US20140233501A1; US8179780B2; MX2009007253A; US9312996B2; US20120269160A1; ES2408184T3; MY153221A; EP1942596A3; KR100880989B1; DK1942597T3; PL1942597T3

Abstract

Vorrichtung zum Senden von Uplink-Steuer-Information in einem Single-Carrier-Frequency-Division-Multiple-Access-System, SC-FDMA, umfassend: einen Steuer-Kanal-Signal-Generator (614; 1014) zum Erzeugen eines Steuer-Kanal-Signals durch Multiplizieren von Steuer-Symbolen, die Steuer-Information umfassen, mit einer Sequenz, die für Code-Division-Multiplexing der Steuer-Information zugewiesen wurde; und einen Sender zum Erzeugen verschiedener orthogonaler Codes für verschiedene Slots, von denen jeder eine Vielzahl von SC-FDMA-Symbolen in einem Subframe umfasst, Multiplizieren des Steuer-Kanal-Signals mit Chips der orthogonalen Codes auf einer SC-FDMA-Symbol-Basis und Senden des multiplizierten Steuer-Kanal-Signals in den SC-FDMA-Symbolen.

Description

Hintergrund der Erfindung
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft grundsätzlich ein mobiles Kommunikationssystem, und vor allem eine Vorrichtung zum Senden und Empfangen von Steuer-Information, um eine Inter-Zell-Interferenz, die durch UpLink (UL) Transmission eines Mehr-Zellen-Mobil-Kommunikationssystems einer zukünftigen Generation verursacht wird, zu randomisieren.
2. Beschreibung von verwandter Technik
Im Gebiet der mobilen Kommunikationstechnologien wurden Orthogonale Frequenz-Geteilte Vielfach-Zugriff (OFDMA), oder Single Carrier-Frequency-Division-Multiple-Access- (SC-FDMA) kürzlich bezüglich Hochgeschwindigkeits-Transmission auf Funk-Kanälen untersucht. Die asynchrone zellulare Mobiltelefon-Standardisierungsorganisation, 3rd Generation Partnership Project (3GPP), arbeitet an einem Mobil-Kommunikationssystem einer zukünftigen Generation, Long Term Evolution (LTE), in Verbindung mit dem Vielfach-Zugriff-Schema.
Das LTE-System nutzt ein anderes Transport-Format (TP) für UL-Steuer-Information, abhängig von Datenübertragung oder datenloser Übertragung. Wenn Daten und Steuer-Information zeitgleich auf dem UL übermittelt werden, werden sie mittels Time-Division-Multiplexing (TDM) multiplext. Wenn nur Steuer-Information übersendet wird, wird ein bestimmtes Frequenz-Band für die Steuer-Information belegt.
1 zeigt eine Darstellung, die einen Sende-Mechanismus darstellt, wenn nur Steuer-Information auf dem UL in einem konventionellen LTE-System gesendet wird. Die horizontale Achse repräsentiert Zeit und die vertikale Achse Frequenz. Ein Subframe 102 wird bezüglich der Zeit bestimmt und eine Sendebandbreite (TX) 120 wird bezüglich der Frequenz bestimmt.
Bezugnehmend auf 1, ist eine Grundeinheit für die UL-Zeit-Transmission, der Subframe 102, 1 ms lang und schließt zwei Slots 104 und 106 ein, die jeweils 0,5 ms lang sind. Jeder Slot 104 oder 106 ist aus einer Vielzahl von Long Blocks (LBs) 108 (oder langen SC-FDMA-Symbolen) und Short Blocks (SBs) 110 (oder kurzen SC-FDMA-Symbolen) zusammengesetzt. In dem in 1 dargestellten Fall ist ein Slot so konfiguriert, dass er sechs LBs 108 und zwei SBs 110 aufweist.
Eine kleinste Frequenz-Sende-Einheit ist ein Frequenzton eines LB und eine Ressourcen-Zuweisungs-Basiseinheit ist eine Ressourceneinheit (RU). RUs 112 und 114 haben jeweils eine Vielzahl von Frequenztönen. Hier bilden beispielsweise 12 Frequenztöne eine RU. Frequenz-Diversity kann ebenfalls durch Bilden einer RU mit gestreuten Frequenztönen anstelle von aufeinanderfolgenden Frequenztönen erreicht werden.
Da die LBs 108 und die SBs 110 dieselbe Samplingrate aufweisen, haben die SBs 110 eine Frequenztongröße, die doppelt so groß wie die der LBs 108 ist. Die Anzahl der Frequenztöne, die einem RU in den SBs 110 zugewiesen sind, ist halb so groß wie die Anzahl der Frequenztöne, die einem RU in den LBs 108 zugewiesen sind. In dem in 1 dargestellten Fall tragen die LBs 108 Steuer-Information, während die SBs 110 ein Pilotsignal (oder Referenzsignal (RS)) tragen. Das Pilotsignal ist eine vorbestimmte Sequenz, durch die ein Empfänger eine Kanal-Abschätzung für die kohärente Demodulation durchführen kann.
Wenn nur Steuer-Information auf dem UL gesendet wird, wird sie in einem vorbestimmten Frequenzband im LTE-System übertragen. In 1 ist dieses Frequenzband wenigstens eines der RUs 112 und 114 auf beiden Seiten der TX-Bandbreite 120.
Im Allgemeinen wird das Frequenzband, das die Steuer-Information trägt, in Einheiten von RUs definiert. Wenn eine Vielzahl von RUs benötigt wird, werden aufeinanderfolgende RUs benutzt, um eine Single-Carrier-Eigenschaft zu erfüllen. Um die Frequenz-Diversity für einen Subframe zu erhöhen, kann Frequenz-Hopping, hier auf einer Slot-Basis, auftreten.
In 1 wird erste Steuer-Information (Control #1) in der RU 112 in einem ersten Slot 104 und in der RU 114 in einem zweiten Slot 106 durch Frequenz-Hopping gesendet. Währenddessen wird zweite Steuer-Information (Control #2) in der RU 114 im ersten Slot 104 und in der RU 112 im zweiten Slot 106 durch Frequenz-Hopping gesendet.
Die Steuer-Information ist zum Beispiel Rückmeldeinformation, die erfolgreichen oder fehlgeschlagenen Empfang von DownLink (DL) Daten, ACKnowledgement/Negative ACKnowledgement (ACK/NACK), die durchschnittlich 1 Bit ist, anzeigt. Sie wird in einer Vielzahl von LBs wiederholt, um die Empfangsperformanz zu erhöhen und die Netzabdeckung auszudehnen. Wenn 1-Bit-Steuer-Information von verschiedenen Nutzern gesendet wird, kann das Code-Division-Multiplexing (CDM) zum Multiplexen der 1-Bit-Steuer-Information in Betracht gezogen werden. CDM zeichnet sich, verglichen mit dem Frequency-Division-Multiplexing (FDM), durch Robustheit gegenüber Interferenzen aus.
Eine Zadoff-Chu-Sequenz (ZC) wurde als eine Code-Sequenz für das CDM-Multiplexen von Steuer-Information diskutiert. Durch seine konstante Umhüllung in Zeit und Frequenz bietet die ZC-Sequenz gute Peak-to-Average-Power-Ratio-Eigenschaften (Spitze-zu-Durchschnitt Leistungsverhältniseigenschaft) (PAPR) und exzellente Kanal-Abschätzungs-Leistung in der Frequenz. PAPR ist die signifikanteste Kenngröße bezüglich UL-Transmission. Eine höhere PAPR führt zu geringerer Netzabdeckung, wodurch eine erforderliche Signalstärke für ein Nutzergerät (User Equipment) (UE) steigt. Daher sollten zunächst Anstrengungen hinsichtlich einer PAPR-Reduktion in UL-Transmission ausgeweitet werden.
Eine ZC-Sequenz mit guten PAPR-Eigenschaften hat einen zirkularen Auto-Korrelationswert von 0 mit Hinblick auf eine von null verschiedene Verschiebung. Gleichung (1) unten beschreibt die ZC-Sequenz mathematisch.
wobei N die Länge der ZC-Sequenz angibt, p den Index der ZC-Sequenz angibt, und n den Index eines Samples der ZC-Sequenz (n = 0, ..., N – 1) angibt. Da p und N teilerfremd sein sollten, variiert die Anzahl der Sequenzindizes p mit der Sequenzlänge N. Damit werden für N = 6, p = 1,5 zwei ZC-Sequenzen erzeugt. Wenn N eine Primzahl ist, werden N – 1 Sequenzen erzeugt.
Zwei mittels Gleichung (1) erzeugte ZC-Sequenzen mit verschiedenen p-Werten haben eine komplexe Kreuzkorrelation, deren Betrag
ist und deren Phase mit p variiert.
Steuer-Information von einem Nutzer ist gegenüber Steuer-Informationen von anderen Nutzern durch eine ZC-Sequenz verschieden und wird in beispielhafter Weise weiter unten detaillierter beschrieben.
Innerhalb derselben Zelle wird 1-Bit-Steuer-Information von verschiedenen UEs durch zyklische Verschiebungswerte in der Zeit-Domäne einer ZC-Sequenz identifiziert. Die zyklischen Verschiebungswerte sind UE-spezifisch, um die Bedingung zu erfüllen, dass sie größer als die maximale Sendeverzögerung eines Funksendewegs sein müssen, wodurch gegenseitige Orthogonalität zwischen den UEs sichergestellt wird. Deshalb hängt die Anzahl der UEs, die für den Vielfach-Zugriff aufgenommen werden können, von der Länge der ZC-Sequenz und den zyklischen Verschiebungswerten ab. Wenn zum Beispiel die ZC-Sequenz 12 Samples lang ist und ein minimaler zyklischer Verschiebungswert, der Orthogonalität zwischen den ZC-Sequenzen gewährleistet, 2 Samples beträgt, ist Vielfachzugriff für sechs UEs (= 12/2) verfügbar.
2 zeigt einen Sendevorgang, in dem Steuer-Information von UEs CDM-multiplext wird.
Bezugnehmend auf 2 nutzen erstes und zweites UE 204 und 206 (UE #1 und UE #2) die gleiche ZC-Sequenz ZC #1 in LBs in einer Zelle 202 (Zelle A) und verschieben ZC #1 zyklisch um 0 208 beziehungsweise Δ 210 zur Nutzer-Identifikation. In dem dargestellten Fall in 2 erzeugen UE #1 und UE #2 jeweils ein Steuer-Kanal-Signal, um die Netzabdeckung auszudehnen, indem sie das Modulationssymbol der beabsichtigten 1-Bit-UL-Steuer-Information sechsmal wiederholen, das bedeutet in sechs LBs, und die wiederholten Symbole werden mit der zyklisch verschobenen ZC-Sequenz, ZC #1, in jedem LB multipliziert. Diese Steuer-Kanal-Signale werden orthogonal gehalten ohne Interferenz zwischen UE #1 und UE #2 mit Hinblick auf die zyklische Auto-Korrelationseigenschaft der ZC-Sequenz. Δ 210 wird größer als die maximale Sendeverzögerung des Funksendeweges gesetzt. Zwei SBs in jedem Slot tragen Pilots für kohärente Demodulation der Steuer-Information. Aus anschaulichen Gründen wird nur ein Slot für die Steuer-Information in 2 gezeigt.
In einer Zelle 220 (Zelle B) nutzen drittes und viertes UE 222 und 224 (UE #3 und UE #4) dieselbe ZC-Sequenz ZC #2 in den LBs und verschieben zyklisch ZC #2 um 0 226 beziehungsweise Δ 228 zur Nutzer-Identifikation. Mit Hinblick auf die zyklische Auto-Korrelationseigenschaft der ZC-Sequenz werden Steuer-Kanal-Signale von UE #3 und UE #4 ohne Interferenz zwischen ihnen orthogonal gehalten.
Dennoch verursacht dieses Steuerinformationssendeschema Interferenz zwischen verschiedenen Zellen, da Steuer-Kanal-Signale von UEs in den Zellen verschiedene ZC-Sequenzen nutzen. In 2 nutzen UE #1 und UE #2 von Zelle A ZC-Sequenzen, die von denen von UE #3 und UE #4 von Zelle B verschieden sind. Die Kreuzkorrelationseigenschaft der ZC-Sequenzen verursacht Interferenz zwischen den UE proportional zu der Kreuzkorrelation zwischen den ZC-Sequenzen. Entsprechend gibt es einen Bedarf an einer Reduktion von Inter-Zell-Interferenz, die durch das Senden von Steuer-Information, wie oben beschrieben, verursacht wird.
Übersicht über die Erfindung
Die vorliegende Erfindung wurde erdacht, um wenigstens die oben genannten Probleme und/oder Nachteile anzugehen und wenigstens die unten beschriebenen Vorteile bereitzustellen. Entsprechend stellt ein Aspekt der vorliegenden Erfindung eine Vorrichtung zur Reduzierung von Inter-Zell-Interferenz bereit, wenn Steuer-Informationen von Verschiedenen Nutzern in einer Multi-Zell-Umgebung multiplext wird.
Ein anderer Aspekt der vorliegenden Erfindung stellt eine Vorrichtung zur weiteren Randomisierung von Inter-Zell-Interferenz bereit, indem eine zell-spezifische oder UE-spezifische Zufallssequenz auf Steuer-Information in einem Subframe angewendet wird.
Ein weiterer Aspekt der vorliegenden Erfindung stellt eine Vorrichtung bereit, um ein UE über eine Zufallssequenz, die auf Steuer-Information in einem Subframe angewendet wird, mittels Layer 1/Layer 2(L1/L2)-Signalisierung zu benachrichtigen.
Ein zusätzlicher Aspekt der vorliegenden Erfindung stellt eine Vorrichtung bereit, um Steuer-Information in einem Subframe ohne Inter-Zell-Interferenz effektiv zu empfangen.
Gemäß einer Ausgestaltung der vorliegenden Erfindung wird eine Technik zum Senden von Steuer-Information in einem SC-FDMA-System bereitgestellt. Verschiedene orthogonale Codes werden für verschiedene Slots, von denen jeder eine Vielzahl von SC-FDMA-Symbolen in einem Subframe umfasst, erzeugt. Ein Steuer-Kanal-Signal wird durch Multiplizieren von Steuer-Symbolen, die Steuer-Information tragen, mit einer Sequenz, die für CDM der Steuer-Information belegt ist, erzeugt. Das Steuer-Kanal-Signal wird mit Chips der orthogonalen Codes auf einer SC-FDMA-Symbol-Basis multipliziert und in den SC-FDMA-Symbolen gesendet.
Gemäß einer weiteren Ausführungsform wird eine Technik zum Empfangen von Steuer-Information in einem SC-FDMA-System bereitgestellt. Verschiedene orthogonale Codes werden für verschiedene Slots, von denen jeder eine Vielzahl von SC-FDMA-Symbolen in einem Subframe umfasst, erzeugt. Ein empfangenes Steuer-Kanal-Signal wird mit einer konjugierten Sequenz einer Sequenz, die für CDM der Steuer-Information zugewiesen ist, multipliziert. Die Steuer-Information wird erhalten, indem das multiplizierte Steuer-Kanal-Signal mit Chips der orthogonalen Codes auf einer SC-FDMA-Symbol-Basis multipliziert wird.
Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird eine Vorrichtung zum Senden von Steuer-Information in einem SC-FDMA System bereitgestellt. Ein Steuer-Kanal-Signal-Generator erzeugt ein Steuer-Kanal-Signal durch Multiplizieren von Steuer-Symbolen, die Steuer-Information umfassen, mit einer Sequenz die für CDM der Steuer-Information belegt ist. Ein Sender erzeugt verschiedene orthogonale Codes für verschiedene Slots, die jeweils eine Vielzahl von SC-FDMA-Symbolen in einem Subframe umfassen, multipliziert das Steuer-Kanal-Signal mit Chips der orthogonalen Codes auf einer SC-FDMA Symbol-Basis, und sendet das multiplizierte Steuer-Kanal-Signal in den SC-FDMA-Symbolen.
Gemäß einer zusätzlichen Ausführungsform der vorliegenden Erfindung wird eine Vorrichtung zum Empfangen von Steuer-Information in einem SC-FDMA-System bereitgestellt. Ein Empfänger empfängt ein Steuer-Kanal-Signal, das Steuer-Information umfasst. Ein Steuer-Kanal-Signal-Empfänger multipliziert das Steuer-Kanal-Signal mit einer konjugierten Sequenz einer für CDM der Steuer-Information belegten Sequenz und erlangt die Steuer-Information, indem das multiplizierte Steuer-Kanal-Signal mit Chips von verschiedenen orthogonalen Codes, die für verschiedene Slots, von denen jeder eine Vielzahl von SC-FDMA-Symbolen in einem Subframe umfasst, auf einer SC-FDMA-Symbol-Basis multipliziert wird.
Kurzbeschreibung der Figuren
Die obigen und andere Ausführungsformen, Merkmale und Vorteile von bestimmten beispielhaften Ausgestaltungen der vorliegenden Erfindung werden durch die folgende detaillierte Beschreibung deutlicher werden, wenn sie in Zusammenhang mit den begleitenden Figuren betrachtet wird, wobei:
1 ist eine Darstellung, die einen Sendemechanismus für Steuer-Information in einem konventionellen LTE-System darstellt;
2 stellt einen Sendemechanismus dar, in welchem Steuer-Information von UEs CDM-multiplext wird;
3 ist ein Flussdiagramm, das einen Vorgang zum Senden von Steuer-Information in einem UE entsprechend einer Ausführungsform der vorliegenden Erfindung darstellt;
4 ist ein Flussdiagramm, das einen Vorgang zum Empfangen von Steuer-Information in einem Knotenpunkt B entsprechend einer Ausführungsform der vorliegenden Erfindung darstellt;
5 ist eine Darstellung, die einen Sendevorgang für Steuer-Information entsprechend einer Ausführungsform der vorliegenden Erfindung darstellt;
6A und 6B sind Blockdiagramme, die einen Sender in dem UE entsprechend einer Ausführungsform der vorliegenden Erfindung darstellen;
7A und 7B sind Blockdiagramme, die einen Empfänger in einem Knotenpunkt B entsprechend einer Ausführungsform der vorliegenden Erfindung darstellen;
8 ist eine Darstellung, die einen Sendevorgang für Steuer-Information entsprechend einer Ausführungsform der vorliegenden Erfindung darstellt;
9 ist eine Darstellung, die einen anderen Sendevorgang für Steuer-Information entsprechend einer Ausführungsform der vorliegenden Erfindung darstellt;
10A und 10B sind Blockdiagramme, die einen Sender in der MS entsprechend einer Ausführungsform der vorliegenden Erfindung darstellen;
11A und 11B sind Blockdiagramme, die einen Empfänger im Knotenpunkt B entsprechend einer Ausführungsform der vorliegenden Erfindung darstellen;
12A und 12B sind Darstellungen, die einen Sendevorgang für Steuer-Information entsprechend einer Ausführungsform der vorliegenden Erfindung darstellen; und
13 ist eine Darstellung, die einen anderen Sendevorgang für Steuer-Information entsprechend einer Ausführungsform der vorliegenden Erfindung darstellt;
Ausführliche Beschreibung der bevorzugten Ausführungsformen
Bevorzugte Ausführungsformen der vorliegenden Erfindung werden im Detail mit Bezug auf die beiliegenden Figuren beschrieben. Es sollte angemerkt werden, dass gleiche Komponenten mit gleichen Bezugszeichen versehen sind, auch wenn sie in verschiedenen Figuren gezeigt sind. Detaillierte Beschreibungen von Bauarten oder Prozessen, die bereits bekannt sind, werden hier weggelassen, um Überdeckung der vorliegenden Erfindung zu vermeiden.
Ausführungsformen der vorliegenden Erfindung bieten Sende- und Empfangsabläufe eines UE und eines Knotenpunktes B im Fall, dass die UL-Steuer-Information von einer Vielzahl von UEs über einen bestimmten Frequenzbereich eines Frequenzbandes eines Systems multiplext werden.
Ausführungsformen der vorliegenden Erfindung werden im Kontext der CDM-Transmission von Steuer-Information von einer Vielzahl von UEs in einem SC-FDMA-Zellen-Kommunikationssystem beschrieben. Ausführungsformen der vorliegenden Erfindung sind auch auf Multiplexen anwendbar, in dem keine bestimmten Zeit-Frequenz-Ressourcen geteilt werden, wie beispielsweise FDM- oder TDM-Transmission der Steuer-Information. CDM kann eines von vielen CDMA-Schemata einschließlich Zeit-Domän-CDMA und Frequenz-Domän-CDM sein.
Für CDM wird eine ZC-Sequenz genutzt, obwohl auch jede andere Code-Sequenz mit ähnlichen Eigenschaften zur Anwendung zur Verfügung steht. Die Steuer-Information ist 1-Bit-Steuer-Information, wie ACK/NACK beispielsweise. Dennoch ist eine Inter-Zell-Interferenzreduktionsmethode der vorliegenden Erfindung auch auf Steuer-Information mit einer Vielzahl von Bits, wie Channel-Quality-Indicator (CQI), anwendbar. In diesem Fall wird jedes Bit der Steuer-Information in einem SC-FDMA-Symbol gesendet. Die Inter-Zell-Interferenzreduktionsmethode ist auch auf CDM-Transmission verschiedener Typen von Steuer-Information anwendbar, beispielsweise 1-Bit-Steuer-Information und Steuer-Information mit einer Vielzahl von Bits.
Inter-Zell-Interferenz tritt auf, wenn UEs in benachbarten Zellen ihre Steuer-Information mittels verschiedener ZC-Sequenzen mit Länge N in M SC-FDMA-Symbolen senden, das heißt, dass M LBs UL-Zeitsendeeinheiten sind.
Wenn die Phasen der Korrelationen zwischen Sequenzen in LBs von UEs innerhalb benachbarter Zellen randomisiert werden während die zyklischen Auto-Korrelationseigenschaften und Kreuzkorrelationseigenschaften der ZC-Sequenz beibehalten werden, wird die Phase der Interferenz benachbarter Zellen über die LBs während der Akkumulation der LBs, die Steuer-Information für einen Subframe bei einem Empfänger enthalten, randomisiert, wodurch die durchschnittliche Interferenzstärke verringert wird.
In Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung erzeugt jedes UE seine ZC-Sequenz auf einer LB-Basis in einem Subframe und wendet eine zufällige Sequenz, die eine zufällige Phase oder einen zufälligen zyklischen Verschiebungswert aufweist, auf die ZC-Sequenz in jedem LB an, wodurch die ZC-Sequenz randomisiert wird. Danach sendet das UE Steuer-Information mittels der randomisierten ZC-Sequenz. Die zufällige Sequenz ist zell-spezifisch. Die Interferenz-Randomisierung wird weiterhin verstärkt, indem eine andere zufällige Sequenz von Phasenwerten oder zyklischen Verschiebungswerten für jedes UE genutzt wird.
Die Ausführungsformen der vorliegenden Erfindung schlagen drei Vorgehensweisen vor. In der folgenden Beschreibung wird eine ZC-Sequenz der Länge N mit g_p(n) bezeichnet. Die ZC-Sequenz g_p(n) ist über M LBs randomisiert und Steuer-Information wird mit der randomisierten ZC-Sequenz g'_p,m,k(n) multipliziert, wobei k den Index eines Kanals, der die Steuer-Information trägt, bezeichnet.
Gleichung (2) beschreibt die randomisierte ZC-Sequenz entsprechend Vorgehensweise 1. g'_p,m,k(n) = g_p((n + d_k)modN)S_M,m, (2) (m = 1, 2, ... M, n = 0, 1, 2, ..., N – 1)
wobei d_k einen zyklischen Verschiebungswert derselben ZC-Sequenz, mit der der Kanal k, der die Steuer-Information trägt, identifiziert ist, angibt. Der zyklische Verschiebungswert ist vorzugsweise ein zyklischer Verschiebungswert der Zeit-Domäne, obwohl es auch ein zyklischer Verschiebungswert der Frequenz-Domäne sein kann. In Gleichung (2) repräsentiert mod den Modulo-Operator. Beispielsweise ist A mod B der Rest der Division von A durch B.
S_M,m bezeichnet einen orthogonalen Code der Länge M, der +1 s oder –1 s ist. Dieser orthogonale Code kann ein Walsh-Code sein. m bezeichnet den Index eines LB, auf den die Steuer-Information abgebildet wird. Wenn die Steuer-Information viermal in den Slots eines Subframes wiederholt wird, werden die Chips einer Walsh-Sequenz der Länge 4 eins zu eins mit den LBs jedes Slots multipliziert und eine Kombination der Walsh-Sequenzen für zwei Slots in dem Subframe ist verschieden für jede der Zellen, wodurch Inter-Zell-Interferenz randomisiert wird. Für zusätzliche Randomisierung kann eine unterschiedliche Kombination von Walsh-Sequenzen für jedes UE genutzt werden.
Gleichung (3) beschreibt die randomisierte ZC-Sequenz entsprechend Vorgehensweise 2.
wobei ϕ_m einen zufälligen Phasenwert, der die Phase der ZC-Sequenz in jedem g_p(n) in jedem LB verändert, bezeichnet. Inter-Zell-Interferenz wird durch den Gebrauch verschiedener Sätze von zufälligen Phasenwerten, also verschiedenen zufälligen Phasensequenzen {ϕ_m} für benachbarte Zellen in den LBs eines Subframes, randomisiert.
Gleichung (4) beschreibt die randomisierte ZC-Sequenz entsprechend Vorgehensweise 3. g'_p,m,k(n) = g_p((n + d_k + Δ_m)modN), (4) (m = 1, 2, ... M, n = 0, 1, 2, ..., N – 1)
wobei Δ_m einen zufälligen zyklischen Verschiebungswert beschreibt, der den zyklischen Verschiebungswert der Zeit-Domäne d_k der ZC-Sequenz g_p(n) in jedem LB ändert. Inter-Zell-Interferenz wird durch den Gebrauch verschiedener Sätze von zufälligen zyklischen Verschiebungswerten der Zeit-Domäne randomisiert, also durch verschiedene zufällige zyklische Verschiebungssequenzen der Zeit-Domäne {Δ_m} für benachbarte Zellen in LBs eines Subframes. Während die zufälligen zyklischen Verschiebungswerte hier in der Zeit-Domäne verwendet werden, können sie auch angepasst werden, um in der Frequenz-Domäne angewendet zu werden.
3 ist ein Flussdiagramm, das einen Vorgang zum Senden von Steuer-Information unter Verwendung einer randomisierten ZC-Sequenz entsprechend einer Ausführungsform der vorliegenden Erfindung darstellt.
Bezugnehmend auf 3 empfängt ein UE Sequenz-Information und zufällige Sequenz-Information vom Knotenpunkt B durch das Signalisieren in Schritt 302. Die Sequenz-Information betriff eine ZC-Sequenz, die für das Senden von Steuer-Information gebraucht wird, einschließlich des Index der ZC-Sequenz und eines zyklischen Verschiebungswertes. Die zufällige Sequenz-Information wird genutzt, um die ZC-Sequenz zu randomisieren, einschließlich einer zufälligen Phasensequenz die ein Satz von zufälligen Phasenwerten oder eine zufällige zyklische Verschiebungssequenz der Zeit-Domäne ist, um auf die LBs eines Subframes angewandt zu werden. Das Signalisieren entspricht Signalisieren höherer Schicht (Layer) (beispielsweise L2) oder Signalisieren einer physikalischen Schicht (Layer) (L1). Um die Inter-Zell-Interferenz zu randomisieren, ist die zufällige Phasensequenz oder die zufällige zyklische Verschiebungssequenz der Zeit-Domäne für jede Zelle verschieden. Um die Interferenz weiter zu randomisieren, kann die zufällige Phasensequenz oder die zufällige zyklische Verschiebungssequenz der Zeit-Domäne auch für jedes UE als verschieden gesetzt werden.
In Schritt 304 erzeugt das UE Steuer-Information und erzeugt mit der Steuer-Information komplexwertige Modulationssymbole (die im Folgenden als Steuer-Symbole bezeichnet werden). Die Zahl der Steuer-Symbole ist gleich der Zahl der zum Senden der Steuer-Information bereitgestellten LBs. Ist die Steuer-Information beispielsweise 1 Bit, erzeugt das UE mittels Wiederholung so viele Steuer-Symbole, wie es bereitgestellte LBs gibt.
In Schritt 306 erzeugt das UE mittels des Index und des zyklischen Verschiebungswertes, der in der Sequenz-Information enthalten ist, die ZC-Sequenz. Das UE erzeugt dann zufällige Werte entsprechend der zufälligen Phasensequenz oder der zufälligen zyklischen Verschiebungssequenz der Zeit-Domäne, die in der zufälligen Sequenz-Information in Schritt 308 enthalten ist. Die zufälligen Werte sind eine Walsh-Sequenz, zufällige Phasenwerte, oder zufällige zyklische Verschiebungswerte der Zeit-Domäne. Diese zufälligen Werte sind für jede Zelle und/oder jedes UE verschieden. Das UE erzeugt eine randomisierte ZC-Sequenz durch Anwenden der zufälligen Werte auf die ZC-Sequenz auf einer LB Basis in Schritt 310. In Schritt 312 multipliziert das UE die randomisierte ZC-Sequenz mit den Steuer-Symbolen, bildet das Produkt auf die LBs ab und sendet die abgebildeten LBs.
4 ist ein Flussdiagramm, das einen Vorgang zum Empfangen von Steuer-Information in Knotenpunkt B entsprechend einer Ausführungsform der vorliegenden Erfindung darstellt.
Bezugnehmend auf 4 erlangt der Knotenpunkt B ein Korrelationssignal durch Korrelation eines Signals, das er von einem beabsichtigten UE in einer Vielzahl von LBs empfangen hat, mit einer ZC-Sequenz die auf das Signal in Schritt 402 angewendet wird. In Schritt 404 führt der Knotenpunkt B eine Kanal-Abschätzung an einem von dem UE empfangenen Pilot-Signal durch und führt eine Kanal-Kompensation für das Korrelationssignal mittels der Kanal-Abschätzung durch. Der Knotenpunkt B erlangt Steuer-Information, indem er die zufälligen Werte, die zu dem UE gehören, auf das kanalkompensierte Korrelationssignal auf einer LB-Basis anwendet und so zufällige Werte von dem kanalkompensierten Korrelationssignal in Schritt 406 entfernt. Die zufälligen Werte, die zu dem UE gehören, sind aus zufälliger Sequenz-Information, die der Knotenpunkt B zum UE gesendet hat, bekannt.
In dem oben beschriebenen Senden und Empfangen von Steuer-Information ist ein LB (also ein SC-FDMA-Symbol) eine Basiseinheit, auf die die Steuer-Information zum Senden abgebildet wird. Die ZC-Sequenz wird in Einheiten der LBs wiederholt und die Elemente der zufälligen Phasensequenz oder der zufälligen zyklischen Verschiebungssequenz der Zeit-Domäne verändern sich von LB zu LB.
Im Fall, dass eine Vielzahl von Zellen für denselben Knotenpunkt B existiert, multiplexen UEs innerhalb jeder Zelle ihre Steuer-Kanäle, indem sie dieselbe ZC-Sequenz und verschiedene zyklische Verschiebungswerte der Zeit-Domäne benutzen. Wenn verschiedene zufällige Phasensequenzen oder zufällige zyklische Verschiebungssequenzen der Zeit-Domäne auf einer LB-Basis in den Zellen des Knotenpunktes B verwendet werden, kann die Orthogonalität zwischen UEs verlorengehen. In einer solchen Umgebung ist daher eine zufällige Phasensequenz oder eine zufällige zyklische Verschiebungssequenz der Zeit-Domäne für den Knotenpunkt B spezifisch und die Zellen des Knotenpunktes B nutzen die gleiche zufällige Sequenz.
Eine erste Ausführungsform der vorliegenden Erfindung implementiert Vorgehensweise 1, das in Gleichung 2 beschrieben wird.
5 stellt einen Sendevorgang für Steuer-Information entsprechend der ersten Ausführungsform der vorliegenden Erfindung dar.
Bezugnehmend auf 5 tritt dieselbe 1-Bit-Steuer-Information 8-Mal in einem Subframe auf und ist Ziel von Frequenz-Hopping auf einer Slot-Basis, um die Frequenz-Diversity zu erhalten. Wenn zwei SBs und der erste und letzte LB Pilots für die Kanal-Abschätzung in jedem Slot tragen, können die übrigen LBs des Slots für das Senden von Steuer-Information genutzt werden. Während ein RU hier für das Senden der Steuer-Information genutzt wird, kann auch eine Vielzahl von RUs genutzt werden, um eine Vielzahl von Nutzern zu unterstützen.
In einem ersten Slot erscheinen Modulationssymbole, die 1-Bit-Steuer-Information tragen, viermal, um in vier LBs gesendet zu werden und werden mit einem orthogonalen Code der Länge 4 auf LB-Basis multipliziert, S1 502 (= S1_4,1, S1_4,2, S1_4,3, S1_4,4). S1_4,x repräsentiert Chip x des orthogonalen Codes S1. Die Pilot-Sequenz wird ebenfalls mit einem orthogonalen Code der Länge 4 auf einer LB- oder SB-Basis multipliziert, S1' 504 (= S1'_4,1, S1'_4,2, S1'_4,3, S1'_4,4). Die Verwendung orthogonaler Codes kann die Anzahl von Vielfachzugriffen von Nutzern erhöhen. Beispielsweise sind bei einer Länge 4 vier orthogonale Codes verfügbar. Die Verwendung der vier orthogonalen Codes ermöglicht es, viermal mehr Nutzer in einer Zeit-Frequenz-Ressource unterzubringen, verglichen mit einem Fall in dem keine orthogonalen Codes verwendet werden.
In einem zweiten Slot erscheint die 1-Bit-Steuer-Information viermal und wird mit einem orthogonalen Code der Länge 4 auf einer LB-Basis multipliziert, S2 506 (= S2_4,1, S2_4,2, S2_4,3, S2_4,4). Die Pilot-Sequenz wird ebenfalls mit einem orthogonalen Code der Länge 4 auf einer LB- oder SB-Basis multipliziert, S2' 508 (= S2'_4,1, S2'_4,2‚ S2'_4,3, S2'_4,4).
Der Knotenpunkt B teilt die orthogonalen Codes S1 502, S1' 504, S2 506 und S2' 508 dem UE mit. Aufgrund der Natur der orthogonalen Codes sollte deren Länge ein Vielfaches von 4 sein. In 5 werden orthogonale Codes der Länge 4 auf jeden Slot angewandt. Wenn Frequenz-Hopping auf einer Slot-Basis im Sende-Mechanismus aus 5 nicht vorkommt, kann davon ausgegangen werden, dass die Steuer-Information eine vernachlässigbar kleine Kanaländerung in der Frequenz während der Ein-Subframe-Transmission erfährt. Daher wird Orthogonalität weiterhin beibehalten, selbst wenn die Länge der orthogonalen Codes auf einen Subframe ausgeweitet wird. In diesem Fall können orthogonale Codes der Länge 8 genutzt werden, um die Steuer-Information in einem Subframe zu senden.
Eine unterschiedliche Kombination von orthogonalen Codes wird auf die Slots eines Subframes für jede Zelle angewandt, um die Inter-Zell-Interferenz zu randomisieren. Beispielsweise nutzt Zelle A zum Senden der Steuer-Information in den Slots orthogonale Codes {S1, S2} sequentiell und Zelle B nutzt orthogonale Codes {S3, S4} sequentiell. Die orthogonale Code-Kombination {S3, S4} schließt zumindest einen orthogonalen Code, der verschieden von der orthogonalen Code-Kombination {S1, S2} ist, ein.
6A und 6B sind Blockdiagramme, die einen Sender in dem UE entsprechend einer beispielshaften Ausführungsform der vorliegenden Erfindung zeigen.
Bezugnehmen auf 6A schließt der Sender einen Controller 610, einen Pilot-Generator 612, einen Steuer-Kanal-Signal-Generator 614, einen Daten-Generator 616, einen Multiplexer (MUX) 617, einen Serial-to-Parallel (S/P) Konverter 618, einen Fast Fourier Transform (FFT) Prozessor 619, einen Abbilder 620, eine umgekehrte Fast Fourier Transform (IFFT) 622, einen Parallel-to-Serial (P/S) Konverter 624, einen Generator für orthogonale Codes 626, einen Multiplier 628, einen zyklischen Prefix-Addierer (CP) 630 und eine Antenne 632 ein. Komponenten und ein Vorgang, die mit der UL-Daten-Transmission zusammenhängen, werden hier nicht beschrieben.
Der Controller 610 ermöglicht Gesamtkontrolle über den Betrieb des Senders und stellt Steuersignale zur Verfügung, die für den MUX 617, den FFT-Prozessor 619, den Abbilder 620, den Pilot-Generator 612, den Steuer-Kanal-Signal-Generator 614, den Daten-Generator und den Generator für orthogonale Codes 626 benötigt werden. Das Steuersignal, das dem Pilot-Generator 612 bereitgestellt wird, gibt einen Sequenz-Index und einen zyklischen Verschiebungswert der Zeit-Domäne an, mit denen eine Pilot-Sequenz generiert wird. Steuersignale, die mit der UL-Steuer-Information und der Daten-Transmission assoziiert sind, werden dem Steuer-Kanal-Signal-Generator 614 und dem Daten-Generator 616 zur Verfügung gestellt.
Der MUX 617 multiplext für das Senden in einem LB oder einem SB ein Pilot-Signal, ein Daten-Signal und ein Steuer-Kanal-Signal, die er vom Pilot-Generator 612, dem Daten-Generator 616 und dem Steuer-Kanal-Signal-Generator 614 empfangen hat, entsprechend von Zeit-Information, die durch ein Steuersignal, das er vom Controller 610 empfangen hat, angegeben wird. Der Abbilder 620 bildet das multiplexte Signal auf eine Frequenz-Ressource entsprechend der LB/SB Zeit-Information und der Frequenz-Zuweisungs-Information, die er vom Controller 610 empfangen hat, ab.
Wenn nur Steuer-Information ohne Daten gesendet wird, generiert der Generator für die orthogonalen Codes 626 orthogonale Codes für LBs/SBs entsprechend der Information über zell-spezifische oder UE-spezifische orthogonale Codes, die für Slots genutzt werden, die er vom Controller 610 empfangen hat, und wendet die Chips der orthogonalen Codes auf die Steuer-Symbole des Steuer-Kanal-Signals, die auf LBs entsprechend der Zeit-Information, die er vom Controller 610 empfangen hat, abgebildet wurden, an. Die Information über die orthogonalen Codes wird dem Controller 610 durch den Knotenpunkt B signalisiert.
Der S/P-Konverter 618 konvertiert das multiplexte Signal der MUX 617 zu parallelen Signalen und stellt diese dem FFT-Prozessor 619 zur Verfügung. Die Eingangs-/Ausgangsgröße des FFT-Prozessors 619 variiert mit einem Steuersignal, das er vom Controller 610 empfangen hat. Der Abbilder 620 bildet FFT-Signale des FFT-Prozessors 619 auf Frequenz-Ressourcen ab. Der IFFT-Prozessor 622 konvertiert die abgebildeten Frequenz-Signale in Zeit-Signale und der P/S-Konverter 624 serialisiert die Zeit-Signale. Der Multiplier 628 multipliziert das serielle Zeit-Signal mit den orthogonalen Codes, die vom Generator für die orthogonalen Codes 626 generiert wurden. Das heißt, der Generator für die orthogonalen Codes 626 generiert orthogonale Codes, die auf die Slots eines Subframes angewendet werden, die die Steuer-Information entsprechend der Zeit-Information, die er vom Controller 610 empfangen hat, tragen werden.
Der CP-Addierer 630 addiert einen CP zu dem Signal, das er vom Multiplier 628 empfangen hat, um Inter-Symbol-Interferenz zu vermeiden und sendet das mit einem CP addierte Signal durch die Sende-Antenne 632.
6B ist ein detailliertes Blockdiagramm, das den Steuer-Kanal-Signal-Generator 614 entsprechend einer Ausführungsform der vorliegenden Erfindung darstellt.
Bezugnehmend auf 6B erzeugt ein Sequenz-Generator 642 des Steuer-Kanal-Signal-Generators 614 eine Code-Sequenz, beispielsweise eine ZC-Sequenz, auf einer LB-Basis. Um dies zu leisten, empfängt der Sequenz-Generator 642 Sequenz-Information, wie eine Sequenz-Länge und einen Sequenz-Index, vom Controller 610. Die Sequenz-Information ist dem UE und dem Knotenpunkt B bekannt.
Ein Steuer-Informations-Generator 640 generiert ein Modulationssymbol, das 1-Bit-Steuer-Information trägt und ein Repeater 643 wiederholt das Steuer-Symbol, um so viele Steuer-Symbole zu erzeugen, wie es LBs, die der Steuer-Information zugewiesen sind, gibt. Ein Multiplier 646 CDM-multiplext die Steuer-Symbole, indem er die Steuer-Symbole mit der ZC-Sequenz auf einer LB-Basis multipliziert, wodurch ein Steuer-Kanal-Signal erzeugt wird.
Der Multiplier 646 fungiert zum Generieren des Nutzer-multiplexten Steuer-Kanal-Signals, indem er die Symbole, die vom Repeater 643 ausgegeben wurden, mit der ZC-Sequenz multipliziert. Eine modifizierte Ausführungsform der vorliegenden Erfindung kann vorgesehen werden, indem der Multiplier 646 mit einem äquivalenten Gerät ersetzt wird.
7A und 7B sind Blockdiagramme, die einen Empfänger im Knotenpunkt B entsprechend einer Ausführungsform der Erfindung darstellen.
Bezugnehmend auf 7A umfasst der Empfänger eine Antenne 710, einen CP-Remover 712, einen S/P-Konverter 714, einen FFT-Prozessor 716, einen Demapper (Rückabbilder) 718, einen IFFT-Prozessor 720, einen P/S-Konverter 722, einen Demultiplexer (DEMUX) 724, einen Controller 726, einen Steuer-Kanal-Signal-Empfänger 728, einen Kanal-Schätzer 730 und einen Daten-Demodulierer und Decoder 732. Komponenten und ein Vorgang, die mit dem UL-Daten-Empfang assoziiert sind, werden hier nicht beschrieben.
Der Controller 726 stellt Gesamt-Kontrolle über den Betrieb des Empfängers bereit und erzeugt Steuersignale, die für den DEMUX 724, den IFFT-Prozessor 720, den Demapper 718, den Steuer-Kanal-Signal-Empfänger 728, den Kanal-Schätzer 730 und den Daten-Demodulierer und Decoder 732 benötigt werden. Steuersignale, die mit der UL-Steuer-Information verknüpft sind, und Daten werden dem Steuer-Kanal-Signal-Empfänger 728 und dem Daten-Demodulierer und Decoder 732 bereitgestellt. Ein Steuer-Kanal-Signal, das einen Sequenz-Index und einen zyklischen Verschiebungswert der Zeit-Domäne angibt, wird dem Kanal-Schätzer 730 bereitgestellt. Der Sequenz-Index und der zyklische Verschiebungswert der Zeit-Domäne werden benutzt, um eine dem UE zugewiesene Pilot-Sequenz zu generieren.
Der DEMUX 724 demultiplext ein Signal, das er vom P/S-Konverter 722 empfangen hat, in ein Steuer-Kanal-Signal, ein Daten-Signal und ein Pilot-Signal, entsprechend Zeit-Information, die er vom Controller 726 empfangen hat. Der Demapper 718 extrahiert jene Signale von Frequenz-Ressourcen, entsprechend der LB/SB Zeit-Information und Frequenzzuweisungsinformation, die er vom Controller 726 empfangen hat.
Auf Empfang eines Signals, das Steuer-Information eines UE enthält, durch die Antenne 710, entfernt der CP-Remover 712 einen CP von dem empfangenen Signal. Der S/P-Konverter 714 konvertiert das CP-freie Signal in parallele Signale und der FFT-Prozessor verarbeitet die parallelen Signale mittels der FFT. Nach dem Demappen (Rückabbilden) in dem Demapper 718, werden die FFT-Signale im IFFT-Prozessor 720 zu Zeit-Signalen konvertiert. Die Eingangs-/Ausgangsgröße des IFFT-Prozessors 720 variiert entsprechend einem Steuersignal, das er vom Controller 726 empfangen hat. Der P/S-Konverter 722 serialisiert die IFFT-Signale und der DEMUX 724 demultiplext die seriellen Signale in das Steuer-Kanal-Signal, das Pilot-Signal und das Daten-Signal.
Der Kanal-Schätzer 730 ermittelt eine Kanal-Schätzung vom Pilot-Signal, das er vom DEMUX 724 empfangen hat. Der Steuer-Kanal-Signal-Empfänger 728 kanal-kompensiert das Steuer-Kanal-Signal, das er vom DEMUX 724 empfangen hat, mit der Kanal-Schätzung und ermittelt Steuer-Information, die durch das UE gesendet wurde. Der Daten-Demodulierer und Decoder 732 kanal-kompensiert das Daten-Signal, das er vom DEMUX 724 empfangen hat, mittels der Kanal-Schätzung und ermittelt dann die Daten, die von dem UE gesendet wurden, basierend auf der Steuer-Information.
Wenn nur Steuer-Information ohne Daten auf dem UL gesendet wird, ermittelt der Steuer-Kanal-Signal-Empfänger 728 die Steuer-Information auf die in 5 beschriebene Weise.
7B ist ein detailliertes Blockdiagramm, das den Steuer-Kanal-Signal-Empfänger 728 entsprechend einer Ausführungsform der vorliegenden Erfindung darstellt.
Bezugnehmend auf 7B umfasst der Steuer-Kanal-Signal-Empfänger 728 einen Korrelierer 740 und einen Entrandomisierer 742. Ein Sequenz-Generator 744 der Korrelierers 740 erzeugt eine Code-Sequenz, beispielsweise eine ZC-Sequenz, die für das UE genutzt wird, um 1-Bit-Steuer-Information zu erzeugen. Um dies zu erreichen, empfängt der Sequenz-Generator 744 Sequenz-Information, die eine Sequenz-Länge und einen Sequenz-Index angibt, vom Controller 726. Die Sequenz-Information ist dem Knotenpunkt B und dem UE bekannt.
Ein Konjugierer 746 errechnet das konjugierte Ergebnis der ZC-Sequenz. Ein Multiplier 748 CDM-demultiplext das Steuer-Kanal-Signal, das er von dem DEMUX 724 empfangen hat, mittels der konjugierten Sequenz auf einer LB-Basis. Ein Akkumulator 750 akkumuliert das Signal, das er vom Multiplier 748 empfangen hat, für die Länge der ZC-Sequenz. Ein Kanal-Kompensierer 752 kanal-kompensiert das akkumulierte Signal mittels der Kanal-Schätzung, die er vom Kanal-Schätzer 730 empfangen hat.
Im Entrandomisierer 742 generiert ein Generator für orthogonale Codes 754 orthogonale Codes, die das UE nutzt, um die 1-Bit-Steuer-Information zu senden, entsprechend orthogonaler Code-Information. Ein Multiplier 758 multipliziert das kanal-kompensierte Signal mit den Chips der orthogonalen Sequenzen auf einer LB-Basis. Ein Akkumulator akkumuliert das Signal, das er vom Multiplier 758 empfangen hat, für die Anzahl der LBs für welche die 1-Bit-Steuer-Information wiederholt abgebildet wurde, wodurch er die 1-Bit-Steuer-Information erlangt. Die Orthogonale-Code-Information wird vom Knotenpunkt B dem UE mitgeteilt, sodass sowohl der Knotenpunkt B als auch das UE über die Orthogonale-Code-Information verfügen.
In einer modifizierten Ausführungsform der vorliegenden Erfindung ist der Kanal-Kompensierer 752 zwischen dem Multiplier 758 und dem Akkumulator 760 angeordnet. Während Korrelierer 740 und Entrandomisierer 742 in 7B separat konfiguriert sind, können, abhängig von einer Konfigurationsmethode, Sequenz-Generator 744 des Korrelierers 640 und Generator für orthogonale Codes 754 des Entrandomisierers 742 in einem einzigen Gerät integriert sein. Beispielsweise, wenn der Korrelierer 740 so konfiguriert ist, dass der Sequenz-Generator 744 eine ZC-Sequenz mit einem orthogonalen Code, der auf eine LB-Basis für jedes UE angewendet wird, generiert, werden Multiplier 758 und Generator für die orthogonalen Codes 754 des Entrandomisierers 742 nicht genutzt. Somit erhält man ein zum in 7B dargestellten Gerät äquivalentes Gerät.
Eine zweite Ausführungsform der vorliegenden Erfindung implementiert die Vorgehensweise entsprechend Gleichung (3).
8 ist eine Darstellung, die einen Sendevorgang für Steuer-Information entsprechend einer Ausführungsform der vorliegenden Erfindung darstellt.
Bezugnehmend auf 8 schließt ein Slot insgesamt 7 LBs ein und der vierte LB trägt in jedem Slot ein Pilot-Signal. Dementsprechend hat ein Subframe insgesamt 14 LBs und zwei LBs werden zum Senden des Pilots genutzt und 12 LBs zum Senden der Steuer-Information. Während ein RU hier für das Senden der Steuer-Information genutzt wird, kann auch eine Vielzahl von RUs zur Unterstützung einer Vielzahl von Nutzern genutzt werden.
Die gleiche 1-Bit-Steuer-Information erscheint sechsmal in jedem Slot, also zwölfmal in jedem Subframe. Zugunsten der Frequenz-Diversity wird Frequenz-Hopping auf Slot-Basis für die Steuer-Information ausgeführt. Eine zufällige Phase wird auf eine ZC-Sequenz in jedem LB, der die Steuer-Information trägt, angewendet. Die entstehende Randomisierung der ZC-Sequenz randomisiert Inter-Zell-Interferenz.
Zufällige Phasenwerte, die auf die ZC-Sequenz in den LBs angewendet werden, sind ϕ₁, ϕ₂, ..., ϕ₁₂ 802 bis 824. Die ZC-Sequenz wird mit
(m = 1, 2, ... 12) multipliziert und somit phasenrotiert. Da eine zufällige Phasensequenz als Satz von zufälligen Phasenwerten für LBs zell-spezifisch ist, wird die Inter-Zell-Interferenz randomisiert. Das bedeutet, da die Korrelation zwischen randomisierten ZC-Sequenzen, die für die LBs verschiedener Zellen genutzt werden, über einen Subframe zufällig phasenrotiert wird, wird Interferenz zwischen Steuer-Kanälen von Zellen reduziert.
Der Knotenpunkt B teilt die zufällige Phasensequenz dem UE mit, sodass beide die zufällige Phasensequenz kennen. Um die Inter-Zell-Interferenz zu reduzieren, kann auch ein zell-spezifischer zufälliger Phasenwert auf das Pilot-Signal angewendet werden. Der Knotenpunkt B teilt den zufälligen Phasenwert dem UE mit, sodass beide die zufällige Phasensequenz kennen.
9 ist eine Abbildung eines anderen Sende-Vorgangs für Steuer-Information entsprechend einer Ausführungsform der vorliegenden Erfindung.
Bezugnehmend auf 9 umfasst ein Slot insgesamt 6 LBs und 2 SBs, die ein Pilot-Signal tragen. Daher hat ein Subframe insgesamt 12 LBs und 4 LBs werden genutzt, um den Pilot zu senden und 12 LBs werden für das Senden von Steuer-Information verwendet. Dieselbe 1-Bit-Steuer-Information erscheint sechsmal in jedem Slot, also zwölfmal in jedem Subframe. Zugunsten der Frequenz-Diversity wird Frequenz-Hopping für die Steuer-Information auf Slot-Basis ausgeführt. Zufällige Phasenwerte, die auf die ZC-Sequenz in LBs angewendet werden, sind ϕ₁, ϕ₂, ..., ϕ₁₂ 902 bis 924.
10A und 10B sind Blockdiagramme, die einen Sender in dem UE entsprechend einer Ausführungsform der Erfindung darstellen.
Bezugnehmend auf 10A umfasst der Sender einen Controller 1010, einen Pilot-Generator 1012, einen Steuer-Kanal-Signal-Generator 1014, einen Daten-Generator 1016, einen MUX 1017, einen S/P-Konverter 1018, einen FTT-Prozessor 1019, einen Abbilder 1020, einen IFFT 1022, einen P/S-Konverter 1024, einen CP-Addierer 1030 und eine Antenne 1032. Komponenten und ein Vorgang, die zur UL-Daten-Transmission gehören, werden hier nicht beschrieben.
Der Controller 1010 stellt Gesamt-Kontrolle für den Betrieb des Senders her und erzeugt Steuersignale, die für den MUX 1017, den FFT-Prozessor 1019, den Abbilder 1020, den Pilot-Generator 1012, den Steuer-Kanal-Signal-Generator 1014 und den Daten-Generator 1016 benötigt werden. Ein Steuersignal, das dem Pilot-Generator 1012 bereitgestellt wird, gibt einen Sequenz-Index an, der eine zugewiesene Pilot-Sequenz und einen zyklischen Verschiebungswert der Zeit-Domäne für die Erzeugung eines Pilots angibt. Steuersignale, die mit der UL-Steuer-Information und Daten-Transmission assoziiert sind, werden dem Steuer-Kanal-Signal-Generator 1014 und dem Daten-Generator 1016 bereitgestellt.
Der MUX 1017 multiplext ein Pilot-Signal, ein Daten-Signal und ein Steuer-Kanal-Signal, die er vom Pilot-Generator 1012, dem Daten-Generator 1016 und dem Steuer-Kanal-Signal-Generator 1014 erhalten hat, entsprechend der Zeit-Information, die durch ein Steuersignal, das er vom Controller 1010 empfangen hat, angegeben wird, zum Senden in einem LB oder einem SB. Der Abbilder 1020 bildet die multiplexte Information auf Frequenz-Ressourcen entsprechend der LB/SB-Zeit-Information und der Frequenzzuweisungsinformation, die er vom Controller 1010 empfangen hat, ab.
Wenn nur Steuer-Information ohne Daten gesendet wird, generiert der Steuer-Kanal-Signal-Generator 1014 ein Steuer-Kanal-Signal durch zufällige Anwendung einer ZC-Sequenz auf einer LB-Basis auf die Steuer-Information in der zuvor beschriebenen Art und Weise.
Der S/P-Konverter 1018 konvertiert das multiplexte Signal vom MUX 1017 zu parallelen Signalen und stellt diese dem FFT-Prozessor 1019 bereit. Die Eingangs-/Ausgangsgröße des FFT-Prozessors 1019 variiert entsprechend einem Steuersignal, das er vom Controller 1010 empfangen hat. Der Abbilder 1020 bildet die FFT-Signale vom FFT-Prozessor 1019 auf Frequenz-Ressourcen ab. Der IFFT-Prozessor 1022 konvertiert die abgebildeten Frequenz-Signale in Zeit-Signale und der P/S-Konverter 1024 serialisiert die Zeit-Signale. Der CP-Addierer 1030 addiert einen CP zu dem seriellen Signal und sendet das CP-addierte Signal durch die Sende-Antenne 1032.
10B ist eine detaillierte Abbildung, die den Steuer-Kanal-Signal-Generator 1014 entsprechend einer Ausführungsform der Erfindung darstellt.
Bezugnehmend auf 10B erzeugt ein Sequenz-Generator 1042 des Steuer-Kanal-Signal-Generators 1014 eine Code-Sequenz, beispielsweise eine ZC-Sequenz, die in den LBs genutzt wird. Ein Randomisierer 1044 erzeugt einen zufälligen Phasenwert für jeden LB und multipliziert den zufälligen Phasenwert mit der ZC-Sequenz in jedem LB. Um dies zu erreichen, empfängt der Sequenz-Generator 1042 Sequenz-Information, wie eine Sequenz-Länge und einen Sequenz-Index, vom Controller 1010 und der Randomisierer 1044 empfängt zufällige Sequenz-Information über den zufälligen Phasenwert für jedes LB von dem Controller 1010. Dann rotiert der Randomisierer 1044 die Phase der ZC-Sequenz um den zufälligen Phasenwert in jedem LB, wodurch die Phase der ZC-Sequenz randomisiert wird. Die Sequenz-Information und die zufällige Sequenz-Information sind dem Knotenpunkt B und dem UE bekannt.
Ein Steuer-Informations-Generator 1040 generiert ein Modulationssymbol, das 1-Bit-Steuer-Information aufweist, und ein Repeater 1043 wiederholt das Steuer-Symbol, um so viele Steuer-Symbole zu erzeugen, wie LBs der Steuer-Information zugewiesen sind. Ein Multiplier 1046 CDM-multiplext die Steuer-Symbole, indem er die Steuer-Symbole mit der randomisierten ZC-Sequenz auf einer LB-Basis multipliziert und so ein Steuer-Kanal-Signal erzeugt.
Der Multiplier 1046 fungiert zum Randomisieren der Symbole, die vom Repeater 1043 ausgegeben werden, mittels der randomisierten ZC-Sequenzen auf einer Symbol-Basis. Eine modifizierte Ausführungsform der vorliegenden Erfindung kann erhalten werden, indem der Multiplier 1046 mit einem Gerät, das eine äquivalente Funktion zum Anwenden oder Kombinieren der randomisierten ZC-Sequenz auf oder mit den Steuer-Symbolen durchführt, ersetzt wird. Beispielsweise kann der Multiplier 1046 mit einem Phasenrotator, der die Phasen der Steuer-Symbole entsprechend den Phasenwerten der randomisierten ZC-Sequenz, ϕ_m oder Δ_m ändert, ersetzt werden.
11A und 11B sind detaillierte Diagramme, die einen Empfänger in einem Knotenpunkt entsprechend einer Ausführungsform der vorliegenden Erfindung darstellen.
Bezugnehmend auf 11A umfasst der Empfänger eine Antenne 1110, einen CP-Remover 1112, einen S/P-Konverter 1114, einen FFT-Prozessor 1116, einen Demapper (Rück-Abbilder) 1118, einen IFFT-Prozessor 1120, einen P/S-Konverter 1122, einen DEMUX 1124, einen Controller 1126, einen Steuer-Kanal-Signal-Empfänger 1128, einen Kanal-Schätzer 1130 und einen Daten-Demodulierer und Decoder 1132. Komponenten und ein Vorgang, die mit dem UL-Daten-Empfang assoziiert sind, werden hier nicht beschrieben.
Der Controller 1126 stellt Gesamt-Kontrolle für den Betrieb des Empfängers bereit. Er erzeugt auch Steuersignale, die für den DEMUX 1124, den IFFT-Prozessor 1120, den Demapper 1118, den Steuer-Kanal-Signal-Empfänger 1128, den Kanal-Schätzer 1130 und den Daten-Demodulierer und Decoder 1132 benötigt werden. Steuersignale, die mit UL-Steuer-Information verbunden sind, und Daten werden dem Steuer-Kanal-Signal-Empfänger 1128 und dem Daten-Demodulierer und Decoder 1132 bereitgestellt. Ein Steuersignal, das einen Sequenz-Index, der eine dem UE zugewiesene Pilot-Sequenz angibt, und einen zyklischen Verschiebungswert der Zeit-Domäne angibt, wird dem Kanal-Schätzer 1130 bereitgestellt. Der Sequenz-Index und der zyklische Verschiebungswert der Zeit-Domäne werden für einen Empfang eines Pilots genutzt.
Der DEMUX 1124 demultiplext ein Signal, das er vom P/S-Konverter 1122 empfangen hat, in ein Steuer-Kanal-Signal, ein Daten-Signal und ein Pilot-Signal entsprechend Zeit-Information, die er vom Controller 1126 empfangen hat. Der Demapper 1118 extrahiert jene Signale von Frequenz-Ressourcen entsprechend LB/SB Zeit-Information und Frequenzzuweisungsinformation, die er vom Controller 1126 empfangen hat.
Auf Empfang eines Signals, das Steuer-Information eines UE enthält, durch die Antenne 1110, entfernt der CP-Remover 1112 einen CP von dem empfangenen Signal. Der S/P-Konverter 1114 konvertiert das CP-freie Signal in parallele Signale und der FFT-Prozessor 1116 verarbeitet die parallelen Signale mittels FFT. Nach dem Rück-Abbilden in dem Demapper 1118 werden die FFT-Signale im IFFT-Prozessor 1120 zu Zeit-Signalen konvertiert. Der P/S-Konverter 1122 serialisiert die IFFT-Signale und der DEMUX 1124 demultiplext das serielle Signal in das Steuer-Kanal-Signal, das Pilot-Signal und das Daten-Signal.
Der Kanal-Schätzer 1130 ermittelt eine Kanal-Schätzung vom Pilot-Signal, das er vom DEMUX 1124 empfangen hat. Der Steuer-Kanal-Signal-Empfänger 1128 kanal-kompensiert das Steuer-Kanal-Signal, das er vom DEMUX 1124 empfangen hat, mit der Kanal-Schätzung und ermittelt die Steuer-Information, die durch das UE gesendet wurde. Der Daten-Demodulierer und Decoder 1132 kanal-kompensiert das Daten-Signal, das er vom DEMUX 724 empfangen hat, mittels der Kanal-Schätzung und ermittelt dann Daten, die von dem UE gesendet wurden, basierend auf der Steuer-Information.
Wenn nur Steuer-Information ohne Daten auf dem UL gesendet wird, ermittelt der Steuer-Kanal-Signal-Empfänger 1128 die Steuer-Information auf die in 8 und 9 beschriebene Weise.
11B ist eine detaillierte Abbildung, die den Steuer-Kanal-Signal-Empfänger 1128 entsprechend einer Ausführungsform der Erfindung darstellt.
Bezugnehmend auf 11B umfasst der Steuer-Kanal-Signal-Empfänger 1128 einen Korrelierer 1140 und einen Entrandomisierer 1142. Ein Sequenz-Generator 1144 des Korrelierers 1140 erzeugt eine Code-Sequenz, beispielsweise eine ZC-Sequenz, die für das UE genutzt wird, um 1-Bit-Steuer-Information zu erzeugen. Um dies zu erreichen, empfängt der Sequenz-Generator 1144 Sequenz-Information, die eine Sequenz-Länge und einen Sequenz-Index angibt, vom Controller 1126. Die Sequenz-Information ist dem Knotenpunkt B und dem UE bekannt.
Ein Konjugierer 1146 errechnet das konjugierte Ergebnis der ZC-Sequenz. Ein Multiplier 1148 CDM-multiplext das Steuer-Kanal-Signal, das er vom DEMUX 1124 empfangen hat, durch Multiplizieren des Steuer-Kanal-Signals mit der konjugierten Sequenz auf einer LB-Basis. Ein Akkumulator 1150 akkumuliert das Produkt-Signal für die Länge der ZC-Sequenz. Der Multiplier 1148 des Korrelierers 1140 kann mit einem Phasenrotator ersetzt werden, der die Phasen des Steuer-Kanal-Signals auf einer LB-Basis entsprechend den Phasenwerten d_k der vom Sequenz-Generator 1144 empfangenen Sequenz ändert. Ein Kanal-Kompensierer 1152 kanal-kompensiert das akkumulierte Signal mittels der vom Kanal-Schätzer 1130 empfangenen Kanal-Schätzung.
Im Entrandomisierer 1142 errechnet ein Zufallswert-Generator 1156 die konjugierten Phasenwerte der zufälligen Phasenwerte, die das UE für das Senden der Steuer-Information nutzt, entsprechend der zufälligen Sequenz-Information. Ein Multiplier 1158 multipliziert das kanal-kompensierte Signal mit den konjugierten Phasenwerten auf einer LB-Basis. Wie der Multiplier 1046 des Senders, kann der Multiplier 1158 des Entrandomisierers 1142 mit einem Phasenrotator, der die Phasen des Steuer-Kanal-Signals auf einer LB-Basis entsprechend der Phasenwerte ϕ_m oder Δ_m der zufälligen Sequenz, die er vom Sequenz-Generator 1156 empfangen hat, ändert, ersetzt werden.
Ein Akkumulator 1160 akkumuliert das Signal, das er vom Multiplier 1158 empfangen hat, für die Anzahl LBs für welche die 1-Bit-Steuer-Information wiederholt abgebildet wurde, wodurch die 1-Bit-Steuer-Information erlangt wird. Die zufällige Sequenz-Information wird vom Knotenpunkt B dem UE mitgeteilt, sodass beide die zufällige Sequenz-Information kennen.
In einer modifizierten Ausführungsform der vorliegenden Erfindung ist der Kanal-Kompensierer 1152 zwischen dem Multiplier 1158 und dem Akkumulator 1160 angeordnet. Während der Korrelierer 1140 und der Entrandomisierer 1142 in 11B separat konfiguriert sind, können, abhängig von einer Konfigurationsmethode, der Sequenz-Generator 1144 des Korrelierers 1140 und der Zufallswert-Generator 1156 des Entrandomisierers 1142 in einem einzigen Gerät integriert sein. Beispielsweise, wenn der Korrelierer 1140 so konfiguriert ist, dass der Sequenz-Generator 1144 die ZC-Sequenz, auf die eine zufällige Sequenz für jedes UE angewendet wird, generiert, werden der Multiplier 1158 und der Zufallswert-Generator 1156 des Entrandomisierers 1142 nicht genutzt. Somit erhält man ein zum in 11B dargestellten Gerät äquivalentes Gerät. In diesem Fall kann der Multiplier 1046 des Korrelierers 1140, wie der Multiplier 1046 des Senders, mit einem Phasenrotator ersetzt werden, der die Phasen des Steuer-Kanal-Signals auf einer Symbol-Basis entsprechend den Phasenwerten (d_k + ϕ_m) oder (d_k + Δ_m) der vom Sequenz-Generator 1144 empfangenen Sequenz ändert.
Die Randomisierung der Inter-Zell-Interferenz kann weiterhin durch das Festlegen eines unterschiedlichen Phasenwertes für jeden LB zu jedem UE erhöht werden. Der Knotenpunkt B meldet die Phasenwerte jedes LBs zu jedem UE.
Neben der Zufallssequenz als Phasensequenz, die auf 12 LBs, die 1-Bit-Steuer-Information tragen, angewendet wird, kann eine orthogonale Phasensequenz, wie eine Fouriersequenz, in der zweiten beispielhaften Ausführungsform der vorliegenden Erfindung genutzt werden. Eine Fouriersequenz der Länge N ist definiert als
In Gleichung (5) wird für jede Zelle ein anderer zell-spezifischer Wert k festgelegt. Wenn eine Phasenrotation auf einer LB-Basis ausgeführt wird, die verschiedene Fouriersequenzen für jede Zelle nutzt, gibt es keine Interferenz zwischen den Zellen, wenn die Zellen zeitlich synchronisiert sind.
Die erste und zweite beispielhafte Ausführungsform können auch in Kombination realisiert werden. Im Sendevorgang von 5 werden die LBs, die 1-Bit-Steuer-Information tragen, mit einem orthogonalen Code und dann mit einer zufälligen Phasensequenz multipliziert. Da die zufällige Phasensequenz zell-spezifisch ist, wird die Inter-Zell-Interferenz reduziert.
Eine dritte Ausführungsform der vorliegenden Erfindung realisiert Vorgehensweise 3, das in Gleichung (4) beschrieben wird.
Der zyklische Verschiebungswert der Zeit-Domäne einer ZC-Sequenz ist zell-spezifisch und ändert sich in jedem LB, das Steuer-Information trägt, wodurch die Inter-Zell-Interferenz randomisiert wird. Etwas genauer, wird ein zell-spezifischer zyklischer Verschiebungswert Δ_m, der auf jedes LB angewendet wird, weiterhin in der Zeit-Domäne zusätzlich zu einem zyklischen Verschiebungswert d_k auf jeden der Steuer-Kanäle, der CDM-multiplext wird, in den selben Frequenz-Ressourcen in einer Zelle angewendet. Der Knotenpunkt B teilt den zell-spezifischen zyklischen Verschiebungswert dem UE mit. Der zell-spezifische zyklische Verschiebungswert wird größer als die maximale Verzögerung eines Funktransmissionpfads gesetzt, um die Orthogonalität der ZC-Sequenz beizubehalten.
Um die Inter-Zell-Interferenz zu reduzieren, kann ein zell-spezifischer zyklischer Verschiebungswert in der Zeit-Domäne auch auf das Pilot-Signal angewendet werden. Der Knotenpunkt B teilt den zufälligen zyklischen Verschiebungswert der Zeit-Domäne dem UE mit, sodass die zufällige zyklische Verschiebungssequenz der Zeit-Domäne beiden, dem Knotenpunkt B und dem UE, bekannt ist.
12A ist eine Abbildung, die einen Sendevorgang für Steuer-Information entsprechend einer Ausführungsform der vorliegenden Erfindung darstellt.
Bezugnehmend auf 12A umfasst ein Slot insgesamt 7 LBs, und der vierte LB trägt ein Pilot-Signal, in jedem Slot. Demnach hat ein Subframe insgesamt 14 LBs und 2 LBs werden zum Senden des Piloten genutzt und 12 zum Senden der Steuer-Information. Während eine RU hier zum Senden der Steuer-Information genutzt wird, kann auch eine Vielzahl von RUs genutzt werden, um eine Vielzahl von Nutzern zu unterstützten.
Zufällige zyklische Verschiebungswerte der Zeit-Domäne werden auf die 12 LBs der ZC-Sequenz angewendet und sind Δ₁, Δ₂, ..., Δ₁₂ 1202 bis 1224. Die ZC-Sequenz wird zyklisch durch die zufälligen zyklischen Verschiebungswerte 1202 bis 1224 auf einer LB-Basis verschoben, um die Steuer-Information zu randomisieren.
12B ist eine detaillierte Darstellung von 12A. Um verschiedene Steuer-Kanäle innerhalb einer Zelle mittels CDM zu multiplexen, wird der selbe zyklische Verschiebungswert der Zeit-Domäne Δ_k (k ist ein Index des Steuer-Kanals) auf jeden LB angewendet und, um Interferenz zwischen der Steuer-Information von benachbarten Zellen zu randomisieren, werden verschiedene zell-spezifische zyklische Verschiebungswerte der Zeit-Domäne 1202 bis 1224 auf die LBs angewendet. Das heißt, die ZC-Sequenz wird durch einen zyklischen Verschiebungswert der Zeit-Domäne für jedes UE in der Zelle zusätzlich zyklisch verschoben. Bezugszeichen 1230 und 1232 bezeichnen einen ersten und zweiten Slot in einem Subframe. Aus Gründen der Übersichtlichkeit wird Frequenz-Hopping nicht dargestellt.
Wenn eine UE-spezifische zyklische Verschiebung der Zeit-Domäne für zusätzliche Randomisierung genutzt wird, bezeichnen die zyklischen Verschiebungswerte der Zeit-Domäne 1202 bis 1224 eine UE-spezifische zufällige Sequenz und die Kombination der d_k und der zyklischen Verschiebungswerte der Zeit-Domäne 1202 bis 1224 erhalten die Orthogonalität zwischen den Steuer-Kanälen innerhalb einer Zelle.
13 ist eine Abbildung, die einen weiteren Sendevorgang für Steuer-Information entsprechend einer Ausführungsform der vorliegenden Erfindung darstellt. Zyklische Verschiebungswerte der Zeit-Domäne einer ZC-Sequenz für 12 LBs sind Δ₁, Δ₂, ..., Δ₁₂ 1302 und 1324. Die ZC-Sequenz wird in jedem LB durch den zyklischen Verschiebungswert zyklisch verschoben, um Steuer-Information zu randomisieren.
Ein Sender und ein Empfänger entsprechend einer dritten beispielhaften Ausführungsform der vorliegenden Erfindung sind in ihrer Ausführung identisch zu den in 10A und 10B und in 11A und 11B dargestellten, außer dass der Randomisierer 1044, der in 10B dargestellt ist, eine ZC-Sequenz mit zufälligen zyklischen Verschiebungen der Zeit-Domäne auf einer LB-Basis randomisiert und der Zufallswert-Generator 1156, der in 11B dargestellt ist, den konjugierten Phasenwert des zufälligen zyklischen Verschiebungswerts der Zeit-Domäne von jedem LB berechnet und dem Multiplier 1158 zur Verfügung stellt.
Die erste und dritte Ausführungsform können in Kombination realisiert werden. Das heißt im Sendevorgang in 5 wird Steuer-Information mit einem orthogonalen Code multipliziert und dann zusätzlich mit einer zufälligen zyklischen Verschiebungswertsequenz auf einer LB-Basis, wie in 12 oder 13 dargestellt, multipliziert. Da die zufällige zyklische Verschiebungssequenz für jede Zelle verschieden ist, wird die Inter-Zell-Interferenz reduziert.
Wie von der obigen Beschreibung ersichtlich wird, reduziert die vorliegende Erfindung eine Inter-Zell-Interferenz durch Anwendung einer zufälligen Phase oder eines zyklischen Verschiebungswerts auf jeden Block auf einer Zell-Basis oder einer UE-Basis, wenn UL-Steuer-Information von verschiedenen Nutzern in einem zukünftigen Viel-Zell-Mobil-Kommunikationssystem multiplext wird.
Während die Erfindung hier mit Bezug auf bestimmte bevorzugte Ausführungsformen beschrieben wurde, sind dies nur bevorzugte Anwendungen. Beispielsweise sind die Ausführungsformen der vorliegenden Erfindung auch anwendbar auf Steuer-Information mit einer Vielzahl von Bits, wie CQI, als auch 1-Bit-Steuer-Information. Weiterhin kann ein zufälliger Wert für eine Code-Sequenz, die für Steuer-Information genutzt wird, auch auf einer vorbestimmten Ressourcen-Block-Basis angewendet werden, wie auch auf einer LB-Basis. Daher ist es für Fachkundige ersichtlich, dass mannigfaltige Veränderungen in Form und Detail ausgeführt werden können, ohne vom Geist und Umfang der vorliegenden Erfindung, wie sie in den angefügten Ansprüchen definiert wird, abzuweichen.

Claims

Vorrichtung zum Senden von Uplink-Steuer-Information in einem Single-Carrier-Frequency-Division-Multiple-Access-System, SC-FDMA, umfassend: einen Steuer-Kanal-Signal-Generator (614; 1014) zum Erzeugen eines Steuer-Kanal-Signals durch Multiplizieren von Steuer-Symbolen, die Steuer-Information umfassen, mit einer Sequenz, die für Code-Division-Multiplexing der Steuer-Information zugewiesen wurde; und einen Sender zum Erzeugen verschiedener orthogonaler Codes für verschiedene Slots, von denen jeder eine Vielzahl von SC-FDMA-Symbolen in einem Subframe umfasst, Multiplizieren des Steuer-Kanal-Signals mit Chips der orthogonalen Codes auf einer SC-FDMA-Symbol-Basis und Senden des multiplizierten Steuer-Kanal-Signals in den SC-FDMA-Symbolen.
Vorrichtung nach Anspruch 1, wobei eine Kombination der orthogonalen Codes, die in dem Subframe genutzt werden, für jede Zelle verschieden ist.
Vorrichtung nach Anspruch 1, wobei eine Kombination der orthogonalen Codes, die in dem Subframe genutzt werden, für wenigstens eins von jeder Zelle und jedem Nutzer-Equipment verschieden ist und einem Nutzer-Equipment von einem Knotenpunkt B signalisiert wird.
Vorrichtung nach Anspruch 1, wobei die Sequenz eine zell-spezifische Zadoff-Chu-Sequenz ist.
Vorrichtung nach Anspruch 1, wobei der Randomisierer (1044) so viele Steuer-Symbole, die die Steuer-Information umfassen, mit den randomisierten Sequenzen multipliziert, wie es SC-FDMA-Symbole gibt, und die multiplizierten Steuer-Symbole sendet.
Vorrichtung zum Empfangen von Uplink-Steuer-Information in einem Single-Carrier-Frequency-Division-Multiple-Access-System, SC-FDMA, umfassend: einen Empfänger zum Empfangen eines Steuer-Kanal-Signals, das Steuer-Information umfasst; und einen Steuer-Kanal-Signal-Empfänger (728; 1128) zum Multiplizieren des Steuer-Kanal-Signals mit einer konjugierten Sequenz einer Sequenz, die für Code-Division-Multiplexing der Steuer-Information zugewiesen wurde, und Ermitteln der Steuer-Information durch Multiplikation des multiplizierten Steuer-Kanal-Signals mit Chips von verschiedenen orthogonalen Codes, die für verschiedene Slots genutzt werden, von denen jeder eine Vielzahl von SC-FDMA-Symbolen in einem Subframe umfasst, auf einer SC-FDMA-Basis.
Vorrichtung nach Anspruch 6, wobei eine Kombination der orthogonalen Codes, die in dem Subframe genutzt werden, für jede Zelle verschieden ist.
Vorrichtung nach Anspruch 6, wobei eine Kombination der orthogonalen Codes, die in dem Subframe genutzt werden, für wenigstens eins von jeder Zelle und jedem Nutzer-Equipment verschieden ist und einem Nutzer-Equipment von einem Knotenpunkt B signalisiert wird.
Vorrichtung nach Anspruch 6, wobei die Sequenz eine zell-spezifische Zadoff-Chu-Sequenz ist.
Vorrichtung nach Anspruch 6, wobei der Steuer-Kanal-Signal-Empfänger (728; 1128) so viele Steuer-Symbole, die das Steuer-Kanal-Signal bilden, mit den orthogonalen Codes multipliziert, wie es SC-FDMA-Symbole gibt.