DE2014246C3 - Verfahren zum Unterteilen einer Halbleiterplatte in mehrere Halbleiterplättchen - Google Patents

Verfahren zum Unterteilen einer Halbleiterplatte in mehrere Halbleiterplättchen

Info

Publication number
DE2014246C3
DE2014246C3 DE2014246A DE2014246A DE2014246C3 DE 2014246 C3 DE2014246 C3 DE 2014246C3 DE 2014246 A DE2014246 A DE 2014246A DE 2014246 A DE2014246 A DE 2014246A DE 2014246 C3 DE2014246 C3 DE 2014246C3
Authority
DE
Germany
Prior art keywords
semiconductor
plate
elastic base
semiconductor plate
broken
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2014246A
Other languages
German (de)
English (en)
Other versions
DE2014246B2 (de
DE2014246A1 (de
Inventor
Sami Ibraham Syracuse N.Y. Gabrail (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE2014246A1 publication Critical patent/DE2014246A1/de
Publication of DE2014246B2 publication Critical patent/DE2014246B2/de
Application granted granted Critical
Publication of DE2014246C3 publication Critical patent/DE2014246C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0428—Apparatus for mechanical treatment or grinding or cutting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00—Severing by tearing or breaking
    • Y10T225/10—Methods
    • Y10T225/12—With preliminary weakening

Landscapes

  • Dicing (AREA)
  • Weting (AREA)
  • Casings For Electric Apparatus (AREA)
DE2014246A 1969-04-01 1970-03-25 Verfahren zum Unterteilen einer Halbleiterplatte in mehrere Halbleiterplättchen Expired DE2014246C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US81218269A 1969-04-01 1969-04-01

Publications (3)

Publication Number Publication Date
DE2014246A1 DE2014246A1 (de) 1970-10-08
DE2014246B2 DE2014246B2 (de) 1979-07-12
DE2014246C3 true DE2014246C3 (de) 1980-03-20

Family

ID=25208782

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2014246A Expired DE2014246C3 (de) 1969-04-01 1970-03-25 Verfahren zum Unterteilen einer Halbleiterplatte in mehrere Halbleiterplättchen

Country Status (8)

Country Link
US (1) US3762973A (https=)
JP (1) JPS4822014B1 (https=)
DE (1) DE2014246C3 (https=)
FR (1) FR2038128B1 (https=)
GB (1) GB1295964A (https=)
IE (1) IE34051B1 (https=)
NL (1) NL7003693A (https=)
SE (1) SE364141B (https=)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7313572A (nl) * 1973-10-03 1975-04-07 Philips Nv Werkwijze voor het etsen van silicium- of ger- mplakken en halfgeleiderinrichtingen ver- igd met toepassing van deze werkwijze.
US4203127A (en) * 1977-07-18 1980-05-13 Motorola, Inc. Package and method of packaging semiconductor wafers
JPS6041478B2 (ja) * 1979-09-10 1985-09-17 富士通株式会社 半導体レ−ザ素子の製造方法
DE3524301A1 (de) * 1985-07-06 1987-01-15 Semikron Gleichrichterbau Verfahren zum herstellen von halbleiterelementen
KR102015336B1 (ko) * 2017-06-12 2019-08-28 삼성전자주식회사 반도체 패키지 기판의 휨 감소 방법 및 휨 감소 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2970730A (en) * 1957-01-08 1961-02-07 Motorola Inc Dicing semiconductor wafers

Also Published As

Publication number Publication date
IE34051L (en) 1970-10-01
FR2038128A1 (https=) 1971-01-08
GB1295964A (https=) 1972-11-08
US3762973A (en) 1973-10-02
DE2014246B2 (de) 1979-07-12
NL7003693A (https=) 1970-10-05
FR2038128B1 (https=) 1974-03-01
SE364141B (https=) 1974-02-11
JPS4822014B1 (https=) 1973-07-03
DE2014246A1 (de) 1970-10-08
IE34051B1 (en) 1975-01-22

Similar Documents

Publication Publication Date Title
DE2007099C3 (de) Verfahren zum Zerteilen einer Scheibe aus SUicium-Halbleiterwerkstoff
DE102019214897B4 (de) Diamantsubstratherstellungsverfahren
DE19628237A1 (de) Halbleitervorrichtung und Herstellungsverfahren der Gleichen
DE2802654B2 (de) Befestigung einer Halbleiterplatte an einer Läppscheibe
DE2846398A1 (de) Verfahren zum zertrennen einer halbleiterplatte in mehrere plaettchen
DE2014246C3 (de) Verfahren zum Unterteilen einer Halbleiterplatte in mehrere Halbleiterplättchen
DE2060264A1 (de) Haltevorrichtung fuer Halbleiterplaettechen und Verfahren zum Verbinden der Haltevorrichtung mit dem Halbleiterplaettchen
DE1006977B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Inversionsschicht
DE2540430C2 (de) Verfahren zum Zerteilen eines aus einkristallinem Material bestehenden Halbleiterplättchens
DE1602001C3 (de) Verfahren zur Herstellung von Halbleiterelementen
DE1801878B2 (de) Vorrichtung zum halten einer mehrzahl von kleinen, duennen werkstuecken
DE2826110A1 (de) Verfahren zur zerspaltung einer halbleiter-wafer in halbleiter-pellets
DE102015100827B4 (de) Verfahren zum Bearbeiten eines Halbleitersubstrats
DE102022205179A1 (de) Flächenmaterial-befestigungsvorrichtung
DE2227324C3 (de) Verfahren zum Abarbeiten der Einzelelemente einer eine Vielzahl von Halbleiteranordnungen enthaltenden Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens
DE3137301A1 (de) "verfahren und vorrichtung zur handhabung kleiner teile in der fertigung"
DE3442062C2 (https=)
DE4006070C2 (https=)
DE1564770A1 (de) Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiterbauelementen
EP1741517B1 (de) Vakuum-Spannvorrichtung zum Fixieren einer Nutzenplatte und entsprechendes Bearbeitungsverfahren
DE1193172B (de) Verfahren und Vorrichtungen zum Zerbrechen einer geritzten und auf einen Klebestreifen aufgeklebten Halbleiterplatte
DE2748341C2 (de) Verfahren zum Kontaktieren von Halbleiterbauelementen
DE1932371A1 (de) Verfahren zum Herstellen von Halbleiterplaettchen
DE2707931A1 (de) Verfahren zum aufbringen einer schutzschicht auf halbleiterbauelementen
DE1639581B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee