DE2014246A1 - Verfahren zum Unterteilen von Halbleiterplatten in Halbleiterplättchen - Google Patents
Verfahren zum Unterteilen von Halbleiterplatten in HalbleiterplättchenInfo
- Publication number
- DE2014246A1 DE2014246A1 DE19702014246 DE2014246A DE2014246A1 DE 2014246 A1 DE2014246 A1 DE 2014246A1 DE 19702014246 DE19702014246 DE 19702014246 DE 2014246 A DE2014246 A DE 2014246A DE 2014246 A1 DE2014246 A1 DE 2014246A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor plate
- plate
- grooves
- platelets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 93
- 238000000034 method Methods 0.000 title claims description 21
- 235000012431 wafers Nutrition 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 claims description 8
- 239000012790 adhesive layer Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000001154 acute effect Effects 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 claims 2
- 230000001070 adhesive effect Effects 0.000 claims 2
- 238000005452 bending Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002745 absorbent Effects 0.000 description 2
- 239000002250 absorbent Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000006187 pill Substances 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 235000019271 petrolatum Nutrition 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229940099259 vaseline Drugs 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1056—Perforating lamina
- Y10T156/1057—Subsequent to assembly of laminae
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T225/00—Severing by tearing or breaking
- Y10T225/10—Methods
- Y10T225/12—With preliminary weakening
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Weting (AREA)
- Casings For Electric Apparatus (AREA)
Description
Paienicmwälie
• 6 Frankfurt a. M. I
Parkslraße 13 6215.
GENERAL ELECTRIC COMPANY, Schenectady, N.Y. VStA
Verfahren zum Unterteilen von Halbleiterplatten in Halbleiterplättchen
Bei einem bekannten Verfahren zum Unterteilen einer Halbleiterplatte in mehrere Halbleiterplättchen, wird die
Halbleiterplatte unter Verwendung von. V7achs auf einem Substrat in Form einer rechteckigen flexiblen Metallplatte
befestigt. Dann wird die Halbleiterplatte entsprechend der gewünschten Form der Halbleiterplättchen mit Hilfe
eines Diamant-Anreißstiftes eingeritzt. Die■geritzte.
Halbleiterplatte wird dann auf einer gekrümmten Unterlage gebogen, so daß die Halbleiterplatte längs der Reißlinien
in Plättchen zerbricht. Die derart unterteilte Halbleiterplatte wird dann in ein Ultraschallbad gebracht
, um das die Pillen auf dem Substrat haltende V/achs
aufzulösen und die einzelnen Pillen zu entfernen.
Dieses Verfahren hat mehrere Nachteile: 1) Sobald die
Plättchen von dem Substrat entfernt sind,.verlieren sie ihre ursprüngliche Ausrichtung, die sie in der Ausgangsplatte
hatten. 2) Die Ränder der Plättchen längs der Bruchlinien sind äußerst zackig. 3) Die Plättchen lassen
009841/1258
20ΊΑ246
sich nicht ohne weiteres einzeln vom Substrat entfernen, weil sie nicht weit genug auseinanderliegen.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Unterteilen einer Halbleiterplatte in mehrere
Halbleiterplättchen anzugeben, bei dem die Plättchen ihre ursprüngliche Lage oder Ausrichtung, die sie in der Ausgangsplatte
hatten, nicht verlieren, einzeln aus der Ausgangsplatte entfernt werden können und verhältnismäßig
glatte, leicht geneigte Seitenwände aufweisen.
Die Erfindung und ihre Weiterbildungen sind in den Ansprüchen gekennzeichnet.
Danach wird also die Aufgabe durch die folgenden einzelnen Maßnahmen gelöst: Die Halbleiterplatte wird auf
einem Stützbauteil angeordnet und auf einer Oberfläche längs vorbestimmter Anreißbahnen mit Anreißraarkierungen
versehen, wodurch Bruchstellen unter den Markierungen erzeugt werden. Die angerissene Halbleiterplatte wird
dann mit der markierten Oberfläche nach unten auf einer Unterlegplatte befestigt. Dann wird längs der Anreißmarkierungen
mit Hilfe eines Druckbauteils, das auf der nichtmarkierten Oberfläche der Halbleiterplatte entlang
bewegt wird, eine Druckkraft ausgeübt, die die Halbleiterplatte in einzelne Plättchen zerbricht. Diese Plättchen
bleiben auf der Unterlegplatte in weitgehend derselben Lage befestigt, die sie vor dem Zerbrechen der
Halbleiterplatte einnahmen. Die unterteilte Halbleiterplatte, die nach wie vor auf der Unterlegplatte befestigt
ist, wird dann um einen Dorn herumgebogen, so daß sich die Brüche zwischen den aneinandergrenzenden Plättchen
in V-förmige Rillen öffnen. Dann wird die unterteilte Halbleiterplatte in eine Ätzlösung getaucht, die die
Rillen vergrößert und die Seitenwände der Plättchen glättet.
009841/125ft
20U246
Die Erfindung und ihre Weiterbildungen werden im folgenden
an Hand von Zeichnungen näher beschrieben.
Fig. 1 ist eine vergrößerte fragmentarische Draufsicht auf eine angerissene Halbleiterplatte.
Fig. 2 ist eine Querschnittsansicht einer Haltevorrichtung, die die angerissene Halbleiterplatte nach
Fig. 1 in einer Zwischenstufe der Bearbeitung enthält.
Fig. 2A stellt eine perspektivische Einzelteilansxcht der
Anordnung nach Fig. 2 dar. |
Fig. 3 stellt eine perspektivische Ansicht der angerissenen Halbleiterplatte nach Fig. 1 zusammen mit
einer Vorrichtung zur Durchführung der Erfindung dar.
Fig. 4 ist eine perspektivische Ansicht der angerissenen und zerbrochenen Halbleiterplatte nach Fig.3
mit einer weiteren Vorrichtung zur Durchführung der Erfindung.
Fig. 4A ist eine vergrößerte perspektivische Ansicht der angerissenen und zerbrochenen Halbleiterplatte
nach Fig. 4. I
Fig. 5 ist eine Querschnittsansicht einer Vorrichtung
zur Durchführung des letzten Schrittes des Verfahrens nach der Erfindung.und
Fig, 5A ist eine perspektivische Ansicht der angerissenen
und zerbrochenen Halbleiterplatte, die in Fig. 5 dargestellt ist, nach der Durchführung
des Verfahrens nach der Erfindung.
009841/1258
20U246
In der Halbleiterplatte 8 nach Fig. 1 sind durch an sich
bekannte Diffusions- und Abdeckverfahren einzelne Halbleiterbauelemente 80 ausgebildet. Bei diesen Bauelementen
80 kann es sich beispielsweise um Dioden, Transistoren, Thyristoren, integrierte Schaltungsbauelemente
oder irgendeine Kombination dieser Bauelemente handeln. Die in Fig. 1 dargestellten Bauelemente 80 sind Dioden
mit pn-übergang. Jede Diode enthält eine p-leitende
Anodenzone 80a, die in einem n-leitenden Katodensubstrat
80b ausgebildet ist, so daß sich ein pn-übergang 80c ergibt. Das Substrat 80b kann aus irgendeinem herkömmlichen
Halbleitermaterial hergestellt sein, besteht jedoch vorzugsweise aus Silicium. Auf der Oberfläche der Halbleiterplatte können gleichzeitig mit der Durchführung der Erfindung
auch die normalen isolierenden Übergangsabdeckschichten und isolierenden Schutzschichten sowie Elektroden
und Anschlüsse vorgesehen sein, obwohl sie nicht dargestellt sind.
Auf der Oberfläche der Halbleiterplatte 8 sind Anreißbahnen A und B in an sich bekannter Weise ausgebildet.
Sie werden beim Anreißen als Führungslinien verwendet. Die Anreißmarkierungen 10 und 20 nach Fig. 1 stellen Eindrücke
dar (Halbleitermaterial wird nicht entfernt), die jeweils in den Anreißbahnen A und B der Halbleiterplatte
ausgebildet werden. Bei der Bildung dieser Eindrücke wird die Halbleiterplatte längs vorbestimmter Ebenen unter den
Anreißmarkierungen 10 und 20 während des Anreißens ge-
schwächt. Diese Ebenen werden hier auch als Bruchstellen bezeichnet. Die Anreißstellen sind im allgemeinen mit
einer isolierenden Schutzschicht überzogen, bei der es sich beispielsweise um Siliciumdioxid und/oder Siliciumnitrid
handeln kann. Wenn diese Schutzschicht vorhanden ist, werden die Eindrücke 10 und 20 in dieser Schicht ausgebildet.
Es gibt auch andere Verfahren, wie die Halblei terplatte nach der Erfindung zum Zusammendrücken längs
009841/1258
20U2A6
dieser vorbestimmten Ebenen geschwächt v/erden kann, z.B. durch Sägen, Sandbestrahlung usw. Ferner kann auch die
Anzahl und Form der Anreißmarkierungen sowie die resultierende Form der Halbleiterplättchen anders als die dargestellte
geradlinige Gitterform gewählt werden.
Die auf der einen Oberfläche in der in Fig. 1 dargestellten Weise angerissene Halbleiterplatte 8 wird mit der angerissenen
Oberfläche auf der Oberfläche einer Platte aufgebracht. Nach den Figuren 2 und 2A wird eine flexible
Platte 6, bei der es sich beispielsweise um Siliconkautschuk handeln kann, zunächst auf mindestens einer ihrer
größeren Oberflächen mit einer elastischen und ätzfesten ■
Klebeschicht 5 besprüht, bei der es sich beispielsweise um ein durch Vaselin plastisch gemachtes Apiezonwachs
handeln kann. Dieses Wachs besteht vorzugsweise aus zwei Gewichtsteilen Vaselin, zvei Gewichtsteilen Xylen und
acht Gewichtsteilen Apiezonwachs. Die Platte 6 wird dann
mit der Klebschicht 5 nach oben auf einer Glasplatte 7, die einen herausnehmbaren Boden in einem Rahmen 2 bildet,
in diesem Rahmen 2 gehaltert. Dann wird die Halbleiterplatte 8 mit ihrer eingeritzten Oberfläche auf der Klebschicht
5 angeordnet. Wenn die gegenüberliegende, oder ungeritzte größere Oberfläche der Platte 8 mit einem
anderen Material als Silicium überzogen ist, wird sie |
auch mit einer Schutzschicht überzogen, um sie vor einem sich anschließenden Ätzvorgang zu schützen. Es kann
zweckmäßig sein, vor dem Unterteilen der Halbleiterplatte die Halbleiterbauelemente mit ohmschen Kontakten zu versehen.
Dann wird eine dünne Schicht 4 aus absorbierendem Material, z.B. Filterpapier, auf der ungeritzten Oberfläche
der Halbleiterplatte 8 aufgebracht. Dann werden einige Tropfen eines viskosen dielektrischen Materials, z.B.
Äthylenglycol, auf dem Papier 4 aufgebracht, um die Halbleiterplatte
8 räumlich zu fixieren und zu verhindern, daß
009841/1258
20U246
irgend etwas während der anschließenden Bearbeitungsvorgänge an der Halbleiterpiatte hängen oder kleben bleibt.
Oben auf dem Papier 4 wird dann eine Glasplatte 3 angeordnet, so daß die Halbleiterplatte 8 durch eine sandwichartige
Glasanordaung 1A umgeben ist, die das Einbetten
der geritzten Halbleiterplatte 8 in der Klebeschicht 5 erleichtert.
Die gesamte Anordnung nach Fig. 2 wird dann auf eine Tem- ■
peratur erwärmt, bei der die Klebeschicht 5 weich zu werden beginnt. Noch während der Erwärmung wird oben auf der
Glasplatte 3 ein Gewicht angeordnet, um das Ausglätten der sandwichartigen Anordnung 1A und das Einbetten mindestens
eines Teils der Halbleiterplatte 8 in der Wachsschicht 5 zu erleichtern. Die gesamte Anordnung wird dann mit dem
Gewicht bis auf Zimmertemperatur abgekühlt. Die Glasplatten 3 und 7 und anschließend das absorbierende Papier 4
werden dann entfernt. Die angerissene und aufgeklebte Halbleiterplatte 8 kann jetzt zerbrochen werden. Zum Haltern
der Halbleiterplatte können auch andere geeignete Mittel verwendet werden, sofern die Halbleiterplatte in
der beschriebenen Weise befestigt und geschützt wird.
In Fig. 3 ist eine geeignete Anordnung zum Ausüben einer Druckkraft zum Zerbrechen der Halbleiterplatte 8 längs
der Anreißlinien 10 und 20 dargestellt. Die flexible Platte 6, auf deren Oberfläche die angerissene oder geritzte
Oberfläche der Halbleiterplatte 8 mittels der Wachsschicht 5 befestigt ist, wird auf einer flexiblen
Filzmatte 13 angeordnet, die auf einer Metallplatte'12 f
ruht. Ein im wesentlichen unnachgiebiger Stab 14, bei dem es sich um einen Metallstab handeln kann, wird dann
über die ungeritzte Oberfläche der Platte 8 bewegt. Bei
der Darstellung nach Fig. 3 wird der Stab von links nach
009841/1258
20U246
■ - 7 -
rechts über die Oberfläche der Halbleiterplatte gerollt.
In der vom Stab bedeckten Fläche werden 3angs der Anr.eißlinien 20 Brüche 20a ausgebildet. Wenn längs aller Anreißiinien
20 Brüche 20a ausgebildet sind, wird der Stab , 14 im rechten Winkel zur vorherigen Bewegungsrichtung
über die Kalbleiterplatte 8 gerollt, um die Halbleiterplatte
längs der Anreißlinien 10 zu zerbrechen. Auf diese Weise wird die Halbleiterplatte in mehrere Halbleiterplättchen
unterteilt, ohne die Lage oder Ausrichtung irgendeines Plättchens in der Halbleiterplatte zu stören.
Anstelle des Stabes können auch andere Arten und Formen j
von Druckbauteilen verwendet werden, die in der Lage sind, eine Druckkraft auszuüben. Die· gewünschte Druckkraft kann
auch auf^einmal oder in einer Folge von Vorgängen ausgeübt
werden.
Nach dem Zerbrechen wird die Halbleiterplatte 8 auf einer
gekrümmten Fläche, z.B. dem zylindrischen Teil eines Aufspanndorns 30, wie er in Fig. 5 dargestellt ist, befestigt. Auf diese Weise wird das flexible Substrat 6 gebogen,
so daß sich kerbförmige Rillen zwischen den benachbarten Plättchen bilden, wobei die sich gegenüberliegenden
Seitenwände der Plättchen freigelegt werden.
Um beide Reihen-von Bruchlinien 10 und 20 in einem einzigen Biegevorgang in V-förmige Rillen zu öffnen, ist
die Halbleiterplatte so auf dem Aufspanndorn 30 angeordnet, daß die Linien 10 und 20 einen spitzen Winkel,
vorzugsweise etwa 45°, mit der Achse des Aufspanndorns
30 bilden. Durch das Verbiegen werden die Halbleiterplättchen auf ihrem gesamten Umfang von benachbarten
Halbleiterplättchen getrennt. Die Wirkung dieser Verbiegung auf die Halbleiterplatte 8 ist in Fig. 4A dargestellt.
Wie man sieht, sind die Brüche 10a und 20a jetzt
009841/1258
kerbförmig (vorzugsweise V-förmig) mit einem sich verjüngenden
Querschnitt zwischen den einander gegenüberliegenden Seitenwänden benachbarter Halbleiterplättchen.
Am Zylinder 32 ist ein Handgriff 31 befestigt. Anstelle der dargestellten können auch andere Arten und Formen gekrümmter
Flächen verwendet werden, die zum Verbiegen geeignet sind. Die Anreißlinien können auch parallel zur
Achse des Aufspanndorns verlaufen, doch sind in diesem Falle zwei Biegevorgänge erforderlich, um die Halbleiterplättchen zu trennen, erst in der einen Richtung und dann
in der anderen.
Die angerissene, befestigte und gebogene Halbleiterplatte 8 kann jetzt geätzt v/erden. Um die gewünschte V-Form
der Rillen 10a und 20a nach dem V/egnehmen der Biegekraft beizubehalten, wird eine Ätzhaltevorrichtung 40, wie sie
in Fig. 5 dargestellt ist, verwendet. In einem mit Eis 35 ausgelegten Behälter 35 wird zunächst ein ätzfester Behälter
34 angeordnet. Der ätzfeste Behälter 34 wird dann mit einer herkömmlichen Siliciumätzlösung 33 gefüllt. Das
Eis 35 wird verwendet, um zu verhindern, daß die Reaktionstemperatur der Ätzlösung 33 die Erweichungstemperatur
der Wachsschicht überschreitet. Dann werden der Aufspanndorn 30 und die Halbleiterplatte 8 so lange in die
Ätzlösung 33 getaucht (die Zeit hängt von der verwendeten Ätzlösung ab) bis sich die V-förmigen Rillen zwischen den
Plättchen 80 bleibend ausgebildet haben. Nach dem Ätzen und Abnehmen von dem Aufspanndorn 30 erhält man die in Fig. 5A
dargestellte unterteilte Halbleiterplatte 8. Dadurch daß man das Ätzmittel mit den Seitenwänden der Plättchen in den
Rillen zwischen den Plättchen in Berührung bringt, werden die Seitenwände angegriffen, die Kanten abgerundet, die
Rauheit verringert und der Abstand benachbarter Plättchen erhöht (vorzugsweise mindestens 0,051 mm (0,002 Zoll) an
der größeren Oberfläche der Halbleiterplatte, die dem Sub-
009841/1258
strat benachbart ist). Die abgeschrägten Seitenwände der Plättchen 80 sind jetzt verhältnismäßig glatt und bilden
V-förmige Rillen 10b und 20b, selbst nachdem die flexible Platte 6 ihre ursprüngliche flache Form wieder eingenommen hat. Die Plättchen 80 bilden jetzt getrennte "Inseln",
die in der Wachsschicht 5 an derselben Stelle und in derselben Lage befestigt sind, die sie in der Halbleiterplatte vor der Bildung der ursprünglichen. Unterteilungslinien
10 und 20 einnahmen.
· · J
0 09841/1258
Claims (9)
1. Verfahren zum Bearbeiten einer Halbleiterplatte, dadurch gekennzeichnet,
daß die Halbleiterplatte auf einer biegsamen Unterlage befestigt wird, daß d"ie Halbleiterplatte in einzelne
benachbarte Plättchen unterteilt wird, ohne daß die relative Lage oder Ausrichtung der Plättchen in der Halbleiterplatte
gestört wird, daß die Halbleiterplatte und Unterlage derart gebogen werden, daß sich Rillen mit sich
verjüngendem Querschnitt zwischen den sich gegenüberlie- ^ genden Seitenwänden benachbarter Plättchen ausbilden,
™ daß in diese Rillen ein Ätzmittel für das Halbleitermaterial
eingebracht wird, um die Rillen und den Neigungswinkel ihres Querschnitts zu vergrößern, daß das Ätzmittel
entfernt und dann die Halbleiterplatte wieder in ihre ursprüngliche Form zurückgebogen wird.
2. Verfahren zum Vergrößern des Abstands zwischen sich gegenüberliegenden Seitenv/änden von Halbleiterplättchen,
die durch Unterteilung einer Halbleiterplatte gebildet sind, deren eine größere Oberfläche auf einem flexiblen
Substrat befestigt ist, ohne die relative Lage und Ausrichtung dieser Plättchen in der Halbleiterplatte zu
^ stören,
dadurch'gekennzeichnet, daß das Substrat gebogen wird, um V-förmige Rillen mit
sich verjüngendem Querschnitt zwischen den sich gegenüberliegenden Seitenwänden benachbarter Plättchen zu
bilden, daß in den Rillen ein Ätzmittel für das Halbleitermaterial eingebracht wird, das die freiliegenden Seitenwände
der Plättchen ätzt und dadurch den Querschnitt der Rillen vergrößert, und daß dann das Substrat in die
ursprüngliche Form zurückgebogen wird.
009841/1258
3. Verfahren zum Unterteilen einer Halbleiterplatte in ·
mehrere Halbleiterplättchen, die mehrere Halbleiterbauelemente bilden, die durch Anreißbahnen mit Anreißlinien in den Anreißbahnen voneinander getrennt sind,
dadurch gekennzeichnet, daß die angerissene Halbleiterplatte mit der angerissenen
Oberfläche nach unten auf einer elastischen und ätzfesten Klebeschicht ■, die mindestens eine größere Oberfläche
eines flexiblen Substrats bedeckt, befestigt wird,
dad die Halbleiterplatte relativ zu einem einen Druck auf die Halbleiterpl-atte ausübenden Bauteil bewegt und dadurch
in einzelne Halbleiterplättchen zerbrochen wird, die nach
wie vor an der Klebeschicht befestigt sind, daß die Halb- *
leiterplatte um eine gekrümmte. Oberfläche herumgebogen wird, so daß die Bruchlinien, einen Winkel von etwa.45°
mit der KrUmmungsachse der gekrümmten Oberfläche bilden
und die Plättchen derart voneinander getrennt werden, daß Sich zwischen ihnen V-fÖrmige Rillen bilden, daß die an
der gekrümmten Oberfläche befestigte und unterteilte Halbleiterplatte in ein herkömmliches Siliciumätzmittel getaucht
wird, so daß sich die V-förmigen Rillen um den Umfang aller einzelnen Plättchen herum bleibend ausbilden
und Rauheiten verringert werden, und daß dann das Substrat
wieder in die Ursprungsform zurückgebogeh wird.
4. Verfahren nach Anspruch 3, ' ' dadurch gekennzeichnet,
daß die elastische und ätzfeste Schicht aus einem klebenden elastischen Wachs besteht.
5. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß die Halbleiterplatte auf der Unterlage durch ein klebendes elastisches Wachs befestigt ist.
009841/1258
20H246
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Halbleiterplatte während dee Ätzvorgangs gekühlt wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß das Unterteilen durch Anreißen und Zerbrechen der Halbleiterplatte erfolgt.
8. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die Halbleiterplatte um eine KrUmmungsachse herum gebogen
wird, mit denen die Rillen einen spitzen Winkel von etwa 45° bilden.
9. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die Rillen so weit vergrößert werden, daß sie eine Querabmessung von mindestens 0,051 mm (0,002 Zoll) an
der der Unterlage benachbarten größeren Oberfläche der Halbleiterplatte aufweisen.
009841/1258
Leerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US81218269A | 1969-04-01 | 1969-04-01 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2014246A1 true DE2014246A1 (de) | 1970-10-08 |
| DE2014246B2 DE2014246B2 (de) | 1979-07-12 |
| DE2014246C3 DE2014246C3 (de) | 1980-03-20 |
Family
ID=25208782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2014246A Expired DE2014246C3 (de) | 1969-04-01 | 1970-03-25 | Verfahren zum Unterteilen einer Halbleiterplatte in mehrere Halbleiterplättchen |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US3762973A (de) |
| JP (1) | JPS4822014B1 (de) |
| DE (1) | DE2014246C3 (de) |
| FR (1) | FR2038128B1 (de) |
| GB (1) | GB1295964A (de) |
| IE (1) | IE34051B1 (de) |
| NL (1) | NL7003693A (de) |
| SE (1) | SE364141B (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7313572A (nl) * | 1973-10-03 | 1975-04-07 | Philips Nv | Werkwijze voor het etsen van silicium- of ger- mplakken en halfgeleiderinrichtingen ver- igd met toepassing van deze werkwijze. |
| US4203127A (en) * | 1977-07-18 | 1980-05-13 | Motorola, Inc. | Package and method of packaging semiconductor wafers |
| JPS6041478B2 (ja) * | 1979-09-10 | 1985-09-17 | 富士通株式会社 | 半導体レ−ザ素子の製造方法 |
| DE3524301A1 (de) * | 1985-07-06 | 1987-01-15 | Semikron Gleichrichterbau | Verfahren zum herstellen von halbleiterelementen |
| KR102015336B1 (ko) * | 2017-06-12 | 2019-08-28 | 삼성전자주식회사 | 반도체 패키지 기판의 휨 감소 방법 및 휨 감소 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2970730A (en) * | 1957-01-08 | 1961-02-07 | Motorola Inc | Dicing semiconductor wafers |
-
1969
- 1969-04-01 US US3762973D patent/US3762973A/en not_active Expired - Lifetime
-
1970
- 1970-03-09 IE IE306/70A patent/IE34051B1/xx unknown
- 1970-03-12 GB GB1295964D patent/GB1295964A/en not_active Expired
- 1970-03-16 NL NL7003693A patent/NL7003693A/xx unknown
- 1970-03-25 DE DE2014246A patent/DE2014246C3/de not_active Expired
- 1970-03-31 JP JP2690170A patent/JPS4822014B1/ja active Pending
- 1970-04-01 FR FR7011770A patent/FR2038128B1/fr not_active Expired
- 1970-04-01 SE SE447970A patent/SE364141B/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| IE34051L (en) | 1970-10-01 |
| FR2038128B1 (de) | 1974-03-01 |
| JPS4822014B1 (de) | 1973-07-03 |
| DE2014246C3 (de) | 1980-03-20 |
| DE2014246B2 (de) | 1979-07-12 |
| SE364141B (de) | 1974-02-11 |
| US3762973A (en) | 1973-10-02 |
| GB1295964A (de) | 1972-11-08 |
| IE34051B1 (en) | 1975-01-22 |
| NL7003693A (de) | 1970-10-05 |
| FR2038128A1 (de) | 1971-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2007099C3 (de) | Verfahren zum Zerteilen einer Scheibe aus SUicium-Halbleiterwerkstoff | |
| DE2511925A1 (de) | Verfahren zum herstellen einer vielzahl von halbleiterbauteilen | |
| DE102006019709A1 (de) | Verfahren und Vorrichtung zum Zerschneiden von Wafern | |
| DE1908597A1 (de) | Verfahren zum Zerteilen einer Halbleiterscheibe | |
| DE102005046479A1 (de) | Verfahren zum Spalten von spröden Materialien mittels Trenching Technologie | |
| DE1900672C3 (de) | Verfahren und Vorrichtung zum Schneiden von Glas | |
| DE69029936T2 (de) | Diodenmatrixtrennung | |
| DE2014246A1 (de) | Verfahren zum Unterteilen von Halbleiterplatten in Halbleiterplättchen | |
| DE102021209439A1 (de) | Waferbearbeitungsverfahren | |
| DE102016219811B4 (de) | Waferbearbeitungsverfahren | |
| DE2826110A1 (de) | Verfahren zur zerspaltung einer halbleiter-wafer in halbleiter-pellets | |
| DE102010020974A1 (de) | Verfahren zum Herstellen von Spezialsolarzellen aus einem Wafer | |
| DE1602001C3 (de) | Verfahren zur Herstellung von Halbleiterelementen | |
| DE102004063180B4 (de) | Verfahren zum Herstellen von Halbleiterchips aus einem Siliziumwafer und damit hergestellte Halbleiterbauelemente | |
| EP3192135B1 (de) | Verfahren zum herstellen eines laserchips | |
| DE102020134451A1 (de) | Verfahren zum Bearbeiten, insbesondere zum Vortrennen, eines flächigen Substrats | |
| DE102005048153A1 (de) | Halbleiterbauteil mit Halbleiterchip und Klebstofffolie und Verfahren zur Herstellung desselben | |
| DE2718781C2 (de) | Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen | |
| DE4133150A1 (de) | Verfahren zum abtrennen eines halbleiter-plaettchens aus einem halbleiter-plaettchenverband | |
| DE2227324C3 (de) | Verfahren zum Abarbeiten der Einzelelemente einer eine Vielzahl von Halbleiteranordnungen enthaltenden Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens | |
| DE1964546A1 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
| DE102023131433A1 (de) | Herstellungsverfahren für halbleiterbauelement | |
| DE2147703A1 (de) | Verfahren zum Herstellen wurfelfbr miger Kristallkorper | |
| EP1741517A1 (de) | Vakuum-Spannvorrichtung zum Fixieren einer Nutzenplatte und entsprechendes Bearbeitungsverfahren | |
| DE2063747A1 (de) | Vorrichtung zum Trennen von aus unterteilten Halbleiterplatten gebildeten HaIbleiterplättchen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| EHJ | Ceased/non-payment of the annual fee |