DE19963207A1 - Verfahren und Vorrichtung zum Prüfen der Anschlüsse eines elektronischen Halbleiterbauelements - Google Patents
Verfahren und Vorrichtung zum Prüfen der Anschlüsse eines elektronischen HalbleiterbauelementsInfo
- Publication number
- DE19963207A1 DE19963207A1 DE19963207A DE19963207A DE19963207A1 DE 19963207 A1 DE19963207 A1 DE 19963207A1 DE 19963207 A DE19963207 A DE 19963207A DE 19963207 A DE19963207 A DE 19963207A DE 19963207 A1 DE19963207 A1 DE 19963207A1
- Authority
- DE
- Germany
- Prior art keywords
- connections
- semiconductor component
- electronic semiconductor
- housing
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
Die Erfindung betrifft ein Verfahren und Vorrichtung zum Prüfen der Anschlüsse (2) eines in einem Gehäuse (1) angeordneten und auf einer Leiterplatte befestigten elektronischen Halbleiterbauelements auf Kurzschlüsse. Um mit Hilfe eines möglichst einfachen und doch zuverlässigen Verfahrens auch die Anschlüsse (2) eines Halbleiterbauelements prüfen zu können, das in einem Gehäuse (1) angeordnet ist, bei dem die Anschlüsse (2) bei auf der Leiterplatte befestigtem Gehäuse (1) verdeckt sind, schlägt die Erfindung vor, dass DOLLAR A - jeder Anschluss (2a) mindestens einmal auf einen anderen Pegel als die diesem Anschluss (2a) unmittelbar benachbarten Anschlüsse (2b) gesetzt wird; und DOLLAR A - während des Setzens der Anschlüsse (2a, 2b) die Stromaufnahme des elektronischen Halbleiterbauelements überwacht wird.
Description
Die vorliegende Erfindung betrifft ein Verfahren und
Vorrichtung zum Prüfen der Anschlüsse eines in einem
Gehäuse angeordneten und auf einer Leiterplatte befestigten
elektronischen Halbleiterbauelements auf Kurzschlüsse gemäß
den Oberbegriffen der unabhängigen Ansprüche.
Aus dem Stand der Technik sind unterschiedlich ausgebildete
Gehäuse für elektronische Halbleiterbauelemente bekannt.
Seit längerer Zeit sind die weit verbreiteten sog. Plastic-
Quad-Flat-Pack(PQFP)-Gehäuse bekannt. Die PQFP-Gehäuse
zeichnen sich dadurch aus, dass die Anschlüsse des darin
angeordneten elektronischen Halbleiterbauelements entlang
dem Gehäuserand seitlich aus dem Gehäuse herausgeführt
sind. Die Anschlüsse des PQFP-Gehäuses sind nach der
Befestigung auf einer Leiterplatte von außen gut zugänglich
und sichtbar angeordnet.
Ein in einem PQFP-Gehäuse angeordnetes elektronisches
Halbleiterbauelement wird dadurch auf einer Leiterplatte
befestigt, dass die Anschlüsse auf entsprechende
Kupferlands der Leiterplatte aufgesetzt und darauf verlötet
werden. Die Kupferlands sind mit einem leitfähigen Material
(Lot) beschichtet und bilden Kontaktstellen der
Leiterplatte, an denen die Anschlüsse des
Halbleiterbauelements angeschlossen werden. Nach dem
Abkühlen der Lötstellen ist das elektronische
Halbleiterbauelement mechanisch auf der Leiterplatte
befestigt und die Anschlüsse sind elektrisch mit den
Kontaktstellen der Leiterplatte verbunden. Während des
Verlötens der Anschlüsse des Halbleiterbauelements mit den
entsprechenden Kontaktstellen der Leiterplatte kann sich
unbeabsichtigterweise eine elektrisch leitende Verbindung
zwischen einzelnen Anschlüssen des elektronischen
Halbleiterbauelements ausbilden. Diese Kurzschlüsse
zwischen den Anschlüssen können zu einer Beeinträchtigung
der Funktion oder zu einem Defekt des elektronischen
Halbleiterbauelements führen. Aus diesem Grund ist es
wichtig, Kurzschlüsse zwischen den Anschlüssen von
elektronischen Halbleiterbauelementen unmittelbar nach der
Bestückung der Leiterplatte mit den Bauelementen
detektieren zu können. Die Anschlüsse des PQFP-Gehäuses
können nach dem Befestigen auf einer Leiterplatte entweder
optisch oder mit Hilfe eines Messtasters (z. B. eines
Nadelbettadapters) auf Kurzschlüsse überprüft werden.
Mit zunehmender Miniaturisierung der elektronischen
Halbleiterbauelemente und deren Gehäuse und mit zunehmendem
Integrationsgrad der elektronischen Halbleiterbauelemente
auf den zum Teil mehrlagigen Leiterplatten sind die
Anschlüsse immer schwieriger zugänglich und es wird
zunehmend schwieriger, die Anschlüsse eines elektronischen
Halbleiterbauelements mit herkömmlichen Mitteln (optisch
oder mit Messtastern) auf Kurzschlüsse zu überprüfen.
Seit einiger Zeit sind aus dem Stand der Technik sog. Ball-
Grid-Array(BGA)-Gehäuse bekannt, die sich dadurch
auszeichnen, dass die Anschlüsse eines darin angeordneten
elektronischen Halbleiterbauelements an einer Oberfläche
des BGA-Gehäuses aus dem Gehäuse herausgeführt sind.
Dadurch lassen sich im Vergleich zu PQFP-Gehäusen bei
gleicher Gehäusegröße wesentlich mehr Anschlüsse anordnen
bzw. bei gleicher Anzahl von Anschlüssen kleinere
Gehäuseabmessungen realisieren. Die Anschlüsse auf der
Oberfläche des BGA-Gehäuses sind als Lötkugeln ausgebildet.
Zum Befestigen eines BGA-Gehäuses auf einer Leiterplatte
wird es zunächst derart auf der Leiterplatte angeordnet,
dass die Anschlüsse des Halbleiterbauelements auf
Kontaktflächen der Leiterplatte aufliegen. Durch Erhitzen
der Anschlussbereiche werden die Lötkugeln geschmolzen.
Nach dem Abkühlen der Anschlüsse des elektronischen
Halbleiterbauelements sind die Anschlüsse mit
entsprechenden Kontaktflächen der Leiterplatte elektrisch
leitend verbunden. Auch zwischen den Anschlüssen eines BGA-
Gehäuses können sich Kurzschlüsse ausbilden. Bei in BGA-
Gehäusen angeordneten elektronischen Halbleiterbauelementen
ist es nicht mehr möglich, die Anschlüsse mit herkömmlichen
Mitteln (optisch oder mit Messtastern) auf Kurzschlüsse zu
prüfen, wenn das Halbleiterbauelement auf der Leiterplatte
befestigt ist.
Als Stand der Technik wird auf den Artikel Broderick,
Steve, "Boards optimal testen", Elektronik 19/1998, S.
81-85 verwiesen, wo verschiedene bekannte Verfahren zum Prüfen
der Anschlüsse von in einem Gehäuse angeordneten und auf
einer Leiterplatte befestigten elektronischen
Halbleiterbauelementen erläutert werden. Alle bekannten
Verfahren haben den Nachteil, dass zum Prüfen der
Anschlüsse des Halbleiterbauelements ein Testadapter (z. B.
ein Nadelbettadapter) an die Anschlüsse angeschlossen
werden muss, dass die Anschlüsse also nicht verdeckt sein
dürfen.
Das in dem Artikel ebenfalls erwähnte Boundary-Scan-
Testverfahren eignet jedoch nur zur Prüfung der Verbindung
zwischen zwei Halbleiterbauelementen, die beide über eine
Joint-European-Test-Action-Group(JTAG)-Schnittstelle
(gemäß dem Institute of Electrical and Electronic Engineers
(IEEE)-Standard 1149) verfügen müssen. Der Boundary-Scan
hat zwar den Vorteil, dass die zu prüfenden elektronischen
Halbleiterbauelemente nicht mehr von außen zugänglich bzw.
von außen einsehbar sein müssen. Der Zugang zu den
elektronischen Halbleiterbauelementen erfolgt vielmehr über
die JTAG-Schnittstelle. Der Boundary-Scan wird im Stand der
Technik ausführlich beschrieben, so bspw. in dem
Informationspapier von SUN MICROELECTRONICS, Mountain View,
CA, USA, "Introduction to JTAG Boundary Scan", White Paper,
January 1997, Part No. WPR-0018-01, auf das ausdrücklich
Bezug genommen wird. Mit dem Boundary-Scan-Testverfahren
können jedoch nicht die Anschlüsse eines einzelnen
Halbleiterbauelements auf Kurzschlüsse überprüft werden.
Für den Boundary-Scan bedarf es stets zweier Bauelemente,
zwischen denen die Verbindung überprüft werden kann.
Der vorliegenden Erfindung liegt die Aufgabe zu Grunde, ein
Verfahren bzw. eine Vorrichtung der eingangs genannten Art
zu schaffen, mit dem auf einfache und zugleich zuverlässige
Weise die Anschlüsse eines elektronischen Halbleiterbauele
ments auch dann auf Kurzschlüsse überprüft werden können,
wenn die Anschlüsse bei auf der Leiterplatte befestigtem
Bauelement verdeckt, d. h. weder zugänglich noch sichtbar,
sind.
Zur Lösung schlägt die Erfindung ausgehend von dem
Verfahren der eingangs genannten Art vor, dass
- - jeder Anschluss mindestens einmal auf einen anderen Pegel als die diesem Anschluss unmittelbar benachbarten Anschlüsse gesetzt wird; und
- - während des Setzens der Anschlüsse die Stromaufnahme des elektronischen Halbleiterbauelements überwacht wird.
Das erfindungsgemäße Verfahren bzw. Vorrichtung setzt
voraus, dass die Anschlüsse des elektronischen
Halbleiterbauelements einzeln angesprochen werden können.
Als Pegel kann bspw. ein Potential verwendet werden. Reihum
wird jeder Anschluss des elektronischen
Halbleiterbauelements auf einen anderen Pegel gesetzt als
die dem Anschluss unmittelbar benachbarten Anschlüsse. Bei
in einer Rechteck-Netzstruktur angeordneten Anschlüssen
eines Ball-Grid-Array (BGA)-Gehäuses bedeutet dies bspw.,
dass ein Muster bestehend aus neun Anschlüssen von
Anschluss zu Anschluss über sämtliche zu prüfenden
Anschlüsse des in dem BGA-Gehäuse angeordneten
Halbleiterbauelements verschoben wird, wobei der zentrale
Anschluss einen anderen Pegel als die ihn unmittelbar
umgebenden Anschlüsse aufweist.
Der Anschluss, der einen anderen Pegel aufweist als die ihn
unmittelbar umgebenden Anschlüsse, wird mit den ihn
unmittelbar umgebenden Anschlüssen als Push-Pull-Treiber
konfiguriert. Der Anschluss kann entweder gleichzeitig mit
allen ihn unmittelbar umgebenden Anschlüssen oder
nacheinander mit jeweils einem ihn unmittelbar umgebenden
Anschluss als Push-Pull-Treiber betrieben werden. Besteht
zwischen zwei als Push-Pull-Treiber betriebenen Anschlüssen
ein Kurzschluss, steigt die Stromaufnahme des
elektronischen Halbleiterbauelements an. Dieser Anstieg der
Stromaufnahme wird registriert und ausgewertet. Aufgrund
eines Stromanstiegs kann also auf einen Kurzschluss
zwischen dem Anschluss und einem der ihn unmittelbar
umgebenden Anschlüsse geschlossen werden.
Mit dem erfindungsgemäßen Verfahren bzw. Vorrichtung kann
auf einfache und zuverlässige Weise ein Kurzschluss
zwischen Anschlüssen eines in einem Gehäuse angeordneten
elektronischen Halbleiterbauelements bei auf einer
Leiterplatte befestigtem Gehäuse und trotz verdeckter
Anschlüsse detektiert werden.
Mit dem erfindungsgemäßen Verfahren können die Anschlüsse
beliebig ausgebildeter elektronischer Halbleiterbauelemente
auf Kurzschlüsse geprüft werden. Vorzugsweise wird das
Verfahren jedoch zum Prüfen der Anschlüsse eines
Mikroprozessors eingesetzt. Die elektronischen
Halbleiterbauelemente können in beliebig ausgebildeten
Gehäusen angeordnet sein. Die besonderen Vorteile des
erfindungsgemäßen Verfahrens kommen jedoch insbesondere bei
solchen Gehäusen zum Tragen, bei denen die Anschlüsse bei
auf einer Leiterplatte befestigtem Gehäuse verdeckt, d. h.
nicht einsehbar oder zugänglich, sind. Das ist insbesondere
bei BGA-Gehäusen der Fall.
Gemäß einer vorteilhaften Weiterbildung der vorliegenden
Erfindung wird vorgeschlagen, dass die Anschlüsse des
elektronischen Halbleiterbauelements über eine Joint-
European-Test-Action-Group(JTAG)-Schnittstelle des
elektronischen Halbleiterbauelements auf die entsprechenden
Pegel gesetzt werden. Eine JTAG-Schnittstelle ist bei
vielen elektronischen Halbleiterbauelementen neuerer Bauart
vorhanden. Im Rahmen eines Boundary-Scan-Testverfahrens
wird die Verbindung zwischen zwei elektronischen
Halbleiterbauelementen überprüft, wobei der Zugang zu den
Halbleiterbauelementen über die JTAG-Schnittstelle erfolgt.
Gemäß der vorliegenden Weiterbildung wird die JTAG-
Schnittstelle zum Prüfen der Anschlüsse eines einzigen
Halbleiterbauelements auf Kurzschlüsse benutzt. Die JTAG-
Schnittstelle dient insbesondere dazu, um auf das zu
prüfende Halbleiterbauelement zugreifen und die Anschlüsse
gezielt auf verschiedene Pegel setzen zu können. Über die
JTAG-Schnittstelle wird jeder Anschluss derart angesteuert,
dass er mindestens einmal auf einen anderen Pegel gesetzt
wird als die ihm unmittelbar benachbarten Anschlüsse.
Gemäß einer vorteilhaften alternativen Weiterbildung der
vorliegenden Erfindung wird vorgeschlagen, dass das
elektronische Halbleiterbauelement Bestandteil eines
Mikrocomputers ist, wobei die Anschlüsse des elektronischen
Halbleiterbauelements durch ein auf dem Mikrocomputer
ablauffähiges Prüfprogramm gesetzt werden. Der Vorteil
dieser alternativen Weiterbildung besteht darin, dass auch
solche elektronische Halbleiterbauelemente überprüft werden
können, die nicht über eine JTAG-Schnittstelle verfügen.
Der Mikrocomputer wird zur Überprüfung der Anschlüsse des
Halbleiterbauelements auf Kurzschlüsse gewissermaßen in
einem Testbetrieb betrieben. Während des Testbetriebs läuft
das Prüfprogramm auf dem Mikrocomputer ab und setzt die
einzelnen Anschlüsse gezielt auf verschiedene Pegel. Diese
alternative Weiterbildung hat den zusätzlichen Vorteil,
dass sie einen Selbsttest des Mikrocomputers auf
Kurzschlüsse zwischen den Anschlüssen der elektronischen
Halbleiterbauelemente des Mikrocomputers ermöglicht, indem
bei Bedarf einfach das Prüfprogramm durchlaufen und die
Stromaufnahme der Halbleiterbauelemente überwacht wird.
Gemäß einer bevorzugten Ausführungsform der vorliegenden
Erfindung werden bei einem extern getriebenen Anschluss die
diesem Anschluss unmittelbar benachbarten Anschlüsse auf
einen anderen Pegel als der Anschluss gesetzt. Es werden
also nur diejenigen Anschlüsse über die JTAG-Schnittstelle
oder durch das Prüfprogramm auf verschiedene Pegel gesetzt,
die nicht extern getrieben werden.
Vorteilhafterweise wird vorgeschlagen, dass ein Anschluss
nach dem anderen auf logisch Eins gesetzt wird und die
diesem Anschluss unmittelbar benachbarten Anschlüsse auf
logisch Null gesetzt werden (Walking "1"). Bei in einer
Rechteck-Netzstruktur angeordneten Anschlüssen eines Ball-
Grid-Array(BGA)-Gehäuses bedeutet dies, dass ein Anschluss
auf logisch Eins gesetzt wird, wohingegen die acht diesem
Anschluss unmittelbar benachbarten Anschlüsse auf logisch
Null gesetzt werden. Dann wird die Stromaufnahme des
getesteten Halbleiterbauelements überprüft um
festzustellen, ob zwischen dem mittleren Anschluss und
einem der acht unmittelbar benachbarten Anschlüsse ein
Kurzschluss besteht. Das Muster bestehend aus neun
Anschlüssen wird über sämtliche Anschlüsse des BGA-Gehäuses
geschoben bis jeder Anschluss mindestens einmal auf einen
anderen Pegel gesetzt worden ist als die acht unmittelbar
benachbarten Anschlüsse. Es versteht sich, dass ein
Anschluss am Rand des BGA-Gehäuses nicht acht sondern
lediglich fünf unmittelbar benachbarte Anschlüsse und ein
Anschluss an der Ecke des BGA-Gehäuses lediglich drei
unmittelbar benachbarte Anschlüsse aufweist. Auch hier kann
das erfindungsgemäße Verfahren jedoch ohne weiteres
ausgeführt werden.
Gemäß einer alternativen Ausführungsform der vorliegenden
Erfindung wird vorgeschlagen, dass ein Anschluss nach dem
anderen auf logisch Null gesetzt wird und die diesem
Anschluss unmittelbar benachbarten Anschlüsse auf logisch
Eins gesetzt werden (Walking "0"). Bei dieser alternativen
Ausführungsform erfolgt das Prüfen der Anschlüsse auf
Kurzschlüsse in entsprechender Weise wie bei dem Walking
"1"-Verfahren.
Gemäß einer bevorzugten Ausführungsform der vorliegenden
Erfindung wird vorgeschlagen, dass das erfindungsgemäße
Verfahren zum Prüfen der Anschlüsse eines in einem Ball-
Grid-Array(BGA)-Gehäuse angeordneten elektronischen
Halbleiterbauelements auf Kurzschlüsse verwendet wird. Die
Anschlüsse von elektronischen Halbleiterbauelementen, die
in BGA-Gehäusen angeordnet sind, sind bei auf einer
Leiterplatte befestigtem Gehäuse verdeckt, d. h. die
Anschlüsse können weder optisch eingesehen noch kann auf
sie mit Hilfe eines Messtasters (z. B. eines
Nadelbettadapters) zugegriffen werden. In BGA-Gehäusen
angeordnete Halbleiterbauelemente konnten bisher nach der
Befestigung auf einer Leiterplatte nicht oder nur äußerst
unzureichend auf Kurzschlüsse zwischen den Anschlüssen
überprüft werden. Mit dem erfindungsgemäßen Verfahren ist
es nun erstmals möglich, auf einfache und zuverlässige
Weise die Anschlüsse eines in einem BGA-Gehäuse
angeordneten elektronischen Halbleiterbauelements auf
Kurzschlüsse zu überprüfen. Durch die zunehmende
Verbreitung von BGA-Gehäusen wird dem erfindungsgemäßen
Verfahren in Zukunft eine besonders große Bedeutung
zukommen.
Schließlich wird vorgeschlagen, dass das erfindungsgemäße
Verfahren bzw. Vorrichtung zum Prüfen der Anschlüsse eines
in einem Gehäuse angeordneten Mikroprozessors auf
Kurzschlüsse verwendet wird.
Ein bevorzugtes Ausführungsbeispiel der vorliegenden
Erfindung wird im Folgenden an Hand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 die Unterseite eines Ball-Grid-Array(BGA)-
Gehäuses mit in einer Rechteck-Netzstruktur
angeordneten Anschlüssen, die mit einem
erfindungsgemäßen Verfahren auf Kurzschlüsse
überprüft werden;
Fig. 2 zwei Anschlüsse des BGA-Gehäuses aus Fig. 1
im Ausschnitt; und
Fig. 3 ein Ablaufdiagramm eines erfindungsgemäßen
Verfahrens gemäß einer bevorzugten
Ausführungsform.
In Fig. 1 ist ein Ausschnitt der Unterseite eines Ball-
Grid-Array(BGA)-Gehäuses 1 dargestellt. Auf der Unterseite
des BGA-Gehäuses 1 ist eine Vielzahl von elektrischen
Anschlüssen 2 in einer Rechteck-Netzstruktur angeordnet.
Das BGA-Gehäuse 1 wird mit seiner Unterseite auf einer
Leiterplatte befestigt, so dass die Anschlüsse 2 auf
entsprechenden Kontaktflächen der Leiterplatte liegen. Die
Anschlüsse 2 sind als Lötkugeln ausgebildet, die durch
Erhitzen schmelzen und eine elektrisch leitenden Verbindung
mit den Kontaktflächen der Leiterplatte eingehen.
Bereits während der Fertigung des elektronischen
Halbleiterbauelements, während des Verpackens des
Halbleiterbauelements in dem BGA-Gehäuse 1 oder während der
Befestigung des BGA-Gehäuses 1 auf der Leiterplatte können
sich Kurzschlüsse zwischen einzelnen Anschlüssen 2 des
Halbleiterbauelements ausbilden. Da die Anschlüsse 2 des in
dem BGA-Gehäuse 1 angeordneten Halbleiterbauelements bei
auf der Leiterplatte befestigtem BGA-Gehäuse 1 verdeckt
sind, d. h. sie sind weder optisch einsehbar noch kann auf
sie mit Hilfe eines Nadelbettadapters zugegriffen werden,
gestaltet sich das Prüfen der Anschlüsse auf Kurzschlüsse
sehr problematisch. Zu diesem Zweck schlägt die vorliegende
Erfindung ein Verfahren zum Prüfen der Anschlüsse 2 auf
Kurzschlüsse vor, mit dem auf einfache und zuverlässige
Weise auch die Anschlüsse von Halbleiterbauelementen auf
Kurzschlüsse überprüft werden können, die in solchen
Gehäusen angeordnet sind, bei denen die Anschlüsse nach der
Befestigung des Gehäuses auf der Leiterplatte verdeckt
sind.
In Fig. 3 ist ein Ablaufdiagramm eines erfindungsgemäßen
Verfahrens gemäß einer bevorzugten Ausführungsform
dargestellt. Es beginnt in Funktionsblock 10, und in
Funktionsblock 11 wird der erste Anschluss 2 des BGA-
Gehäuses 1 ausgewählt. In Funktionsblock 12 wird der
ausgewählte Anschluss 2a auf einen Pegel logisch Null
gesetzt, und in einem Funktionsblock 13 werden alle diesem
Anschluss 2a unmittelbar benachbarten Anschlüsse 2b auf
einen Pegel logisch 1 gesetzt. Anschließend wird in einem
Abfrageblock 14 überprüft, ob die Stromaufnahme des
elektronischen Halbleiterbauelements auf Grund der an den
Anschlüssen 2a, 2b anliegenden Pegel angestiegen ist.
Warum ein Kurzschluss zwischen zwei Anschlüssen 2a, 2b zu
einem Anstieg der Stromaufnahme des Halbleiterbauelements
führt, wird im Folgenden unter Bezugnahme auf Fig. 2 näher
erläutert. In Fig. 2 sind die Anschlüsse 2a, 2b des in dem
BGA-Gehäuse 1 aus Fig. 1 angeordneten elektronischen
Halbleiterbauelements vergrößert dargestellt. Der Anschluss
2a wird mit den ihn unmittelbar umgebenden Anschlüssen 2b
als Push-Pull-Treiber konfiguriert. An die Anschlüsse 2a,
2b sind jeweils zwei Transistoren 3, 4; 5, 6 angeschlossen.
Der Transistor 3 ist mit seinem Emitter mit dem Kollektor
des Transistors 4 und der Transistor 5 mit seinem Emitter
mit dem Kollektor des Transistors 6 verbunden. Der
Kollektor des Transistors 3 und der Kollektor des
Transistors 5 liegen jeweils an Versorgungsspannung U_V.
Der Emitter der Transistors 4 und der Emitter des
Transistors 6 liegen jeweils auf Masse.
Im Normalfall besteht zwischen dem Anschluss 2a und dem
Anschluss 2b kein Kurzschluss, d. h. die Verbindung 7
zwischen den beiden Anschlüssen 2a, 2b ist unterbrochen.
Die Unterbrechung ist in Fig. 2 mit dem Bezugszeichen 8
gekennzeichnet. In dem in Fig. 2 dargestellten
Normalzustand nimmt das elektronische Halbleiterbauelement
einen Strom von bspw. 200 mA auf. Kommt es jedoch zwischen
dem Anschluss 2a und dem Anschluss 2b zu einem Kurzschluss,
so fließt ein Strom über den Transistor 3 und über die
Verbindung 7 in Richtung des Anschlusses 2b. Dadurch steigt
der von dem elektronischen Halbleiterbauelement
aufgenommene Strom auf einen Wert von etwa 220 mA an.
Dieser Anstieg der Stromaufnahme des elektronischen
Halbleiterbauelements wird in dem Abfrageblock 14
überprüft.
Falls in dem Abfrageblock 14 ein Stromanstieg festgestellt
wurde, wird zu Funktionsblock 15 verzweigt, wo das
Vorliegen eines Kurzschlusses festgehalten wird. Von
Funktionsblock 15 wird dann an das Ende des
erfindungsgemäßen Verfahrens in Funktionsblock 16
übergegangen (durchgezogene Linie). Alternativ ist es auch
denkbar, nach der Detektion eines Kurzschlusses das
erfindungsgemäße Verfahren ganz normal fortzusetzen und von
Funktionsblock 15 zu Funktionsblock 17 überzugehen
(gestrichelte Linie).
Falls in Funktionsblock 14 kein Anstieg der Stromaufnahme
des elektronischen Halbleiterbauelements festgestellt wird,
wird zu Funktionsblock 17 verzweigt, wo der nächste
Anschluss 2 ausgewählt wird. In einem nachfolgenden
Abfrageblock 18 wird überprüft, ob bereits alle Anschlüsse
2 des in dem BGA-Gehäuse 1 angeordneten elektronischen
Halbleiterbauelements geprüft worden sind. Falls nein, wird
zu dem Funktionsblock 12 verzweigt, wo das Verfahren für
den nunmehr ausgewählten Anschluss 2 noch einmal
durchlaufen wird.
Falls sich in dem Abfrageblock 18 jedoch ergibt, dass alle
Anschlüsse 2 des elektronischen Halbleiterbauelements
geprüft worden sind, wird zu Funktionsblock 19 verzweigt.
In dem Funktionsblock 19 wird eine Auswertung der
Messergebnisse durchgeführt, das Vorliegen eines
Kurzschlusses festgestellt und der Kurzschluss ggf.
lokalisiert. Von dem Funktionsblock 19 wird dann zum Ende
des Verfahrens in Funktionsblock 16 verzweigt.
Erfindungsgemäß werden die Anschlüsse 2 des elektronischen
Halbleiterbauelements entweder über eine Joint-European-
Test-Action-Group(JTAG)-Schnittstelle des elektronischen
Halbleiterbauelements auf die verschiedenen Pegel gesetzt.
Alternativ wird vorgeschlagen, dass das elektronische
Halbleiterbauelement Bestandteil eines Mikrocomputers ist,
wobei die Anschlüsse des Halbleiterbauelements durch ein
auf dem Mikrocomputer ablauffähiges Prüfprogramm auf
verschiedene Pegel gesetzt werden. Das zu prüfende
elektronische Halbleiterbauelement ist vorzugsweise ein
Mikroprozessor eines Mikrocomputers.
Claims (9)
1. Verfahren zum Prüfen der Anschlüsse (2) eines in einem
Gehäuse (1) angeordneten und auf einer Leiterplatte
befestigten elektronischen Halbleiterbauelements auf
Kurzschlüsse, dadurch gekennzeichnet, dass
- - jeder Anschluss (2a) mindestens einmal auf einen anderen Pegel als die diesem Anschluss (2a) unmittelbar benachbarten Anschlüsse (2b) gesetzt wird; und
- - während des Setzens der Anschlüsse (2a, 2b) die Stromaufnahme des elektronischen Halbleiterbauelements überwacht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
dass die Anschlüsse (2a, 2b) des elektronischen
Halbleiterbauelements über eine Joint-European-Test-Action-
Group(JTAG)-Schnittstelle des elektronischen
Halbleiterbauelements auf die entsprechenden Pegel gesetzt
werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
dass das elektronische Halbleiterbauelement Teil eines
Mikrocomputers ist, wobei die Anschlüsse (2a, 2b) des
elektronischen Halbleiterbauelements durch ein auf dem
Mikrocomputer ablauffähiges Prüfprogramm gesetzt werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, dass bei einem extern getriebenen Anschluss
(2a) die diesem Anschluss (2a) unmittelbar benachbarten
Anschlüsse (2b) auf einen anderen Pegel als der Anschluss
(2a) gesetzt werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, dass ein Anschluss nach dem anderen auf
logisch Eins gesetzt wird und die diesem Anschluss
unmittelbar benachbarten Anschlüsse auf logisch Null
gesetzt werden (Walking "1").
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, dass ein Anschluss (2a) nach dem anderen
auf logisch Null gesetzt wird und die diesem Anschluss (2a)
unmittelbar benachbarten Anschlüsse (2b) auf logisch Eins
gesetzt werden (Walking "0").
7. Verwendung des Verfahrens nach einem der Ansprüche 1
bis 6 zum Prüfen der Anschlüsse (2) eines in einem Ball-
Grid-Array(BGA)-Gehäuse (1) angeordneten elektronischen
Halbleiterbauelements auf Kurzschlüsse.
8. Verwendung des Verfahrens nach einem der Ansprüche 1
bis 6 zum Prüfen der Anschlüsse (2) eines in einem Gehäuse
angeordneten Mikroprozessors auf Kurzschlüsse.
9. Vorrichtung zum Prüfen der Anschlüsse (2) eines in
einem Gehäuse (1) angeordneten und auf einer Leiterplatte
befestigten elektronischen Halbleiterbauelements auf
Kurzschlüsse, dadurch gekennzeichnet, dass
- - erste Mittel enthalten sind, die jeden Anschluss (2a) mindestens einmal auf einen anderen Pegel als die diesem Anschluss (2a) unmittelbar benachbarten Anschlüsse (2b) setzen; und
- - dass zweite Mittel enthalten sind, die während des Setzens der Anschlüsse (2a, 2b) die Stromaufnahme des elektronischen Halbleiterbauelements überwachen.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19963207A DE19963207A1 (de) | 1999-12-28 | 1999-12-28 | Verfahren und Vorrichtung zum Prüfen der Anschlüsse eines elektronischen Halbleiterbauelements |
| FR0016884A FR2803040B1 (fr) | 1999-12-28 | 2000-12-22 | Procede et dispositif de controle des raccordements d'un semi-conducteur |
| JP2000392805A JP2001228193A (ja) | 1999-12-28 | 2000-12-25 | 半導体電子デバイスの接続端の短絡検査方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19963207A DE19963207A1 (de) | 1999-12-28 | 1999-12-28 | Verfahren und Vorrichtung zum Prüfen der Anschlüsse eines elektronischen Halbleiterbauelements |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19963207A1 true DE19963207A1 (de) | 2001-07-05 |
Family
ID=7934642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19963207A Withdrawn DE19963207A1 (de) | 1999-12-28 | 1999-12-28 | Verfahren und Vorrichtung zum Prüfen der Anschlüsse eines elektronischen Halbleiterbauelements |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2001228193A (de) |
| DE (1) | DE19963207A1 (de) |
| FR (1) | FR2803040B1 (de) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1183952A (ja) * | 1997-09-12 | 1999-03-26 | Fujitsu Ltd | 電子回路の試験方法及び試験装置 |
-
1999
- 1999-12-28 DE DE19963207A patent/DE19963207A1/de not_active Withdrawn
-
2000
- 2000-12-22 FR FR0016884A patent/FR2803040B1/fr not_active Expired - Fee Related
- 2000-12-25 JP JP2000392805A patent/JP2001228193A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| FR2803040A1 (fr) | 2001-06-29 |
| JP2001228193A (ja) | 2001-08-24 |
| FR2803040B1 (fr) | 2005-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2319011C2 (de) | Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens | |
| DE3111852C2 (de) | ||
| DE3709032A1 (de) | Grossschaltkreis-halbleitervorrichtung | |
| DE19801557B4 (de) | Kontakt-Prüfschaltung in einer Halbleitereinrichtung | |
| DE19809509A1 (de) | Halbleitervorrichtung | |
| DE19507127A1 (de) | Adaptersystem für Baugruppen-Platinen, zu verwenden in einer Prüfeinrichtung | |
| DE102006030633A1 (de) | Sockel für ein Prüfgerät | |
| DE19961791C2 (de) | Anordnung zum Testen von Chips mittels einer gedruckten Schaltungsplatte | |
| DE3723573A1 (de) | Vorrichtung zur funktionsueberpruefung integrierter schaltkreise | |
| DE602004012215T2 (de) | Elektronikmodul mit abtrennbarer Schaltung und Verfahren zur Herstellung | |
| DE10155467B4 (de) | Verfahren und Vorrichtung zum Auffinden eines Fehlers in einem Signalpfad auf einer Leiterplatte | |
| DE19743264C2 (de) | Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Emulationsschaltkreisanordnung mit zwei integrierten Schaltkreisen | |
| DE10060585A1 (de) | Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung | |
| DE19963207A1 (de) | Verfahren und Vorrichtung zum Prüfen der Anschlüsse eines elektronischen Halbleiterbauelements | |
| DE102004034357A1 (de) | Prüfkarten Trägerelement | |
| EP1860447B1 (de) | Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung | |
| DE10317102B4 (de) | Verfahren zum Ermitteln einer Position einer Unterbrechnung in einem Schaltkreis | |
| DE102013214478A1 (de) | Nutzen mit mehreren Leiterplatten und Verfahren zu seiner Herstellung | |
| DE602005003583T2 (de) | Vorrichtung und verfahren zum testen von mindestens einer leitenden verbindung zur bildung einer elektrischen verbindung zwischen einem elektrischen bauteil und einer leiterplatte | |
| EP0146782B1 (de) | Adaptereinrichtung zur Herstellung einer lösbaren elektrischen Verbindung zwischen Kontaktelementen eines ersten elektrischen Bauteils und Kontaktelementen eines zweiten elektrischen Bauteils | |
| DE10343578B4 (de) | Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen und Verfahren zu seiner Herstellung | |
| DE4438449A1 (de) | Verfahren zur direkten Kontaktierung elektronischer Bauelemente mit einem Träger und direkt kontaktierbare Bauelemente hierzu | |
| DE3938847A1 (de) | Thermoelementanordnung und verfahren zu ihrer herstellung | |
| DE10259300B4 (de) | Halbleiter-Bauelement-Test-Gerät, Halbleiter-Bauelement-Test-System und Halbleiter-Bauelement-Test-Verfahren zum Testen der Kontaktierung bei übereinanderliegenden Halbleiter-Bauelementen | |
| DE3705081A1 (de) | Verfahren zur messung der loetbarkeit von durchkontaktierungen in leiterplatten und vorrichtung zur durchfuehrung des verfahrens |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |