DE19962233A1 - Telekommunikationseinrichtung mit nicht-invertierter und invertierter Signalverteilung - Google Patents
Telekommunikationseinrichtung mit nicht-invertierter und invertierter SignalverteilungInfo
- Publication number
- DE19962233A1 DE19962233A1 DE1999162233 DE19962233A DE19962233A1 DE 19962233 A1 DE19962233 A1 DE 19962233A1 DE 1999162233 DE1999162233 DE 1999162233 DE 19962233 A DE19962233 A DE 19962233A DE 19962233 A1 DE19962233 A1 DE 19962233A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- group
- clock
- inverting
- central
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/005—Interface circuits for subscriber lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
- H04M2201/22—Synchronisation circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/18—Automatic or semi-automatic exchanges with means for reducing interference or noise; with means for reducing effects due to line faults with means for protecting lines
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Electronic Switches (AREA)
Abstract
In einer Telekommunikationseinrichtung, z. B. DLU, wird je ein zentrales Signal von zwei Signalerzeugermittel erzeugt und an gruppenweise organisierte periphere Komponenten (S21, S22, ..., S3n) verteilt. In jeder Gruppe (GR2) sind zwei Signalverteileinrichtungen (B0, B1) vorgesehen; die eine, nicht-invertierende Signalverteileinrichtung (B0) leitet das eine zentrale Signal (ck0) als nicht-inverses Signal (cb0) den peripheren Komponenten zu, während die andere, invertierende Einrichtung (B1) das andere zentrale Signal (ck1) als inverses Signal (cb1) den peripheren Komponenten zuleitet.
Description
Die Erfindung betrifft eine Telekommunikationseinrichtung mit
zumindest einem zentralen Signalerzeugermittel zur Erzeugung
jeweils zumindest eines, für eine Anzahl von peripheren Kom
ponenten bestimmten zentralen Signals, wobei die peripheren
Komponenten in Gruppen organisiert sind, sowie in den Gruppen
jeweils zumindest zwei Signalverteileinrichtungen vorgesehen
sind, welchen jeweils das zumindest eine zentrale Signal zur
Zuleitung an die peripheren Komponenten der betreffenden
Gruppe in Form zumindest eines gruppeninternen Signales zuge
führt ist, und die Signalmuster der gruppeninternen Signale
der Signalverteileinrichtungen einander entsprechen und zu
einander phasenstarr sind.
In Telekommunikationsnetzen verwendete Einrichtungen, wie
z. B. Vermittlungsstationen, Konzentratoren u. dgl., stellen
oftmals räumlich ausgedehnte elektronische Anlagen dar. Eine
Telekommunikationseinrichtung weist hierbei neben zentralen
Einrichtungen eine Reihe peripherer Komponenten auf, mit
denen Daten über Busse, die somit als Verteilsysteme dienen,
ausgetauscht werden.
Dies sei an dem Beispiel einer Konzentratoreinrichtung - ge
wöhnlich als DLU ('Digital Line Unit') bezeichnet - erläu
tert. In einer DLU sind eine Anzahl, z. B. bis zu 126, gleich
artiger Teilnehmerschaltungen (SLMs, 'Subscriber Line Mod
ules') vorgesehen, die in der DLU die einzelnen Teilnehmeran
schlussstellen realisieren und mit denen der Zentralprozessor
der DLU Daten über beispielsweise den bekannten PCM30-Bus
austauscht. Die ausgetauschten Daten enthalten gewöhnlich die
Sprachinformation einer Verbindung des Telekommunikations
netzes, können aber natürlich auch andere über eine Telekom
munikationsverbindung ausgetauschte Information enthalten;
außerdem wird - zumeist in eigens hierfür reservierten Zeit
schlitzen des PCM30-Bus - Signalisierungsinformation ausge
tauscht. Hierbei erfolgt die Aussendung von Information durch
die SLMs über den PCM-Bus synchron innerhalb vorgeschriebener
Toleranzen aufgrund eines Systemtaktes. Aus Sicherheitsgrün
den sind die zentralen Einrichtungen der DLU gedoppelt ausge
führt. Unabhängig von dem eigentlichen Datenfluss werden
hierbei zugehörende Taktsignale, z. B. Rahmenpulse und der
sogenannte Clock-Takt, von zentralen Schaltkreisen der DLU
erzeugt und über eigenes Taktverteilsystem, dem als Signal
verteileinrichtungen beispielsweise sogenannte Busverteiler
('bus distributor', BD) zugehören, an die peripheren Kompo
nenten verteilt.
Insbesondere im Fall der in einem getakteten System verwen
deten Taktsignale führen die Spannungs/Strompulse, welche im
Zuge der Datenverteilung auf den Verteilsystemen auftreten,
zu elektromagnetischen Störfelder, die sich naturgemäß auch
außerhalb der DLU bzw. der Telekommunikationseinrichtung aus
breiten können. Für diese auch als Elektro-Smog bezeichneten
Störfelder wurden in sogenannten EMV-Standards ("Elektro-
Magnetische Verträglichkeit") Grenzwerte festgelegt, die von
einer elektronischen Einrichtung ausgesendeten Störfelder
nicht überschreiten dürfen, um schädliche Wirkungen auf ande
re elektronische Geräte zu vermeiden.
Bekannte Lösungen zur Vermeidung bzw. Verringerung von Stör
strahlung beruhen auf Schirmungen, die freilich zum Erreichen
einer effizienten Unterdrückung von Strahlung die betreffen
den Schaltkreise möglichst weitgehend umgeben sollten. Beson
ders im Falle von z. B. Telekommunikationseinrichtungen, bei
denen Signalleitungen - z. B. Teilnehmeradern, periphere Busse
usw. - herausgeführt sind, ist eine einwandfreie Schirmung
stets nur mit beträchtlichem Aufwand der verwendeten Materia
lien und der Installation verbunden und somit kostspielig.
Für Anwendungen, in denen Signalleitungen aus einer Anlage
herausgeführt sind, sind daher andere Lösungswege attraktiv.
Ein Lösungsansatz zur Verringerung der Strahlung bestünde
darin, die Änderungen der elektrischen Zustände zu "verlang
samen", z. B. Schaltflanken abzuflachen oder niedrige Takt-
bzw. Bitraten zu verwenden; die Möglichkeiten dieses Lösungs
ansatzes sind naturgemäß technisch stark eingeschränkt, da
sonst eine Verringerung der effektiven Datenübertragungsrate
in Kauf genommen werden müsste.
Eine anderer bekannter Weg zur Verringerung von durch Signal
leitungen hervorgerufener Störstrahlung beruht auf der Ver
wendung invertierter Signale. Hierbei erfolgt die Übertragung
eines Signals derart, dass z. B. mittels eines Differenztrei
bers zu dem Signal ein invertiertes Signal erzeugt wird und
sowohl das ursprüngliche als auch das invertierte Signal auf
jeweils einer eigenen Leitung zu den betreffenden peripheren
Komponenten geleitet wird. Diese sogenannte "symmetrische
Übertragung" geht jedoch mit einer Verdoppelung des Aufwands
für die Leitungen einher; zudem müssen zusätzlich Differenz
treiber und -empfänger vorgesehen sein. Gerade im Fall eines
gedoppelten Systems, in dem ohnedies Teilsysteme mehrfach
realisiert sind und daher ein nicht unbeträchtlicher Komple
xitätsgrad erreicht ist, führt diese Lösung somit zu einem
oft als nicht tragbar empfundenen Mehraufwand.
Es ist Aufgabe der Erfindung, den Einsatz invertierter Signa
le zur Verringerung von Störstrahlung zu verbessern und ins
besondere für gedoppelte Systeme den Implementierungsaufwand
gegenüber der "symmetrischen Übertragung" zu verringern.
Die gestellte Aufgabe wird von einer Telekommunikations
einrichtung der eingangs genannten Art gelöst, worin zumin
dest in einer der Gruppen
- - zumindest eine Signalverteileinrichtung als nicht-invertie rende Einrichtung realisiert ist und das zumindest eine von ihr erzeugte gruppeninterne Signal als nicht-inverses Si gnal den peripheren Komponenten der betreffenden Gruppe zu geleitet ist, sowie
- - zumindest eine Signalverteileinrichtung als invertierende Einrichtung realisiert ist und das zumindest eine von ihr erzeugte gruppeninterne Signal als inverses Signal glei chermaßen den peripheren Komponenten der betreffenden Grup pe zugeleitet ist.
Die erfindungsgemäße Lösung sieht vor, dass das zu verteilen
de Signal von einer der doppelt vorgesehenen Signalverteil
einrichtungen zwar in der ursprünglichen Form - nicht-inver
ses Signal - an die peripheren Komponenten verteilt wird,
von der anderen Signaleinrichtung dagegen in inverser Form
verteilt wird. Hierbei nutzt die Erfindung aus, dass in der
artigen gedoppelten Systemen bereits zwei Verteilsysteme
vorgesehen sind. Anstelle nun zur Realisierung einer symme
trischen Übertragung jeweils ein Verteilsystem für das nicht
inverse und das inverse Signal auszubilden, werden die beiden
vorhandenen gedoppelten Verteilsysteme genutzt, um das nicht-
inverse und das inverse Signal den peripheren Komponenten
zuzuleiten. Aufgrund des Umstands, dass in gebräuchlichen
Systemen mit gedoppelten Komponenten die beiden Verteilsyste
me parallel geführt werden, wird eine beträchtliche gegensei
tige Kompensation der Störstrahlung, welche von den auf den
beiden Verteilersystemen übertragenen Signalen ausgeht, er
reicht.
Es sei an dieser Stelle hervorgehoben, dass gemäß dem Erfin
dungsgedanken das nicht-inverse Signal und das inverse Signal
in den Signalverteileinrichtungen getrennt voneinander - wenn
auch durch miteinander synchronisierte elektronische Einrich
tungen - erzeugt werden und nicht etwa das eine Signal von
dem anderen z. B. mittels eines Invertierers abgeleitet wird.
In einer bevorzugten Ausführungsform der Erfindung, die be
sonders im Falle eines Systems mit gedoppelter Zentralein
richtung bzw. gedoppelter zentraler Takterzeugung zweckmäßig
ist, also wenn zumindest zwei gleichartige, gegeneinander
synchronisierbare zentrale Signalerzeugermittel vorgesehen
sind, ist es günstig, wenn die von diesen erzeugten zentralen
Signale zueinander gleichartig und phasenstarr sind, und in
jeder Gruppe das zumindest eine zentrale Signal des einen
Signalerzeugmittels der zumindest einen nicht-invertierenden
Signalverteileinrichtung, jedoch das zumindest eine zentrale
Signal des anderen Signalerzeugmittels der zumindest einen
invertierende Signalverteileinrichtung zugeführt ist.
Günstigerweise sind die Signalverteileinrichtungen als nicht-
invertierende bzw. invertierende Taktverteiler zumindest
eines zentralen Taktsignals in Form gruppeninterner nicht-
inverser bzw. inverser Taktsignale realisiert. In diesem Fall
kommt die Erfindung in besonders vorteilhafter Weise zur
Geltung, da Taktsignale zum einen aufgrund ihrer vergleichs
weise hohen Frequenz und der naturgemäß ausgeprägten Flanken
steilheit eine besonders auffällige Quelle für Störstrahlung,
zum anderen aufgrund ihrer Regelmäßigkeit besonders gut in
parallelen Taktgeneratoren synchronisiert zu erzeugen sind.
Des weiteren ist es vorteilhaft, wenn bei zumindest einer der
peripheren Komponenten ein Auswahlmittel vorgesehen ist, dem
zumindest ein gruppeninternes Signal über mehrere Auswahl
eingänge, zur Auswahl eines der Signale der Auswahleingänge
zugeführt ist, wobei den Auswahleingängen jeweils ein Trei
bermittel - nämlich zumindest einem Eingang ein nicht-inver
tierendes Treibermittel sowie zumindest einem Eingang ein
invertierendes Treibermittel - vorgeschaltet ist.
In einer besonders zweckmäßige Realisierung der Erfindung ist
die erfindungsgemäße Telekommunikationseinrichtung als digi
tale Vermittlungseinrichtung oder -komponente eines Telekom
munikationsnetzes, z. B. als eine Konzentatoreinrichtung oder
eine Anschlussgruppe, und die peripheren Komponenten als
deren Peripherieeinrichtungen, z. B. Teilnehmerschaltungen
oder Schnittstelleneinrichtungen, realisiert sind.
Die Erfindung samt weiterer Vorzüge wird im folgenden anhand
eines Ausführungsbeipiels näher erläutert, welches die Ver
teilung des PCM-Bus-Taktsignals in einer DLU eines digitalen
Telekommunikationsnetzes betrifft. Hierbei werden die beige
fügten Figuren herangezogen, welche zeigen:
Fig. 1 die Gliederung der DLU in zwei Blockdiagrammen, näm
lich (a) die DLU mit deren Einschubrahmen, die je
weils eine Busverteiler-Doppelgruppe darstellen, und
(b) eine Busverteiler-Doppelgruppe mit als Einschüben
realisierten Teilnehmerschaltungen der DLU;
Fig. 2 in einem Blockdiagramm die erfindungsgemäße Vertei
lung der Taktsignale in der Busverteiler-Doppelgruppe
der Fig. 1 (b);
Fig. 3 in einem Signaldiagramm die Taktsignale der Fig. 2;
sowie
Fig. 4 eine Variante zu Fig. 2 mit bedingt invertierten
Takteingängen.
Zunächst bezugnehmend auf Fig. 1, weist die DLU Kl des ge
zeigten Ausführungsbeipiels eine Anzahl von Baugruppenzeilen
- sogenannte Shelfs - auf. In dem hier gezeigten Beispiel
sind acht Zeilen Z0, Z1, Z2, Z3, . . ., Z7 (Fig. 1 (a)) vorgesehen, von
denen jeweils zwei in einem Einschubrahmen GR1, . . ., GR4 unterge
bracht sind. Der Rahmen GR1 ist der "Basisrahmen"; in ihm
sind unter anderem die zentralen Steuereinrichtungen der DLU
untergebracht. Die zentralen Steuereinrichtungen C0, C1 sind
für die Erzeugung einer Anzahl von Signale, z. B. Taktsignale
und Bussignale des PCM30-Busses, welche für die peripheren
Komponenten bestimmt sind, sowie zur Entgegennahme von Signa
len von den peripheren Komponenten eingerichtet. Im folgenden
ist, der Einfachheit halber, die Erfindung am Beispiel des in
der zentralen Steuereinrichtung erzeugten DLU-Taktes näher
beschrieben, ohne dass dies eine Einschränkung der Erfindung
auf diesen Anwendungsfall bedeuten würde - vielmehr kann die
Erfindung ebenso für andere an periphere Komponenten verteil
te Signale verwendet werden -, und in den Figuren ist dement
sprechend lediglich die Verteilung dieses Taktsignals ge
zeigt.
In der DLU K1 ist die Steuerelektronik C0, C1 doppelt reali
siert - vgl. Fig. 1(a) - wobei in den Zeilen Z0, Z1 des Basis
rahmens GR1 je eine Steuereinrichtung C0, C1 vorgesehen ist.
Jede Steuereinrichtung C0, C1 weist einen (in Fig. 1 nicht
dargestellten) Taktgenerator zur Erzeugung eines als DLU-Takt
verwendbaren Taktsignals ck0, ck1 auf.
Die zwei Taktgeneratoren der Steuereinrichtungen C0, C1 erzeu
gen jeweils ein eigenes Taktsignal ck0, ck1. Durch (in der
Figur reicht gezeigte) zusätzliche Verbindungen zwischen den
Steuereinrichtungen C0, C1 ist gewährleistet, dass die beiden
Taktsignale ck0, ck1 zueinander synchron sind, wobei im ge
wöhnlichen Betrieb einer der Taktgeneratoren, z. B. jener der
Einrichtung C0, als Master-Einheit durch das von ihm erzeugte
Taktsignal ck0 die Phasenlage des Taktsignals vorgibt und
aufgrund dieses Taktsignals der andere Taktgenerator, in
diesem Beispiel jener der Einrichtung C1, als Slave-Einheit
das Taktsignal ck1 mit einer Phasenlage entsprechend dem
Master-Taktsignal ck0 erzeugt. Sollte einer der Taktgenerato
ren ausfallen oder auf andere Weise außer Betrieb gehen, so
erzeugt die andere Taktgenerator-Einheit unabhängig ihr Takt
signal ck0 bzw. ck1 für die Taktversorgung der SLM-Komponen
ten. Auf diese Weise sind die SLM-Baugruppen von dem Ausfall
eines zentralen Taktgenerators nicht betroffen, da sie dann
den Betrieb beruhend auf dem verbleibenden Taktsignal fort
führen können.
In jeder Baugruppenzeile Z0-Z7 ist eine Anzahl von SLM-Karten
S vorgesehen, beispielsweise bis zu 16 SLM-Karten; lediglich
in den Zeilen Z0, Z1 des Basisrahmens ist in je einem der
Kartenplätze eine zentrale Steuereinrichtung C0 bzw. C1 an
stelle einer SLM-Karte untergebracht. Eine Zeile kann bei
spielsweise bis zu 16 Kartenplätze aufweisen; in der DLU sind
somit bis zu 8 × 16 - 2 = 126 SLM-Karten vorgesehen. Jede
Zeile weist eine Busverteilereinheit B - z. B. als sogenanntes
'bus distributor module' - auf, die ein Taktsignal ck0 oder
ck1 von der betreffenden Steuereinheit erhält und an die SLM-
Karten eines Rahmens verteilt. Jeder Busverteilereinheit ist
jeweils eines der Taktsignale zugeleitet, und zwar sind gemäß
der Architektur der DLU K1 des gezeigten Ausführungsbeispiels
jene Busverteilereinheiten der geradzahligen Zeilen Z0, Z2, . . .,
Z6 von dem Taktsignal ck0 versorgt, dagegen jene der ungerad
zahligen Zeilen Z1, Z3, . . ., Z7 von dem Taktsignal ck1.
Fig. 1(b) zeigt dies am Beispiel der Gruppe GR2, welche die
Zeilen Z2 und Z3 umfasst. Jede der Zeilen Z2, Z3 weist je eine
Busverteilereinheit B0, B1 auf, die den zugeordneten Takt
ck0, ck1 von dem betreffenden Taktgenerator (in Fig. 1(b)
nicht gezeigt) erhält, diesen Takt verstärkt und als gruppen
internen Takt cb0, cb1 an die der Gruppe zugeordneten SLM-
Karten S21, . . ., S2n, S31, . . ., S3n verteilt.
Es sei an dieser Stelle darauf hingewiesen, dass die hier
verwendeten Begriffe "zentral" und "peripher" als zueinander
gegensätzliche, organisatorische Begriffe in Bezug auf die
Verteilung von Signalen innerhalb der jeweils betrachteten
Einrichtung aufzufassen sind und sich nicht etwa auf eine
räumliche Anordnung der Bestandteile der elektronischen Ein
richtung beziehen. Wird insbesondere eine DLU wie die in
Fig. 1 gezeigte DLU K1 betrachtet, so stellen darin die SLM-
Karten S als "dezentrale Einheiten" periphere Komponenten
dar, denen als zentrale Einheit die zentrale Steuerung C0, C1
der DLU sowie als "teilzentrale" Einheiten die Busvertei
lereinheiten BD, welche jeweils eine Gruppe peripherer Kompo
nenten versorgen, gegenüberstehen.
Zufolge von Beobachtungen der Anmelderin geht ein wesentli
cher Teil der in einer DLU erzeugten Störstrahlung von den
Signalleitungen für die Taktsignale cb0, cb1 aus. Zur Verrin
gerung der Gesamtstörstrahlung sieht nun die Erfindung vor
die beiden Signale cb0, cb1 als zueinander inverse Signale zu
erzeugen und an die betreffenden peripheren Komponenten zu
verteilen. Dies wird im folgenden bezugnehmend auf Fig. 2 im
einzelnen erläutert. In Fig. 2 sind der Übersichtlichkeit
halber neben den Busverteilereinheiten B0, B1 lediglich die
erste SLM-Karte S21 der Gruppe GR2, sowie der Leitungsfächer,
mittels dessen die Signale cb0, cb1 den anderen SLM-Karten
S22, . . ., S3n dieser Gruppe zugeführt ist, gezeigt; die Signal
versorgung dieser SLM-Karten ist in gleicher Art wie für die
Karte S21 realisiert.
In der Busverteilereinheit B0 wird nach bekannter Art der
DLU-Takt ck0 mittels eines nicht-invertierenden Verstärkers
verstärkt und das so gewonnene gruppeninterne Taktsignal cb0
der SLM-Karte S21 zugeführt. Das Taktsignal cb0 ist auf den
hierfür vorgesehenen PCM-Bus-Takteingang pdc0 ('PcM Data
Clock 0') der SLM-Karte S21 gelegt; beispielsweise dient
jeweils die ansteigende Flanke des Signals cb0 als Steuer
flanke.
Zugleich erfolgt die Zuleitung des zweiten Taktes ck1 über
die Busverteilereinheit B1 an einen zweiten Takteingang pdc1
der SLM-Karte S21 in Form eines gruppeninternen Taktsignals
cb1, jedoch weist die Busverteilereinheit B1 erfindungsgemäß
einen invertierenden Verstärker - anstelle des nichtinvertie
renden Verstärkers wie in der Einheit B0 - auf. Das von der
Einheit B1 erzeugte gruppeninterne Taktsignal cb1 ist somit
zu dem entsprechenden Taktsignal cb0 der ersteren Gruppe G20
invers, und hier dient die fallende Flanke des Signals cb1
als Steuerflanke.
Der zeitliche Verlauf der erfindungsgemäß als zueinander
inverse Signale realisierten Takte cb0, cb1 ist auch in Fig. 3
gezeigt. In dem gezeigten Ausführungsbeispiel sind die digi
talen Signale z. B. durch Low-Pegel von 0 V (Masse) sowie
High-Pegel bei einer Spannung US realisiert. Wie ersichtlich,
nimmt das inverse Signal cb1 dann einen Low-Pegel ein, wenn
das nicht-inverse Signal cb0 auf High-Pegel liegt, und umge
kehrt. Die steigenden bzw. fallenden Flanken der Signale
cb0, cb1 erfolgen im wesentlichen gleichzeitig, weisen jedoch
naturgemäß gegenüber den zentralen Taktsignalen ck0, ck1 eine
geringfügige Zeitverzögerung auf.
Die Ver arbeitung der Taktsignale in den SLM-Karten erfolgt
erfindungsgemäß derart, dass beide der Karte S21 zugeführten
Taktsignale z. B. mittels einer Taktüberwachung CS auf ihre
Gültigkeit überwacht werden und eines ausgewählt sowie an die
getakteten Schaltkomponenten der SLM-Einheit S21 geleitet
wird, die in dem Ausführungsbeispiel grundsätzlich mittels
beispielsweise steigender Taktflanken getriggert werden.
Aufgrund des nicht-inversen Taktsignals cb0 wird z. B. bei
einer steigenden Flanke des Signals getaktet; dagegen erfolgt
die Taktung aufgrund des inversen Taktsignals cb1 bei einer
fallenden Flanke des Signals. Dies kann beispielsweise mit
tels Treiberschaltungen ST0, ST1 realisiert werden, welche
jeweils bei einem Eingang pdc0 bzw. pdc1 der SLM-Karte S21
vorgesehen sind. Der Treiber des einen Eingangs pdc0 ist
nicht-invertierend, jener des anderen Eingangs invertierend.
Die Treiber ST0, ST1 verhalten sich im übrigen bezüglich der
Signale, insbesondere hinsichtlich der Schaltzeiten, gleich
artig. Durch die erneute Invertierung der Taktsignale auf der
Empfangsseite wird somit wieder eine gleichphasige Verarbei
tung seitens der Verarbeitungslogik SL gewährleistet.
Auf diese Weise wird in der eigentlichen Verarbeitungslogik
SL der SLM-Karte stets zum gleichen Zeitpunkt getaktet, unab
hängig davon, ob das Taktsignal nicht-invers oder invers
eingespeist wurde. Ein erfindungsgemäß aus den nicht-inversen
bzw. inversen Taktsignalen cb0, cb1 gewonnenes Taktsignal cks,
das beispielsweise als Triggersignal für eine Komponente der
Verarbeitungslogik SL verwendet wird, ist ebenfalls in Fig. 3
gezeigt. Dieses Signal cks entspricht in dem gezeigten Bei
spiel - abgesehen von einer geringen Zeitverzögerung aufgrund
des betreffenden Treibers ST0 und der Taktauswahl CS - dem
nicht-invertierten Takt cb0. Außerdem ist in Fig. 3 ein bei
spielhaftes Ausgangssignal sgo der SLM-Verarbeitungslogik,
z. B. ein Ausgangssignal der oben genannten Komponente, ge
zeigt, welches seinen Schaltzustand jeweils bei einer stei
genden Flanke des Signals cks ändern kann und dann bis zur
nächsten Taktflanke stabil ist.
Da erfindungsgemäß die Verstärker der Busverteiler B0, B1
die Taktsignale cb0, cb1 gleichartig - wenngleich zueinander
invers - und insbesondere hinsichtlich ihrer Phasenlage beru
hend auf der Synchronität der ursprünglichen Signale ck0, ck1
zueinander phasenstarr generieren und diese Signale über das
gedoppelte Leitungssystem gleichartig geführt werden, heben
wie bei der bekannten symmetrischen Übertragung die Wirkungen
der Störstrahlungen einander weitgehend auf. Lediglich in
einem Fehlerfall, bei dem eine Systemhälfte der DLU oder eine
einzelne Busverteilereinheit ausfällt, entfällt diese Wir
kung.
Die SLM-Karten S, insbesondere die in Fig. 2 gezeigte Karte
S21, können mittels eines Bausteins, welcher einen bedingt
invertierten Takteingang pdc1 aufweist, realisiert. In diesem
Fall wird mit Hilfe eines invertierenden Steuereingangs pdc1
('PCM Data Clock Invert') festlegt, ob das dem zweiten
Takteingang pdc1 zugeführte Taktsignal als nicht-invertiertes
oder invertiertes Signal eingespeist ist. In dem in Fig. 2
gezeigten, erfindungsgemäßen Beispiel ist dieser Steuerein
gang pdc1 der Karte S21 auf High-Signal US gelegt, entspre
chend der Verwendung des Taktsignals cb1 als inverses Signal.
(Wäre wie in bekannten Realisierungen einer DLU das zweite
Taktsignal nicht invertiert, so wäre der Steuereingang pdc1
auf Low-Signal gelegt.) Bausteine zur Realisierung peripherer
Komponenten wie z. B. eine SLM-Karte, welche mit einem derar
tigen invertierenden Takt-Steuereingang ausgestattet sind,
sind wohlbekannt.
Fig. 4 zeigt eine Variante einer SLM-Karte S' zu der in
Fig. 2 gezeigten SLM-Karte S21 bzw. S22-S3n, welche jedoch
auch in SLM-Systemen verwendbar ist, in denen die beiden
gruppeninternen Takte cb0, cb1 beispielsweise beide nicht-
invert Lert oder beide invertiert sind. Erfindungsgemäß sind
der SLM-Karte S' die beiden Takte cb0, cb1 zugeführt, und
beiden Takten sind je zwei Treiber zugeordnet, nämlich ein
nicht-invertierender Treiber SN0, SN1, sowie ein invertieren
der Treiber SI0, SI1. Mit einem Selektor SEL, der z. B. vier
Stellungen aufweist, wird der Takt cks' für die interne Ver
arbeitung durch die Verarbeitungslogik SL' ausgewählt. In der
ersten Stellung (vgl. Fig. 4) wird der über den ersten
Takteingang pdc0 - als nicht-inverses Taktsignal - eingespei
ste und von dem nicht-invertierenden Treiber SN0 (welcher dem
Treiber ST0 der Fig. 2 entspricht) gelieferte Takt als wei
terhin nicht-invertierter Takt der Verarbeitungslogik zuge
führt.
Würde dagegen beispielsweise die dritte Stellung des Selek
tors SEL ausgewählt, so wird der über den zweiten Takteingang
pdc1 gelieferte und über den nicht-invertierenden Treiber SN1
geführte Takt verwendet; diese Selektorwahl wird somit dann
verwendet, wenn in dem System oder zumindest der betreffenden
Gruppe der zweite Takt ck1 nicht invertiert ist und dieser
zweite Takt ck1 von der SLM-Karte S' verwendet werden soll.
In der zweiten oder der vierten Stellung des Selektors wird
der jeweils ausgewählte Takt mittels des betreffenden Trei
bers SI0 bzw. SI1 invertiert, sodass gemäß der Erfindung mit
diesen Selektorwahlmöglichkeiten invertierte Signale verar
beitet werden können. Insbesondere entspricht der invertie
rende Treiber SI1, welcher der vierten Selektorwahl zugeord
net ist, dem invertierenden Treiber ST1 der Fig. 2.
Die in Fig. 4 SLM-Karte S' kann somit auch einen am zweiten
Takteingang pdc1 eingespeisten, nicht-inversen Takt verwen
den, nämlich bei Auswahl der dritten Selektorwahlmöglichkeit.
Dies kann für Fälle wichtig sein, wenn SLM-Komponenten SL'
bekannter Art, die (noch) nicht mit eine Umschaltung auf
einen inversen Takt ausgerüstet sind, verwendet werden
sollen, beispielsweise innerhalb einer DLU gemischt mit SLM-
Komponenten, welche entsprechend der Erfindung einen zweiten,
inversen Takt nützen können. Beispielsweise kann die Busver
teilereinheit B1 einer Gruppe nach bekannter Art nicht-inver
tierend realisiert sein, und die zugehörenden SLM-Karten sind
dementsprechend für einen nicht-inversen Takt ausgebildet -
entsprechend der dritten Selektorwahl (nicht-invertierender
Treiber SN1) des Selektors SEL. In einer anderen Gruppe ist
die Busverteilereinheit B1 erfindungsgemäß invertierend, und
eine zugeordnete SLM-Karte S' würde dann zur Verarbeitung
eines inversen Taktsignals ausgebildet sein, nämlich mit der
vierten Selektorwahl. Die SLM-Karten, die den ersten Takt,
also jenen der ersten Busverteilereinheit B0, einer Gruppe
beziehen, sind dementsprechend auf die erste Selektorwahl
eingestellt.
Wie aus dem Gesagten hervorgeht, ist der erste gruppeninterne
Takt cb0 stets nicht invertiert. Daher kann davon ausgegangen
werden, dass der invertierende Treiber SI0 der SLM-Karte S'
nicht gebraucht wird und somit entbehrlich ist; die entspre
chende Wahlmöglichkeit des Selektors - nämlich die zweite der
Fig. 4 - kann dann ebenfalls entfallen, sodass nur drei Wahl
stellungen realisiert sind.
Wie bereits erwähnt ist die Erfindung nicht auf den Fall
eines Taktsignals beschränkt. Beispielsweise können auch
andere Signale, die zwischen zentralen und peripheren Kompo
nenten ausgetauscht werden, z. B. Rahmensignale, Freigabesi
gnale oder andere Datensignale, in einer elektronischen Ein
richtung gemäß dem oben dargestellten Erfindungsgedanken als
nicht-invertiertes und invertiertes Signal parallel verteilt
werden.
Claims (5)
1. Telekommunikationseinrichtung (Kl) mit zumindest einem
zentralen Signalerzeugermittel (C0, C1) zur Erzeugung jeweils
zumindest eines, für eine Anzahl von peripheren Komponenten
(S; S21, . . ., S2n, S31, . . ., S3n) bestimmten zentralen Signals
(ck0, ck1), wobei die peripheren Komponenten in Gruppen
(GR1, GR2, . . ., GR4) organisiert sind, sowie in den Gruppen je
weils zumindest zwei Signalverteileinrichtungen (BD; B0, B1)
vorgesehen sind, welchen jeweils das zumindest eine zentrale
Signal (ck0, ck1) zur Zuleitung an die peripheren Komponenten
der betreffenden Gruppe in Form zumindest eines gruppeninter
nen Signales (cb0, cb1) zugeführt ist, und die Signalmuster
der gruppeninternen Signale (cb0, cb1) der Signalverteil
einrichtungen (B0, B1) einander entsprechen und zueinander
phasenstarr sind,
dadurch gekennzeichnet,
dass zumindest in einer der Gruppen (GR2)
- - zumindest eine Signalverteileinrichtung (B0) als nicht- invertierende Einrichtung realisiert ist und das zumindest eine von ihr erzeugte gruppeninterne Signal als nicht-in verses Signal (cb0) den peripheren Komponenten (S21, . . ., S2n, S31, . . ., S3n) der betreffenden Gruppe zugeleitet ist, sowie
- - zumindest eine Signalverteileinrichtung (B1) als invertie rende Einrichtung realisiert ist und das zumindest eine von ihr erzeugte gruppeninterne Signal als inverses Signal (cb1) gleichermaßen den peripheren Komponenten (S21, . . ., S2n, S31, . . ., S3n) der betreffenden Gruppe zugeleitet ist.
2. Telekommunikationseinrichtung nach Anspruch 1,
dadurch gekennzeichnet, dass zumindest zwei gleich
artige, gegeneinander synchronisierbare zentrale Signalerzeu
germittel (C0, C1) vorgesehen sind, wobei die von diesen er
zeugten zentralen Signale (ck0, ck1) zueinander gleichartig
und phasenstarr sind, und in jeder Gruppe das zumindest eine
zentrale Signal (ck0) des einen Signalerzeugmittels (C0) der
zumindest einen nicht-invertierenden Signalverteileinrichtung
(B0), jedoch das zumindest eine zentrale Signal (ck1) des
anderen Signalerzeugmittels (C1) der zumindest einen inver
tierende Signalverteileinrichtung (B1) zugeführt ist.
3. Telekommunikationseinrichtung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, dass die Signalverteil
einrichtungen (B0, B1) als nicht-invertierende bzw. invertie
rende Taktverteiler zumindest eines zentralen Taktsignals
(ck0, ck1) in Form gruppeninterner nicht-inverser bzw. inver
ser Taktsignale (cb0; cb1) realisiert sind.
4. Telekommunikationseinrichtung nach einem der Ansprüche 1
bis 3,
dadurch gekennzeichnet, dass bei zumindest einer
der peripheren Komponenten (S') ein Auswahlmittel (SEL)
vorgesehen ist, dem zumindest ein gruppeninternes Signal
über mehrere Auswahleingänge, zur Auswahl eines der Signale
der Auswahleingänge zugeführt ist, wobei den Auswahleingängen
jeweils ein Treibermittel - nämlich zumindest einem Eingang
ein nicht-invertierendes Treibermittel (SN0, SN1) sowie zu
mindest einem Eingang ein invertierendes Treibermittel
(SI0, SI1) - vorgeschaltet ist.
5. Telekommunikationseinrichtung nach einem der Ansprüche 1
bis 4,
dadurch gekennzeichnet, sie als digitale Vermitt
lungseinrichtung oder -komponente eines Telekommunikations
netzes, z. B. als eine Konzentatoreinrichtung oder eine An
schlussgruppe, und die peripheren Komponenten als deren Peri
pherieeinrichtungen, z. B. Teilnehmerschaltungen oder Schnitt
stelleneinrichtungen, realisiert sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999162233 DE19962233B4 (de) | 1999-12-22 | 1999-12-22 | Telekommunikationseinrichtung mit nicht-invertierter und invertierter Signalverteilung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999162233 DE19962233B4 (de) | 1999-12-22 | 1999-12-22 | Telekommunikationseinrichtung mit nicht-invertierter und invertierter Signalverteilung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19962233A1 true DE19962233A1 (de) | 2001-07-12 |
DE19962233B4 DE19962233B4 (de) | 2006-02-02 |
Family
ID=7933953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1999162233 Expired - Fee Related DE19962233B4 (de) | 1999-12-22 | 1999-12-22 | Telekommunikationseinrichtung mit nicht-invertierter und invertierter Signalverteilung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19962233B4 (de) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4222475A1 (de) * | 1992-07-09 | 1994-01-13 | Bosch Gmbh Robert | Anordnung zum Ausblenden von Störsignalen auf Signalleitungen |
DE4408321A1 (de) * | 1994-03-11 | 1995-09-21 | Siemens Ag | Verfahren zur Zuteilung einander paarweise zugeordneter Rufsignaleinheiten digitaler Zeitmultiplex-Fernsprechvermittlungsstellen |
-
1999
- 1999-12-22 DE DE1999162233 patent/DE19962233B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE19962233B4 (de) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3204900C2 (de) | Koppelanordnung | |
DE2848255C2 (de) | ||
EP1217771A2 (de) | Verfahren, Taktgebermodul und Empfängermodul zur Synchronisierung | |
DE102004028388A1 (de) | Datenübertragungseinrichtung und Verfahren zur Datenübertragung mit verringertem Ausfallrisiko | |
EP0480323A2 (de) | Leitungseinrichtung zur Kompensation von Nebensprechen | |
DE2351104B2 (de) | Nach dem Zeitmultiplexverfahren arbeitende Fernsprechvermittlungsanlage | |
EP0291135B1 (de) | Vorfeldeinrichtung für ein Breitband-Vermittlungssystem | |
DE2718317A1 (de) | Digital koppelnde fernmeldevermittlungseinrichtung | |
DE19962233A1 (de) | Telekommunikationseinrichtung mit nicht-invertierter und invertierter Signalverteilung | |
DE60213358T2 (de) | System und Verfahren für eine Dienststeuerungsverbindung eines "multi-shelf" Knotens in einer Vermittlungsstelle | |
DE3336641A1 (de) | Schaltungsanordnung zur steuerbaren verbindungsherstellung in einer pcm-vermittlungsanlage | |
DE2546422A1 (de) | Verfahren zum datenaustausch zwischen oertlichen und entfernten stationen | |
EP0209824B1 (de) | Digitalsignal-Kanalverteiler | |
DE1462400A1 (de) | Speicherauslegung fuer eine Datenbearbeitungsanlage | |
EP0006986A1 (de) | Datenübertragungssystem sowie Verfahren und Schaltungsanordnung zum Betreiben eines solchen Datenübertragunssystems | |
DE2315751B1 (de) | PCM-Zeitmultiplexfernmeldenetz | |
EP3240213A1 (de) | Gerät zur synchronisation über eine ethernetschnittstelle | |
DE1277302B (de) | Signalverfahren fuer ein Fernmeldenetz mit mehreren Verkehrsarten, wie Fernsprechen,Datenuebertragung und Fernschreiben | |
DE19618953C2 (de) | Synchroner Taktschaltkreis | |
EP0231809B1 (de) | Verfahren zur Integration eines oder mehrerer Zusatzfunktionsmodule in Fernmeldeanlagen sowie Zugriffsschaltung zur Durchführung des Verfahrens | |
DE4122276A1 (de) | Digitales kommunikationssystem | |
DE19542226A1 (de) | Verfahren und Anlage zur Verwirklichung einer teilnehmerbezogenen Vermischung und Entmischung in einem Teilnehmernetz | |
DE3037419C2 (de) | Schaltungsanordnung zum Überwachen unzulässiger Verbindungen in einem Koppelfeld für Vermittlungsanlagen, insbesondere Fernsprechvermittlungsanlagen | |
DE3937737C2 (de) | Anschlußschaltung an das Netzwerk eines digitalen Nachrichtenübertragungssystems mit Vielfachzugriff im Zeitmultiplex | |
DE3205948A1 (de) | Datenkommunikationssystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |