DE19956123A1

DE19956123A1 - Schaltungsanordnung für eine temperaturstabile Bias- und Referenz-Spannungsquelle

Info

Publication number: DE19956123A1
Application number: DE1999156123
Authority: DE
Inventors: Joerg Klatt
Original assignee: Institut fuer Halbleiterphysik GmbH
Current assignee: Institut fuer Halbleiterphysik GmbH
Priority date: 1999-11-13
Filing date: 1999-11-13
Publication date: 2001-07-19

Abstract

Die Erfindung bezieht sich auf eine Schaltungsanordnung für eine temperaturstabile Bias- und Referenz-Spannungsquelle. DOLLAR A Aufgabe der Erfindung ist es, eine Schaltungsanordnung für eine temperaturstabile Bias- und Referenz-Spannungsquelle vorzuschlagen, die ausschließlich aus MOS-Transistoren besteht. Die Schaltungsanordnung soll geeignet sein, beliebige, über einen weiten Temperaturbereich stabile Referenzspannungen zu liefern. Erfindungsgemäß sind zwei n-MOS-Transistoren zusammen mit zwei p-MOS-Transistoren sowie mit zwei weiteren n-MOS-Transistoren jeweils paarweise derart angeordnet, daß sie zwei gegenläufige Stromspiegel bilden und daß in dem einen Strompfad ein weiterer p-MOS-Transistor angeordnet ist. Durch die Einstellung ihrer Arbeitspunkte arbeiten die n-MOS-Transistoren, die p-MOS-Transistoren und die weiteren n-MOS-Transistoren im Threshold-Bereich und im Sättigungsbereich, während der weitere p-MOS-Transistor im Threshold-Bereich und im linearen Bereich seiner Strom-Spannungs-Kennlinie arbeitet.

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung für eine temperaturstabile Bias- und Referenz-Spannungsquelle.

Die Herstellung von integrierten elektronischen Schaltkreisen erfolgt gegenwärtig weltweit zu 85% in Silizium-CMOS-Technologie. Die verbleibenden 15% teilen sich in die Silizium- Bipolar-Technologie (10%) und die Gallium-Arsenit-Bipolar-Technologie (5%) auf.

In der Halbleiterelektronik haben stabile Bias- und Referenz-Spannungsquellen eine heraus ragende Bedeutung. Insbesondere bei integrierten analogen Schaltungskomplexen, in denen sie den hauptsächlichen Anteil bilden und nahezu für jede Teilschaltung benötigt werden, hat ihre Stabilität einen großen Einfluß auf die Eigenschaften der gesamten Schaltung.

Wie in R. J. Widlar, IEEE Journal of Solid-State Circuits, Vol. sc6, No. 1, 1971 beschrieben, wurden für die Erzeugung von derartigen Bias- und Referenz-Spannungsquellen in der Ver gangenheit eine Reihe von elektronischen Schaltungen entwickelt, die ausschließlich auf dem sogenannten Bandgap-Prinzip basieren. Aufgrund der dafür notwendigen physikalischen Ei genschaften kommen zur Realisierung dieses Prinzips ausschließlich Bipolartransistoren zur Anwendung, die mit ohmschen Widerständen kombiniert werden.

Aus C.-H. Lee, H.-J. Park, Electronic Letters, Vol. 32, No. 14, 1966 sind Schaltungen be kannt, die das Bandgap-Prinzip realisieren und in denen MOS-Transistoren im sogenannten Subthreshold-Bereich betrieben werden. Dabei werden ähnliche physikalische Eigenschaften wie bei Bipolartransistoren erreicht. Dies hat aber den Nachteil, daß dieses Schaltungsprinzip aufgrund des geringen Stroms (einige Nanoampere), den die MOS-Transistoren nur führen können, als Bias- und Referenz-Spannungsquelle für den weitaus größten Teil von integrier ten analogen Schaltungen völlig unbrauchbar ist.

Weiterhin sind aus C.-Y. Wu, S.-Y. Chin, Analog Integrated Circuits and Signal Processing 2, 1992 Schaltungen bekannt, die ebenfalls in einer MOS-Technologie implementiert wurden, diesen Nachteil jedoch nicht besitzen, da zur Realisierung des Bandgap-Prinzips Bipolar- Transistoren und ohmsche Widerstände verwendet wurden.

Analoge CMOS-Schaltungen, z. B. für Hochfrequenzanwendungen in der mobilen Kommu nikation, werden zukünftig ausschließlich in modernen, hochentwickelten CMOS- Technologien, die für die Fertigung von hochintegrierten digitalen Schaltungen Verwendung finden, implementiert. In diesen Technologien stehen für die Implementierung von tempera turstabilen Bias-und Referenz-Spannungsquellen ausschließlich MOS-Transistoren zur Ver fügung.

Für den Entwurf von beispielsweise von Sigma-Delta-Analog-Digital-Convertern (SD-ADC) sind monolithisch integrierte, temperaturstabile Bias- und Referenz-Spannungsquellen zur Lie ferung von konstanten Spannungen notwendig. SD-ADC's werden ausschließlich in moder nen, hochentwickelten CMOS-Technologien implementiert.

Aufgabe der Erfindung ist es, unter Verzicht auf bisher angewandte stabilisierende Schal tungsmittel eine Schaltungsanordnung für eine temperaturstabile Bias- und Referenz- Spannungsquelle vorzuschlagen, die ausschließlich aus MOS-Transistoren besteht. Die Schal tungsanordnung soll geeignet sein, beliebige, über einen weiten Temperaturbereich stabile Referenzspannungen, in obengenannter CMOS-Technologie implementiert, zu liefern.

Die Schaltungsanordnung soll darüber hinaus geeignet sein, die für CMOS-Technologien, insbesondere für den Entwurf von Sigma-Delta-Analog-Digital-Converter, erforderlichen stabilen Referenzspannungen über einen weiten Temperaturbereich zu liefern.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß zwei n-MOS-Transistoren zusam men mit zwei p-MOS-Transistoren sowie mit zwei weiteren n-MOS-Transistoren jeweils paarweise derart angeordnet sind, daß sie zwei gegenläufige Stromspiegel bilden und daß in dem einen Strompfad ein weiterer p-MOS-Transistor angeordnet ist. Durch die Einstellung ihrer Arbeitspunkte arbeiten die n-MOS-Transistoren, die p-MOS-Transistoren und die weite ren n-MOS-Transistoren im Threshold-Bereich und im Sättigungsbereich ihrer Strom- Spannungs-Kennlinie, während der weitere p-MOS-Transistor im Threshold-Bereich und im linearen Bereich seiner Strom-Spannungs-Kennlinie arbeitet.

Für die Lösung dieser Aufgabe war es notwendig, ein völlig neues Schaltungsprinzip zu er finden, das auf einem anderen physikalischen Prinzip basiert, als bei den obengenannten Bandgapschaltungen.

Die Schaltung besteht ausschließlich aus MOS-Transistoren, die alle oberhalb des sogenann ten Threshold-Bereichs arbeiten und somit beliebig Ströme bis weit in den Milliamperebe reich führen können.

Die Transistoren der Schaltung sind in erfindungsgemäßer Weise derart miteinander verbun den, daß sich die Temperaturgradienten der wesentlichen temperaturabhängigen Größen der MOS-Transistoren, Threshold-Spannung und Elektronen- bzw. Löcherbeweglichkeiten ge genseitig aufheben und damit am Ausgang der Schaltung eine temperaturstabilisierte Bias- bzw. Referenzspannung entsteht. Die Größe der temperaturstabilisierten Bias- bzw. Referenz spannung wird durch die erfindungsgemäße Dimensionierung der MOS-Transistoren erreicht.

Die Merkmale der Erfindung gehen außer aus den Ansprüchen auch aus der Beschreibung und den Zeichnungen hervor, wobei die einzelnen Merkmale jeweils für sich allein oder zu mehreren in Form von Unterkombinationen schutzfähige Ausführungen darstellen, für die hier Schutz beansprucht wird. Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher erläutert.

In Fig. 1 ist die prinzipielle Schaltungsanordnung der erfindungsgemäßen temperaturstabilen CMOS Bias- und Referenz-Spannungsquelle dargestellt. Die Schaltung besteht ausschließlich aus MOS-Transistoren, die alle oberhalb des sogenannten Threshold-Bereichs arbeiten und somit beliebig Ströme bis weit in den Milliamperebereich führen können. Die Transistoren M1 bis M4 sowie M6 und M7 sind so dimensioniert, daß sie im Sättigungsbereich ihrer Strom-Spannungs-Kennlinie arbeiten. Der Transistor M5 arbeitet dagegen im linearen Be reich.

Die Transistoren der Schaltung sind erfindungsgemäß derart miteinander verbunden, daß sich die Temperaturgradienten der wesentlichen temperaturabhängigen Größen der MOS- Transistoren, das heißt die Threshold-Spannung und die Elektronen- bzw. Löcherbeweglich keiten, gegenseitig aufheben und damit am Ausgang der Schaltung eine temperaturstabilisier te Bias- bzw. Referenzspannung entsteht. Die n-MOS-Transistoren M1 und M2 bilden zu sammen mit den p-MOS-Transistoren M3 und M4 zwei gegenläufig arbeitende Stromspiegel, die zusammen mit dem p-MOS-Transistor M5 die stabilisierten Ströme I₁ und I₂ treiben. Über die Dimensionierung der n-MOS-Transistoren M6 und M7 wird die Kompensation der tem peraturabhängigen Größen (V_Tn,p und µ_n,p) eingestellt. Die von der Schaltung gelieferte tem peraturstabile Referenzspannung V_out(T) kann nach folgender Formel

V_out(T) = V_Tn(T) + V_Tp(T) + K(T) + C

mit K(T) = f₁(µ_n,p(T)) und C = f₂(W/L, C_ox)

beschrieben werden. Die Funktionen f₁ und f₂ ergeben sich aus der Großsignalanalyse der gesamten Schaltungsanordnung mit den entsprechenden Gleichungen aus den Strom- Spannungs-Charakteristiken der Transistoren im Sättigungs- beziehungsweise im linearen Arbeitsbereich.

Dabei sind V_Tn und V_Tp die Threshold-Spannungen der entsprechenden n-MOS- und p-MOS- Transistoren, µ_n und µ_p die Elektronen- bzw. Löcherbeweglichkeiten, C_ox die Kanaloxidkapa zität und W/L das Verhältnis der Kanalweite zur Kanallänge.

Die Größe der temperaturstabilisierten Bias- bzw. Referenzspannung wird durch die erfin dungsgemäße Dimensionierung der MOS-Transistoren erreicht. Die Dimensionierung der Transistoren geschieht derart, daß die Transistoren M1 bis M4 sowie M6 und M7 grundsätz lich im Threshold-Bereich und im Sättigungsbereich und der Transistor M5 im Threshold- Bereich und im linearen Bereich betrieben werden.

Durch dieses neuartige Schaltungsprinzip können am Ausgang der Schaltung in großen Berei chen beliebige temperaturstabilisierte Bias- bzw. Referenzspannungen mit einer Drift kleiner als 5 ppm/°C in einem Temperaturbereich von -60°C bis 150°C geliefert werden.

In der vorliegenden Erfindung wurde anhand eines Ausführungsbeispiels eine temperatursta bile Bias- und Referenz-Spannungsquelle erläutert. Es sei aber vermerkt, daß die vorliegende Erfindung nicht auf die Einzelheiten der Beschreibung im Ausführungsbeispiel eingeschränkt ist, da im Rahmen der Patentansprüche Änderungen und Abwandlungen beansprucht werden.

Claims

1. Schaltungsanordnung für eine temperaturstabile Bias- und Referenz-Spannungsquelle, dadurch gekennzeichnet, daß zwei n-MOS-Transistoren (M1; M2) zusammen mit zwei p-MOS-Transistoren (M3; M4) sowie mit zwei weiteren n-MOS-Transistoren (M6; M7) jeweils paarweise derart angeordnet sind, daß sie zwei gegenläufige Strom spiegel bilden und daß in dem einen Strompfad ein weiterer p-MOS-Transistor (M5) angeordnet ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß durch die Ein stellung ihrer Arbeitspunkte die n-MOS-Transistoren (M1; M2), die p-MOS- Transistoren (M3; M4) und die weiteren n-MOS-Transistoren (M6; M7) im Threshold- Bereich und im Sättigungsbereich ihrer Strom-Spannungs-Kennlinie arbeiten sowie der weitere p-MOS-Transistor (M5) im Threshold-Bereich und im linearen Bereich seiner Strom-Spannungs-Kennlinie arbeitet.