DE19949974C2 - Schaltungsanordnung für eine Stromspeicherzelle mit niedriger Leistungsaufnahme - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Speicherung von bipo­ laren Strömen gemäß dem Oberbegriff des Anspruchs 1.

Für die Signalverarbeitung unter Verwendung von Stromsignalen (Current- Mode-Technik), wie sie häufig für die Verarbeitung von Signalen mit gerin­ ger Verlustleistung eingesetzt wird, werden im allgemeinen Schaltungen zur Zwischenspeicherung von Strömen benötigt.

Eine solche Stromspeichergrundzelle wurde von Daubert et al.: "Current Co­ pier Cells", Electronics Letters, Vol. 24, No. 25, Dezember 1988, S. 1560 ff. beschrieben. In Fig. 3 wird eine Stromspeichergrundzelle gezeigt, die mit einem nMOS-Transistor realisiert wurde. Analog dazu existieren komple­ mentäre Ausführungen mit pMOS-Transistoren.

Im ersten Taktschritt sind die Schalter 302 und 304 geschlossen und der Schalter 307 geöffnet. Der Eingangsstrom (301) wird abgetastet. Dem in die Zelle fließenden Eingangsstrom (301) wird ein Arbeitspunkt- oder Bias­ strom (303) überlagert. Die Speicherkapazität (305) wird geladen und da­ mit die Gate-Source-Spannung des Transistors (306) erhöht. Folglich steigt der zugehörige Drainstrom I_D des Speichertransistors (306) an, bis sich der Drainstrom mit den überlagerten Bias- und Eingangsströmen im Gleichge­ wicht befindet. In diesem Gleichgewichtszustand gilt: I_D = I_in + I_Bias. Im nächsten Taktschritt öffnen die Schalter 302 und 304 und Schalter 307 wird geschlossen. Die Spannung über der Speicherkapazität (305) und damit der Drainstrom der Transistors (306) bleiben gespeichert. Der Drainstrom wird nun vom Biasstrom subtrahiert, und am Ausgang der Zelle (108) erscheint folglich der im ersten Schritt abgetastete Eingangsstrom: I_out = -I_in.

Da nMOS-Transistoren aufgrund ihrer physikalischen Eigenschaften nur po­ sitive Ströme speichern können, muß für die Speicherung eines Eingangs­ stroms mit negativem Vorzeichen I_in < 0 ein positiver Biasstrom: |I_Bias| < |I_in| überlagert werden, so daß der resultierende Drainstrom I_D des nMOS- Transistors positiv ist. Analog dazu können pMOS-Transistoren nur nega­ tive Ströme speichern, so daß bei Stromspeichergrundzellen, realisiert mit pMOS-Transistoren für die Speicherung von positiven Eingangsströmen ein Biasstrom mit negativem Vorzeichen eingespeist werden muß, der ebenfalls die Bedingung |I_Bias| < |I_in| erfüllt.

Um verschiedene Fehlereinflüsse bei der Speicherung des Stroms zu mini­ mieren, wurden verbesserte Schaltungen entwickelt, wie zum Beispiel die sogenannte S²I-Schaltung aus EP 0 608 936 A2 (Fig. 4).

Diese Schaltung beinhaltet zwei Stromspeichergrundzellen, von denen die eine (401) aus einem pMOS-Transistor, die andere (402) aus einem nMOS- Transistor aufgebaut ist. Charakteristisch für die Schaltung ist, daß der Eingangsstrom in der nMOS-Speichergrundzelle gespeichert wird und die pMOS-Stromspeichergrundzelle (401) den Arbeitspunktstrom sowie einen Strom zur Korrektur der Speicherfehler der nMOS-Stromspeicherzelle (402) liefert.

Mit dieser Schaltung soll die Speichergenauigkeit erhöht werden.

Nachteilig bei den beiden genannten Schaltungen Fig. 3 und Fig. 4 ist, daß der notwendige Biasstrom |I_Bias| < |I_in| die Leistungsaufnahme der Schal­ tung erhöht. Für Anwendungen, die eine sehr große Anzahl derartiger Strom­ speicherzellen erfordern oder für die Entwicklung von Signalverarbeitungs­ schaltungen geringster Verlustleistung, zum Beispiel für die Anwendung in der Medizintechnik, sind diese Zellen deshalb nur mit Einschränkungen ein­ setzbar.

Von Handkiewicz et al.: "Low-voltage high-performance switched current memory cell", Proc. 9th Annual IEEE Internat. ASIC Conference, ASIC'97, September 1997, S. 12 ff. wurde deshalb eine Schaltung entwickelt, die den erwähnten Biasstrom nicht benötigt und deshalb einen niedrigen Leistungs­ bedarf hat.

Ähnlich wie die beschriebene S²I-Schaltung besteht die Schaltungsanord­ nung einer pMOS- (501) und einer nMOS-Stromspeichergrundzelle (502) (Fig. 5). Positive Eingangsströme werden in der nMOS-Stromspeichergrund­ zelle gespeichert, negative Eingangsströme in der pMOS-Stromspeichergrund­ zelle, weswegen auf eine Biasstromeinspeisung verzichtet werden kann. Cha­ rakteristisch für diese Schaltungsanordnung ist, daß mindestens in der Ab­ tastphase die Gateanschlüsse der nMOS- bzw. pMOS-Transistoren verbun­ den sind.

Als nachteilig hat sich bei dieser Schaltung erwiesen, daß bei einem geringen Eingangsstrom I_in ≈ 0 ein hoher Strom vom Drain des pMOS-Transistors (I_DP) zum Drain des nMOS-Transistors (I_DN ≈ I_DP) fließt und deshalb in dem Fall der Speicherung von kleinen Strömen ein erhöhter Leistungsbedarf besteht.

Aufgabe der Erfindung ist es deshalb, den Leistungsbedarf einer Stromspei­ cherzelle für den gesamten Eingangsstrombereich zu senken, insbesondere unter Berücksichtigung des Leistungsbedarf für die Speicherung von kleinen Strömen.

Diese Aufgabe wird erfindungsgemäß durch eine Schaltungsanordnung mit dem im Oberbegriff des Anspruchs 1 genannten Merkmalen dadurch gelöst, daß aus einer der Stromspeichergrundzellen eine mit einem Faktor skalierte Kopie des Speicherstroms schaltungstechnisch gewonnen wird, von der an­ schließend ein Sollstrom subtrahiert wird und der Differenzstrom die jeweils andere Stromspeichergrundzelle mittels eines Strom-Spannungswandlers an­ steuert, wobei die Subtraktionsoperation, der Strom-Spannungswandler und die mit dessem Ausgangssignal angesteuerte Stromspeicherzelle eine Regel­ schleife bilden, die den Drainstrom der Speichertransistoren bei einem Ein­ gangsstrom von Null auf einen definierten Sollwert regelt und dafür sorgt, daß Eingangsströme, die größer als der Sollwert sind, in der Stromspeicher­ zelle mit dem nMOS-Ttansistor gespeichert werden und anderenfalls in der Stromspeicherzelle, realisiert mit dem pMOS-Transistor, gespeichert werden.

Eine vorteilhafte Ausführung entsprechend Anspruch 2 ist, daß die Kopie des Speicherstroms einer Stromspeichergrundzelle mit Hilfe einer Stromspie­ gelschaltung gewonnen wird und die Dimensionierung der Stromspiegeltran­ sistoren den Skalierungsfaktor der Kopie bestimmt.

Eine vorteilhafte Ausführung entsprechend Anspruch 3 ist, daß die Differenz­ bildung der Kopie des skalierten Speicherstroms mit dem Sollstrom durch eine Stromdifferenzbildung in einem Knotenpunkt durchgeführt wird.

Eine weitere vorteilhafte Ausführung entsprechend Anspruch 4 ist, daß die Strom-Spannungswandlung durch die Integration des Differenzstroms auf einer Speicherkapazität durchgeführt wird.

Vorteil bei der erfindungsgemäßen Realisierung der Stromspeicherzelle ist, daß der Leistungsbedarf der Schaltung im gesamten Eingangsstrombereich verringert ist und sich die Stromspeicherzelle deshalb für den Einsatz in verlustleistungsarmen Systemen eignet.

Die Erfindung wird anhand eines Ausführungsbeispiels näher erläutert. Die zugehörigen Zeichnungen zeigen:

Fig. 1 einen Prinzipschaltplan für eine erfindungsgemäße Realisierung der Stromspeicherzelle.

Fig. 2 eine vorteilhafte Ausführung für die erfindungsgemäße Realisierung der Stromspeicherzelle.

Fig. 3 eine Stromspeichergrundzelle nach dem Stand der Technik, realisiert mit einem nMOS-Transistor.

Fig. 4 die S²I-Zelle zur Erhöhung der Speichergenauigkeit gemäß EP 0 608 936.

Fig. 5 die Stromspeicherzelle ohne Biasstromeinspeisung von Handkiewicz et al.

In der Fig. 1 sind die pMOS-Stromspeichergrundzelle (101) und die nMOS- Stromspeichergrundzelle (102) gekennzeichnet. Die Subtraktionseinheit (103) und der Strom-Spannungswandler bilden den Rückführungsteil der Regel­ schaltung (105).

In der Fig. 2 sind die nMOS- (207) bzw. pMOS- (202) Stromspeicher­ grundzellen gekennzeichnet. Die Transistorpaare 208/209 und 205/206 stel­ len Stromspiegelschaltungen dar, die den Drainstrom des nMOS-Speicher­ transistors (208) kopieren und mit einem Faktor m skalieren. Der Skalie­ rungsfaktor m kann durch die Dimensionierung der Transistoren 208/206 bzw. 208/209 festgelegt werden.

Aus dem Drain des Transistors 205 fließt deshalb ein Strom der Größe m I_DN in den Subtraktionsknoten 203. Dort wird von diesem Strom der Sollstrom I_Soll (204) subtrahiert.

Der sich ergebende Differenzstrom lädt die Speicherkapazität (211) der pMOS- Stromspeichergrundzelle. Auf diese Weise wird die im Übersichtsschaltbild Fig. 1 skizzierte Strom-Spannungswandlung durchgeführt.

Bei einem negativen Eingangsstrom arbeitet die Regelschaltung, so daß bei größer werdendem Eingangsstrom der Drainstrom des pMOS-Speicher­ transistors (212) I_DP ebenfalls anwächst und damit der Drainstrom des nMOS-Speichertransistors (208) I_DN = I_Soll/m konstant bleibt. Der Ein­ gangsstrom wird folglich in der pMOS-Stromspeichergrundzelle (202) ge­ speichert.

Bei einem positiven Eingangsstrom verringert die Regelschaltung den Strom I_DP, so daß I_DN konstant bleibt. Ist der Eingangsstrom größer oder gleich dem Sollwert I_Soll/m, ist der Drainstrom des pMOS-Transistors (212) gleich Null und die Regelung ist außerhalb ihres Arbeitsbereiches. Deshalb kann nun der Drainstrom des nMOS-Speichertransistors (208) ansteigen, und der Eingangsstrom wird nun in der nMOS-Stromspeichergrundzelle (207) ge­ speichert.

Liegt kein Eingangsstrom an der Zelle an, sind die Ströme I_DP und I_DN gleich I_Soll/m und somit kann für diesen Fall mit der Dimensionierung von m und I_Soll eine geringe Leistungsaufnahme eingestellt werden.

Claims (4)

1. Schaltungsanordnung zur Speicherung von bipolaren Strömen, beste­ hend aus zwei Speichergrundschaltungen, von denen die eine Strom­ speichergrundzelle mit einem nMOS-Transistor (102) und die ande­ re Stromspeichergrundzelle mit einem pMOS-Transistor (101) aufge­ baut ist, dadurch gekennzeichnet, daß aus einer der Stromspei­ chergrundzellen (102); (101) eine mit einem Faktor skalierte Kopie des Speicherstroms schaltungstechnisch gewonnen wird, von der an­ schließend ein Sollstrom subtrahiert wird (103) und der Differenz­ strom die jeweils andere Stromspeichergrundzelle (101); (102) mittels eines Strom-Spannungswandlers (104) ansteuert, wobei die Subtrak­ tionsoperation (103), der Strom-Spannungswandler (104) und die mit dessem Ausgangssignal angesteuerte Stromspeicherzelle (101) eine Re­ gelschleife bilden, die den Drainstrom der Speichertransistoren (208, 212) bei einem Eingangsstrom von Null auf einen definierten Sollwert regelt und dafür sorgt, daß Eingangsströme, die größer als der Sollwert sind, in der Stromspeicherzelle mit dem nMOS-Transistor gespeichert werden und anderenfalls in der Stromspeicherzelle, realisiert mit dem pMOS-Transistor, gespeichert werden.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zur Gewinnung einer Kopie des Speicherstroms einer Strom­ speichergrundzelle eine Stromspiegelschaltung (205/206 bzw. 208/209) vorgesehen ist und die Dimensionierung der Stromspiegeltransistoren den Skalierungsfaktor der Kopie bestimmt.

3. Schaltungsanordnung nach den Ansprüchen 1 oder 2, dadurch ge­ kennzeichnet, daß die Differenzbildung der Kopie des skalierten Speicherstroms mit dem Sollstrom (204) durch eine Stromdifferenzbil­ dung in einem Knotenpunkt (203) erfolgt.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß eine Speicherkapazität (211) vorgesehen ist, auf der die Strom-Spannungswandlung durch die Integration des Diffe­ renzstroms erfolgt.