DE19946153B4 - Vermeidung von Schleifriefen und Kümpelfehlern beim chemisch-mechanischen Polieren in einem Herstellungsverfahren für einen Halbleiter - Google Patents
Vermeidung von Schleifriefen und Kümpelfehlern beim chemisch-mechanischen Polieren in einem Herstellungsverfahren für einen Halbleiter Download PDFInfo
- Publication number
- DE19946153B4 DE19946153B4 DE19946153A DE19946153A DE19946153B4 DE 19946153 B4 DE19946153 B4 DE 19946153B4 DE 19946153 A DE19946153 A DE 19946153A DE 19946153 A DE19946153 A DE 19946153A DE 19946153 B4 DE19946153 B4 DE 19946153B4
- Authority
- DE
- Germany
- Prior art keywords
- mechanical polishing
- chemical mechanical
- layer
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 41
- 239000000126 substance Substances 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000227 grinding Methods 0.000 title claims description 21
- 230000002265 prevention Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000012530 fluid Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000011049 filling Methods 0.000 claims abstract description 4
- 238000009413 insulation Methods 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 230000007547 defect Effects 0.000 claims description 2
- 239000005368 silicate glass Substances 0.000 claims 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims 1
- 230000004888 barrier function Effects 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract 1
- 230000013011 mating Effects 0.000 abstract 1
- 239000002245 particle Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002002 slurry Substances 0.000 description 3
- 239000007779 soft material Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Herstellungsverfahren
für eine
Halbleitervorrichtung, bei dem von chemisch mechanischem Polieren
(CMP) herrührende
Kümpelfehler
(116) und Schleifriefen (114) vermieden werden, und das bei einem Substrat
(100) angewendet wird, wobei das Substrat (100) mehrere Vorrichtungsstrukturen
(102) aufweist und das Verfahren die Schritte umfaßt:
– Bilden einer ersten dielektrischen Schicht (112) auf den Vorrichtungsstrukturen (102) und Füllen der Räume (104) zwischen den Vorrichtungsstrukturen (102),
– chemisch mechanisches Polieren der ersten dielektrischen Schicht (112), und
– Bilden einer fluiden Isolierungsschicht (118) auf der ersten dielektrischen Schicht (112), um eine ebene Oberfläche bereitzustellen, gekennzeichnet durch die Schritte:
– Bilden einer Deckschicht (106) auf den Seiten und Spitzen der Vorrichtungsstrukturen (102) vor dem Bilden der ersten dielektrischen Schicht (112), wobei die Deckschicht (106) aus einem harten Material besteht und während des chemisch mechanischen Polierens als Stoppschicht dient, und
– Bilden einer zweiten dielektrischen Schicht (120) auf der fluiden Isolierungsschicht (118).
– Bilden einer ersten dielektrischen Schicht (112) auf den Vorrichtungsstrukturen (102) und Füllen der Räume (104) zwischen den Vorrichtungsstrukturen (102),
– chemisch mechanisches Polieren der ersten dielektrischen Schicht (112), und
– Bilden einer fluiden Isolierungsschicht (118) auf der ersten dielektrischen Schicht (112), um eine ebene Oberfläche bereitzustellen, gekennzeichnet durch die Schritte:
– Bilden einer Deckschicht (106) auf den Seiten und Spitzen der Vorrichtungsstrukturen (102) vor dem Bilden der ersten dielektrischen Schicht (112), wobei die Deckschicht (106) aus einem harten Material besteht und während des chemisch mechanischen Polierens als Stoppschicht dient, und
– Bilden einer zweiten dielektrischen Schicht (120) auf der fluiden Isolierungsschicht (118).
Description
- Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß Anspruch 1. Die Erfindung betrifft insbesondere ein Herstellungsverfahren für einen Halbleiter, das die Probleme von Kümpelfehlern und Schleifriefen, die von chemischmechanischem Polieren (CMP) herrühren, verringert.
- Chemisch-mechanisches Polieren ist die einzige Technik, die bei derzeit zum Einsatz kommenden Halbleiter-Verarbeitungtechniken eine generelle Planarisierung liefert. Die CMP-Technik beinhaltet die Verwendung eines Reagenz zur Bildung einer chemisch veränderten Schicht auf der nicht-planaren Oberfläche des Materials, das poliert werden soll, gefolgt von einer mechanischen Entfernung der chemisch veränderten Schicht von dem darunter liegenden Hauptmaterial.
- Die Polieraufschlämmung oder das in einem CMP-Verfahren eingesetzte Reagenz besteht aus einem Lösungsmittel und Schleifpartikel, die in dem Lösungsmittel dispergiert sind. Das Lösungsmittel der Aufschlämmung reichert die Zusammensetzung des zu entfernenden Materials chemisch ab, bzw. löst oder verändert sie. Die stark schleifenden Teilchen in der Aufschlämmung entfernen dann, in Kombination mit dem rotierenden Polierballen, körperlich das chemisch modifizierte, unerwünschte Material und polieren die darunter liegende Oberfläche. Da die Schleifteilchen in der Polieraufschlämmung strukturell sehr hart sind, werden während des CMP-Verfahrens auf der Oberfläche einiger Materialien leicht Schleifriefen erzeugt. In dem nachfolgenden Verfahren tritt dann mit hoher Wahrscheinlichkeit das Problem der Brückenbildung auf, was die Zuverlässigkeit der Vorrichtung beeinträchtigt.
- Des weiteren basiert das chemisch-mechanische Polieren auf einer Schicht aus hartem Material, die als Stopp-Schicht und zur Steuerung des Endpunkts des Verfahrens dient. Wenn die Durchführung eines chemisch-mechanischen Polierens gleichzeitig auf einer weichen Materialschicht und einer harten Materialschicht erfolgt, dann wird die weiche Materialschicht übermäßig poliert, wenn die harte Materialschicht als Stopp-Schicht verwendet wird, da die Polierrate eines weichen Materials größer ist als die eines harten Materials. Dieses Phänomen ist als Bildung von Vertiefungen bzw. Kümpelfehlern ("dishing") bekannt und kann zu einem Höhenunterschied zwischen der Hartmaterialschicht und der Schicht aus weichem Material von bis zu 50 nm führen. Während der Bildung einer Metallschicht in dem nachfolgenden Verfahren kann die Metallschicht die Vertiefungen füllen, die mikrofeine oder tellerförmige Vertiefungen sind, und deren Entfernung unwahrscheinlich ist, was zum Problem eines elektrischen Kurzschlusses führt.
- Die
US 5 915 175 offenbart ein Verfahren zum Bilden einer Halbleitervorrichtung, die ein Verfahren zum Ausheilen von Mikro-Kratzern während des chemisch mechanischen Polierens einschließt, gemäß dem Oberbegriff des Anspruchs 1. - Die JP 10-150 035 A offenbart ein Verfahren zum Ausheilen von Mikro-Kratzern, die durch chemisch mechanisches Polieren entstanden sind.
- In der JP 7-74175 A wird ein Verfahren zum Glätten einer Schicht über Leitungsvorrichtungen mit hoher Verläßlichkeit durch chemisches Polieren gezeigt.
- Aufgabe der vorliegenden Erfindung ist es daher, ein Herstellungsverfahren für eine Halbleitervorrichtung bereitzustellen, bei dem von chemisch mechanischem Polieren (CMP) herrührende Kümpelfehler und Schleifriefen vermieden werden, und das bei einem Substrat angewendet wird, wobei das Substrat mehrere Vorrichtungsstrukturen aufweist.
- Die Aufgabe wird durch die vorliegende Erfindung dadurch gelöst, dass das Herstellungsverfahren die folgenden Schritte umfaßt:
Bilden einer ersten dielektrischen Schicht auf den Vorrichtungsstrukturen und Füllen der Räume zwischen den Vorrichtungsstrukturen, chemisch mechanisches Polieren der ersten dielektrischen Schicht und Bilden einer fluiden Isolierungsschicht auf der ersten dielektrischen Schicht, um eine ebene Oberfläche bereitzustellen, wobei eine Deckschicht auf den Seiten und Spitzen der Vorrichtungsstrukturen vor dem Bilden der ersten dielektrischen Schicht gebildet wird, wobei die Deckschicht aus einem harten Material besteht und während des chemisch mechanischen Polierens als Stoppschicht dient, und wobei eine zweite dielektrische Schicht auf der fluiden Isolierungsschicht gebildet wird. - Bei der vorliegenden Erfindung wird eine Isolierungsschicht verwendet, die bei erhöhter Temperatur fluid ist, um die Schleifriefen und die Vertiefungen zu füllen sowie um die nachfolgenden elektrischen Probleme zu vermeiden.
- Es ist klar, daß sowohl die vorstehende allgemeine Beschreibung als auch die folgende ausführliche Beschreibung beispielhaft und dazu gedacht sind, die beanspruchte Erfindung weiter zu erläutern.
- Die anliegenden Zeichnungen sind gegeben, um ein weitergehendes Verständnis der Erfindung zu vermitteln. Sie sind hier mit eingeschlossen und stellen einen Teil dieser Beschreibung dar. Die Zeichnungen zeigen erfindungsgemäße Ausführungsformen und dienen gemeinsam mit der Beschreibung dazu, die Grundsätze der Erfindung zu erklären. In den Figuren:
sind die1A bis1D schematische Querschnittsansichten, die das erfindungsgemäße Herstellungsverfahren für eine Halbleitervorrichtung zeigen. - Gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung wird eine heiße, fluide Isolierungsschicht verwendet, um die Schleifriefen, die während des chemischmechanischen Polierens erzeugt werden, zu füllen. Das Problem der Vertiefungen wird durch die heiße, fluide Isolierungsschicht ebenfalls vermindert. Die Zuverlässigkeit einer Vorrichtung wird daher verbessert, da die Möglichkeit des Hinterlassens von verbleibendem, leitfähigen Abfallmaterial aufgrund der Schleifriefen und Vertiefungen verringert wird.
- Die
1A bis1D sind schematische Querschnittsansichten, die die erfindungsgemäße Herstellung einer Halbleitervorrichtung zeigen. Wie in1A gezeigt, umfaßt ein Substrat100 einige Vorrichtungsstrukturen102 , worin die Vorrichtungsstrukturen102 voneinander durch Räume104 getrennt sind. Die Vorrichtungsstrukturen102 sind beispielsweise Gatterelektroden. Die Gatterelektroden werden durch dem Fachmann bekannte Verfahren gebildet. So wird beispielsweise eine Polysiliconschicht gebildet, gefolgt von Photolitographie und Ätzen. Die Seiten und Spitzen der Vorrichtungsstrukturen102 werden mit Deckschichten106 bedeckt, um die Vorrichtungsstrukturen vor unnötigem Kontakt mit anderem leitfähigem Material zu schützen und um Probleme, wie Stromverlust zu vermeiden. Die Deckschicht106 ist im Allgemeinen aus einem strukturell härterem Material gebildet, beispielsweise aus einer Siliziumnitrid-Schicht. Aufgrund der Schaltanlage umfassen beide Vorrichtungsstrukturen eine dicht gepackte Anordnung108 sowie eine locker gepackte Anordnung110 , wie in1A gezeigt ist. Die Abmessungen der Räume104 zwischen den Vorrichtungsstrukturen102 für eine etwas dichter gepackte Anordnung108 sind kleiner und die Abmessungen der Räume zwischen den Vorrichtungsstrukturen für die weniger dicht gepackte Anordnung110 sind größer. - Unter Bezugnahme auf
1B wird auf den Vorrichtungsstrukturen102 eine erste dielektrische Schicht112 gebildet, die die Räume104 füllt und sich bis zur Oberfläche der Vorrichtungsstrukturen102 (wie durch die gestrichelte Linie gezeigt) erstreckt. Die erste dielektrische Schicht112 , beispielsweise ein Borphosphosilikat (BPSG) wird durch chemische Dampfabscheidung bis zu einer Dicke von 450 bis 600 nm gebildet, wobei das BSPG etwa 3% bis 5% (Vol.Nol.) Bor und etwa 4% bis 5% (Vol.Nol.) Phosphor enthält. Nach einem Aufschmelzverfahren kann das Borphosphosilikat eine stärker planare Oberfläche liefern. Das Aufschmelzverfahren wird bei einer Temperatur von etwa 800 °C bis etwa 950 °C für etwa 15 bis 60 Minuten durchgeführt. - Unter weiterer Bezugnahme auf
1B , wird das chemisch-mechanische Polieren dann unter Verwendung der Deckschicht106 als Stopp-Schicht durchgeführt, um die erste dielektrische Schicht112 zu glätten, die Deckschicht106 freizulegen, wobei die erste dielektrische Schicht112 die Räume104 ausfüllt (wie in1A ). Da die Schleifteilchen, die für chemisch-mechanisches Polieren verwendet werden, hart sind und da Abriebteilchen vom Polieren der Deckschicht106 vorhanden sind, würden auf der weichen strukturierten ersten dielektrischen Schicht112 Schleifriefen auftreten. Des weiteren würden, da die Räume zwischen den Vorrichtungsstrukturen102 in der weniger dicht gepackten Anordnung110 größer sind, und die erste dielektrische Schicht112 ein weicheres Material ist, die Vertiefungsfehler116 in den Räumen104 (wie in1A ) zwischen den Vorrichtungsstrukturen102 der weniger dicht gepackten Anordnung110 leicht auftreten. Das Auftreten von Schleifriefen114 und Vertiefungs- (Kümpel-)fehlern116 würde zur nachfolgenden Abscheidung eines leitfähigen Materials in den Schleifriefen114 und den Vertiefungsfehlern116 führen, was aufgrund der unnötigen elektrischen Verbindung eine Brückenbildung zur Folge hätte. - Um die Probleme, die sich aus den Schleifriefen und den Vertiefungsfehlern ergeben, zu vermeiden, wird, wie in
1C gezeigt, auf der ersten dielektrischen Schicht112 und den Deckschichten106 eine heiße, fluide Isolierungsschicht118 gebildet. Die heiße, fluide Isolierungsschicht118 bezieht sich auf die Isolierungsschicht, die bei erhöhter Temperatur fluid ist. Die heiße fluide Isolierungsschicht118 wird derart gebildet, daß sie die erste dielektrische Schicht112 bedeckt, gefolgt von einem Rückflußverfahren. Die Fluidität der Isolierungsschicht118 wird bei erhöhten Temperaturen verstärkt, wodurch das Füllen der Schleifriefen114 und der Vertiefungsfehler116 (wie in1B ) vom chemischmechanischen Polieren erleichtert wird. Die Isolierungsschicht118 liefert auch eine stärker planare Oberfläche, wie in1C gezeigt. - Die heiße, fluide Isolierungsschicht
118 beispielsweise ein Borphosphosilikatglas, ist ein Siliziumdioxid-Typ, das eine geringe Menge Bor und Phosphor enthält und wird durch die Zugabe von Phosphin (PH3) und Diboran (B2H6) zu Siliziumdioxid oder durch Verwendung einer Phosphor- oder Bor-haltigen organischen Verbindung als Reaktionsgas gebildet. Die Fluidität der heißen, fluiden Isolierungsschicht118 wird durch eine Erhöhung der Bor-Konzentration in dem Borphosphosilikatglas verstärkt. In der vorliegenden, bevorzugten Ausführungsform beträgt die Bor-Konzentration etwa 4% bis etwa 7% (Vol.Nol.), die Phosphor-Konzentration etwa 1% bis etwa 4%, die Temperatur des Aufschmelzverfahrens etwa 800 °C bis 950 °C und die Dauer des Aufschmelzverfahrens etwa 10 Minuten bis etwa 45 Minuten. Das heiße, fluide Isolierungsschicht weist eine Dicke von etwa 200 nm bis 500 nm auf. - Wie in
1D gezeigt, werden dadurch, daß mit der Isolierschicht118 eine vermehrt planare Oberfläche geschaffen wird, die nachfolgenden Verfahrensschritte erleichtert. Eine zweite dielektrische Schicht120 , beispielsweise Tetraethylorthosilikat (TEOS)-Oxid kann weiter auf der fluiden Phase der Isolierschicht118 gebildet werden. Mit Innenleitungsstrukturen, wie der Verkabelungsleitung122 , kann mit Hilfe von Damaszierung ein Kontakt (in der Figur nicht gezeigt) oder ein Anschluss (in der Figur nicht gezeigt) in der dielektrischen Schicht gebildet werden. Da die Schleifriefen und die Vertiefungsfehler, die aus dem chemisch-mechanischen Polieren resultieren, gefüllt werden, wobei eine planare Oberfläche gebildet wird, wird das elektrische Problem aufgrund des leitfähigen Abriebmaterials verhindert. - Gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung wird die dielektrische Schicht nach dem chemisch-mechanischen Polierverfahren mit einer Schicht aus heißem, fluidem Isolierungsschicht bedeckt, um die Schleifriefen und die Vertiefungsfehler, die aus dem chemisch-mechanischen Polieren resultieren, zu füllen. Die nachfolgenden Verfahren werden dadurch erleichtert und die Zuverlässigkeit der Vorrichtung wird verbessert.
- Es wird dem Fachmann klar sein, daß verschiedene Modifikationen und Änderungen der Struktur der vorliegenden Erfindung möglich sind, ohne von der Idee und dem Sinn der Erfindung abzuweichen. Im Hinblick auf das Vorherstehende soll die Erfindung Modifikationen und Veränderungen dieser Erfindung abdecken, vorausgesetzt, sie fallen in den Umfang der folgenden Ansprüche und deren Äquivalente.
Claims (12)
- Herstellungsverfahren für eine Halbleitervorrichtung, bei dem von chemisch mechanischem Polieren (CMP) herrührende Kümpelfehler (
116 ) und Schleifriefen (114 ) vermieden werden, und das bei einem Substrat (100 ) angewendet wird, wobei das Substrat (100 ) mehrere Vorrichtungsstrukturen (102 ) aufweist und das Verfahren die Schritte umfaßt: – Bilden einer ersten dielektrischen Schicht (112 ) auf den Vorrichtungsstrukturen (102 ) und Füllen der Räume (104 ) zwischen den Vorrichtungsstrukturen (102 ), – chemisch mechanisches Polieren der ersten dielektrischen Schicht (112 ), und – Bilden einer fluiden Isolierungsschicht (118 ) auf der ersten dielektrischen Schicht (112 ), um eine ebene Oberfläche bereitzustellen, gekennzeichnet durch die Schritte: – Bilden einer Deckschicht (106 ) auf den Seiten und Spitzen der Vorrichtungsstrukturen (102 ) vor dem Bilden der ersten dielektrischen Schicht (112 ), wobei die Deckschicht (106 ) aus einem harten Material besteht und während des chemisch mechanischen Polierens als Stoppschicht dient, und – Bilden einer zweiten dielektrischen Schicht (120 ) auf der fluiden Isolierungsschicht (118 ). - Herstellungsverfahren für eine Halbleitervorrichtung, bei dem von chemischmechanischem Polieren herrührende Kümpelfehler und Schleifriefen vermieden werden nach Anspruch 1, wobei die dielektrische Schicht (
112 ) Borphosphor-Silikatglas enthält. - Herstellungsverfahren für eine Halbleitervorrichtung, bei dem von chemischmechanischem Polieren herrührende Kümpelfehler und Schleifriefen vermieden werden nach Anspruch 1, wobei das harte Material während des chemischmechanischen Polierens als Barriere-Schicht dient.
- Herstellungsverfahren für eine Halbleitervorrichtung, bei dem von chemischmechanischem Polieren herrührende Kümpelfehler und Schleifriefen vermieden werden nach Anspruch 1, wobei die fluide Isolierungsschicht (
118 ) 200 nm bis 500 nm dick ist. - Herstellungsverfahren für eine Halbleitervorrichtung bei dem von chemischmechanischem Polieren herrührende Kümpelfehler und Schleifriefen vermieden werden nach Anspruch 1, wobei die fluide, Isolierungsschicht (
118 ) Borphospho-Silikatglas enthält. - Herstellungsverfahren für eine Halbleitervorrichtung, bei dem von chemischmechanischem Polieren herrührende Kümpelfehler und Schleifriefen vermieden werden nach Anspruch 5, wobei das Borphospho-Silikatglas 4 % bis 7 % Bor enthält.
- Herstellungsverfahren für eine Halbleitervorrichtung, bei dem von chemischmechanischem Polieren herrührende Kümpelfehler und Schleifriefen vermieden werden nach Anspruch 5, wobei das Borphosphor-Silikatglas 1 % bis 4 % Phosphor enthält.
- Herstellungsverfahren für eine Halbleitervorrichtung, bei dem von chemischmechanischem Polieren herrührende Kümpelfehler und Schleifriefen vermieden werden nach Anspruch 1, wobei die Bildung der fluiden Isolierungsschicht (
118 ) auf dem dielektrischen Material weiter die Durchführung eines Aufschmelzverfahrens umfaßt, insbesondere um eine planare Oberfläche bereitzustellen. - Herstellungsverfahren für eine Halbleitervorrichtung, bei dem von chemischmechanischem Polieren herrührende Kümpelfehler und Schleifriefen vermieden werden nach Anspruch 8, wobei das Aufschmelzverfahren bei 800 °C bis 950 °C durchgeführt wird.
- Herstellungsverfahren für eine Halbleitervorrichtung, bei dem von chemischmechanischem Polieren herrührende Kümpelfehler und Schleifriefen vermieden werden nach Anspruch 8, wobei die Dauer des Aufschmelzverfahrens 10 min bis 45 min beträgt.
- Herstellungsverfahren für eine Halbleitervorrichtung, bei dem von chemischmechanischem Polieren herrührende Kümpelfehler und Schleifriefen vermieden werden nach Anspruch 1, wobei die Vorrichtungsstrukturen (
102 ) Gatterstrukturen sind. - Herstellungsverfahren für eine Halbleitervorrichtung, bei dem von chemischmechanischem Polieren herrührende Kümpelfehler und Schleifriefen vermieden werden nach Anspruch 1, wobei eine Borphosphorglasschicht auf der zweiten dielektrischen Schicht (
120 ) gebildet wird, um eine planare Oberfläche bereitzustellen.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19946153A DE19946153B4 (de) | 1999-09-27 | 1999-09-27 | Vermeidung von Schleifriefen und Kümpelfehlern beim chemisch-mechanischen Polieren in einem Herstellungsverfahren für einen Halbleiter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19946153A DE19946153B4 (de) | 1999-09-27 | 1999-09-27 | Vermeidung von Schleifriefen und Kümpelfehlern beim chemisch-mechanischen Polieren in einem Herstellungsverfahren für einen Halbleiter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19946153A1 DE19946153A1 (de) | 2001-04-19 |
| DE19946153B4 true DE19946153B4 (de) | 2005-10-13 |
Family
ID=7923385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19946153A Expired - Fee Related DE19946153B4 (de) | 1999-09-27 | 1999-09-27 | Vermeidung von Schleifriefen und Kümpelfehlern beim chemisch-mechanischen Polieren in einem Herstellungsverfahren für einen Halbleiter |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19946153B4 (de) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5915175A (en) * | 1997-06-27 | 1999-06-22 | Siemens Aktiengesellschaft | Mitigation of CMP-induced BPSG surface damage by an integrated anneal and silicon dioxide deposition |
-
1999
- 1999-09-27 DE DE19946153A patent/DE19946153B4/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5915175A (en) * | 1997-06-27 | 1999-06-22 | Siemens Aktiengesellschaft | Mitigation of CMP-induced BPSG surface damage by an integrated anneal and silicon dioxide deposition |
Non-Patent Citations (4)
| Title |
|---|
| JP 10150035 A. In: Patent Abstracts of Japan * |
| JP 10-150035 A. In: Patent Abstracts of Japan |
| JP 7074175 A. In: Patent Abstracts of Japan * |
| JP 7-74175 A. In: Patent Abstracts of Japan |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19946153A1 (de) | 2001-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69636808T2 (de) | Herstellungsverfahren von Stützen in einer isolierenden Schicht auf einem Halbleiterwafer | |
| DE4310954C2 (de) | Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat | |
| DE60031631T2 (de) | Verfahren zum Vermeiden von Kupfer-Kontamination der Seitenflächen eines Kontaktloches oder einer Doppel-Damaszenen-Struktur | |
| DE102004002659B4 (de) | Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür | |
| DE4434230A1 (de) | Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten | |
| DE69618543T2 (de) | Ein Verfahren zum chemisch mechanischen Polieren eines elektronischen Teils | |
| DE69809868T2 (de) | Pufferschicht zum Verbessern der Schichtdickenkontrolle | |
| DE102010028460B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements mit einer reduzierten Defektrate in Kontakten, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist | |
| DE10124741A1 (de) | Aufschlämmung für ein chemisch-mechanisches Polierverfahren und Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE10245179A1 (de) | Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand | |
| DE69804382T2 (de) | Verfahren zum Entfernen von CMP-Kratzern durch einen reflow-Schritt, und dadurch hergestellter integrierter Schaltkreis | |
| DE19834917A1 (de) | Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen | |
| DE10103779B4 (de) | Herstellung von Grabenisolierungs-Bereichen in einem Halbleitersubstrat | |
| DE10226235B4 (de) | Verfahren zum Erhöhen der Abtragrate von Oxid unter Verwendung eines fixierten Schleifmittels | |
| DE69838202T2 (de) | Endpunktfühlung und Apparat | |
| DE60203319T2 (de) | Verfahren zur entfernung von hohlräumen in wolframstiften | |
| DE10104204A1 (de) | Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben | |
| DE10244570A1 (de) | Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten | |
| DE69802607T2 (de) | Verfahren zum Füllen von nicht tiefen Graben | |
| DE10347428B4 (de) | Herstellungsverfahren für ein DRAM hoher Dichte mit reduziertem Peripherievorrichtungsbereich | |
| DE10046915A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
| DE69618548T2 (de) | Verfahren zum chemisch mechanischen Polieren eines Elektronikteils | |
| DE68914099T2 (de) | Flankenabschrägen von Löchern durch dielektrische Schichten zur Erzeugung von Kontakten in integrierten Schaltkreisen. | |
| DE19716791B4 (de) | Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur | |
| DE19946153B4 (de) | Vermeidung von Schleifriefen und Kümpelfehlern beim chemisch-mechanischen Polieren in einem Herstellungsverfahren für einen Halbleiter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE Owner name: MOSEL VITELIC INC., HSINCHU, TW Owner name: PROMOS TECHNOLOGIES, INC., HSINCHU, TW |
|
| 8339 | Ceased/non-payment of the annual fee |