DE19937456A1 - Rechner zur Datenverarbeitung und Verfahren zur Datenverarbeitung in einem Rechner - Google Patents
Rechner zur Datenverarbeitung und Verfahren zur Datenverarbeitung in einem RechnerInfo
- Publication number
- DE19937456A1 DE19937456A1 DE19937456A DE19937456A DE19937456A1 DE 19937456 A1 DE19937456 A1 DE 19937456A1 DE 19937456 A DE19937456 A DE 19937456A DE 19937456 A DE19937456 A DE 19937456A DE 19937456 A1 DE19937456 A1 DE 19937456A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- computer
- group
- bit
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 230000002441 reversible effect Effects 0.000 claims abstract description 28
- 238000010586 diagram Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
- G06F7/768—Data position reversal, e.g. bit reversal, byte swapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
Es wird ein Rechner zur Datenverarbeitung bzw. ein Verfahren zur Datenverarbeitung mit einem Rechner vorgeschlagen, der bzw. das dazu dient die Bitfolge der Informationen, die mit einem reversiblen Huffman-Code codiert wurden, beim Auftreten eines Fehlers mittels einer Schaltung umzukehren, so daß der Rechner mittels einer geeigneten Codetabelle die umgekehrten Bitfolgen decodiert. Dabei ist im Rechner ein Datenpuffer (6) mit einem Register (7) derart verbunden, daß bei einer Übertragung vom Datenpuffer (6) zum Register (7) die Bitfolge umgekehrt wird, wobei die Bitfolge nicht umgekehrt wird, wenn sie vom Register (7) in den Datenpuffer (6) zurückübertragen wird. Dadurch ist es möglich, daß Informationen, die sich hinter dem Fehler befinden, nicht verloren gehen. Da für die Umkehrung der Bitfolge das Ende dieser, gekennzeichnet durch eine Synchronisationsbitfolge, gefunden werden muß, wird diese durch Stopfbits an Byte-Grenzen angeordnet. Hierdurch befinden sich Synchronisationsbitfolgen nur an Byte-Grenzen. Da der Rechner Codetabellen zur Decodierung laden muß, sind verschiedene reversible und nicht reversible Codes einsetzbar. Anhand der Synchronisationsbitfolge erkennt der Rechner den Beginn einer Gruppe von codierten Informationen.
Description
Die Erfindung geht aus von einem Rechner zur
Datenverarbeitung und einem Verfahren zu Datenverarbeitung
mit einem Rechner nach der Gattung der unabhängigen
Patentansprüche.
Es ist bereits bekannt, daß reversible Codes, insbesondere
Huffman-Codes, zur Codierung von Informationen bei
Multimediaanwendungen verwendet werden. Diese reversiblen
Codes haben die Eigenschaft, daß ein Rückwärtsdecodieren der
hinteren Codefolge möglich ist, wenn ein Vorwärtsdecodieren
durch Auftreten eines Fehlers scheitert. Für das
Rückwärtsdecodieren sind weiterhin
Synchronisierungsbitfolgen eingefügt, mit denen das Ende von
Gruppen von Codewörtern erkannt wird. Die Bitfolge der
Codewörter wird dabei umgedreht, indem ein Zeiger auf die
Anfangsadresse des letzten Codewortes der Gruppe auf das
letzte Bit des Codewortes mittels Software gesetzt wird.
Der erfindungsgemäße Rechner zur Datenverarbeitung bzw. das
erfindungsgemäße Verfahren zur Datenverarbeitung mit einem
Rechner mit den Merkmalen der unabhängigen Patentansprüche
hat demgegenüber den Vorteil, daß Gruppen von Codeworten im
Falle eines Fehlers in einem Codewort für die
Rückwärtsdecodierung durch eine Schaltung vorbereitet
werden. Durch die Umkehrung der Bitfolge der Codeworte einer
Gruppe im Falle eines Fehlers durch die Schaltung wird
Rechenleistung eingespart, da dann die Umkehrung in einem
Rechenzyklus durchgeführt wird.
Durch die in den abhängigen Ansprüchen aufgeführten
Maßnahmen sind vorteilhafte Weiterbildungen und
Verbesserungen des in den unabhängigen Ansprüchen
angegebenen Rechners bzw. Verfahrens möglich.
Besonders vorteilhaft ist, daß Gruppen von Codewörtern durch
Synchronisationsbitfolgen separiert werden, wobei diese
Synchronisationsbitfolgen frühestens nach einer zuvor
definierten Anzahl von Bytes eingefügt werden. Durch
sogenannte Stopfbits wird der Beginn der
Synchronisationsbitfolge auf eine einheitliche Byte-Grenze
gebracht. Dadurch ist eine einfache Weiterverarbeitung,
insbesondere die Umkehrung der Bitfolgen, durch Hardware
möglich.
Darüber hinaus ist von Vorteil, daß der Rechner Codetabellen
verschiedener reversibler und nicht reversibler Codes lädt,
um entsprechend codierte Informationen zu decodieren.
Hierdurch ist eine große Flexibilität der verwendeten Codes
gegeben.
Weiterhin ist von Vorteil, daß der Rechner durch
Synchronisationsbitfolge den Anfang der Gruppen der Daten
erkennt.
Vorteilhafterweise erkennt der Rechner durch einen Zähler,
daß alle Codeworte oder alle Bits einer Gruppe dekodiert
worden sind. Dadurch erkennt der Rechner, daß die
verbleibenden Bits bis zur nächsten Synchronisationsbitfolge
Stopfbits sind oder die Synchronisierungsbitfolge folgt
direkt nach dem Ende des letzten Codeworts, sofern dieses an
einer Byte-Grenze anschließt:
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung
dargestellt und in der nachfolgenden Beschreibung näher
erläutert. Es zeigen Fig. 1 eine Gruppe von Codewörtern,
eingebettet in Synchronisationsbitfolgen, Fig. 2 ein
Blockschaltbild der Schaltung für das Decodieren und Fig. 3
die schematische Verknüpfung zweier Register zur Umkehrung
der Bitfolge einer Gruppe von Codewörtern.
In Fig. 1 ist eine Gruppe von Codewörtern eingebettet in
Synchronisationsbitfolgen 3 dargestellt. Die Codeworte sind
durch Hochkommas voneinander getrennt. Im zweiten Codewort
ist durch X 4 ein Fehler eingefügt. Beginnend von der linken
Synchronisationsbitfolge 3 ist mit einem Pfeil die normale.
Leserichtung 1 gekennzeichnet. Ausgehend von der rechten
Synchronisationsbitfolge 3 ist mit einem Pfeil die
Rückwärtsleserichtung 2 gekennzeichnet.
Die Codeworte sind mit einem reversiblen Huffman-Code
codiert. Bei einem Huffman-Code werden zu codierende
Informationen verschieden lang codiert. Das heißt,
Informationen, wie zum Beispiel Buchstaben, die mit höherer
Häufigkeit in einer Sprache vorkommen, werden mit weniger
Bits codiert als solche, die mit nur geringer
Wahrscheinlichkeit vorkommen. Zum Beispiel ist das E der
häufigste vorkommende Buchstabe in der deutschen Sprache.
Daher wird er mit weniger Bits codiert als z. B. das X, das
weit weniger häufig vorkommt.
Reversible Codes haben die Eigenschaft, daß mit reversiblen
Codes codierte Informationen in beiden Leserichtungen, also
von links nach rechts und von rechts nach links, decodiert
werden können. Dafür müssen dem Decoder Tabellen zur
Verfügung gestellt werden, mit denen der Decoder Codeworte
in beiden Richtungen decodieren kann.
Mit einem Codewort wird eine kodierte Information
bezeichnet, für deren Code der Rechner als Decoder in einer
Tabelle einen Eintrag findet. Dabei werden mehrere
Codeworte, hier sihd es vier, zu einer Gruppe zusammen
gefaßt. Diese Gruppe wird von zwei Synchronisationsbitfolgen
umschlossen, die jeweils an einer Byte-Grenze beginnen. Ist
die Länge der codierten Informationen nicht ein vielfaches
eines Bytes, so werden Stopfbits eingefügt, damit die
folgende Synchronisationsbitfolge an einer Byte-Grenze
beginnt.
Ein Rechner als Decoder wird die einzelnen Codeworte nur
dadurch unterscheiden, daß er so viele Bits zu einem
Codewort zusammenfaßt, bis er eine äquivalente Bitfolge in
einer Codetabelle gefunden hat. Da die Stopfbits am Ende der
Gruppe der Codeworte eingefügt werden, wird das letzte
Codewort vor den Stopfbits dekodiert, während die Stopfbits
als nicht decodierbar erkannt werden. Die Stopfbits werden
von einer Null angeführt, worauf dann Einsen folgen, bis die
Gruppe auf die notwendige Länge aufgefüllt wird, damit die
folgende Synchronisationsbitfolge an einer Byte-Grenze
beginnt. Ein Zähler markiert, wieviele Bits zu den
Codewörtern gehören oder wieviele codierte Informationen in
der Gruppe zu erwarten sind, so daß vor den Stopfbits
aufgehört wird zu dekodieren.
Alternativ kann im Datenstrom, in dem sich die Codeworte
befinden, Informationen enthalten sein, wieviele Codeworte
bzw. codierte Informationen zu einer Gruppe zusammengefaßt
werden, so daß auch hier durch einen Zähler erkannt wird,
wann die Dekodierung der Gruppe beendet ist. Der Zähler, der
zum Beispiel bei der Bildung der Gruppe gesetzt wird, kann
einerseits beinhalten, wieviele Codeworte in einer Gruppe
enthalten sind oder wieviele Bits zu den Codeworten einer
Gruppe gehören oder wieviele codierte Informationen zu einer
Gruppe gehören.
Ein Fehler in einem Codewort wird nur dadurch erkannt, daß
die Bitfolge nicht mehr decodierbar ist, also daß die
Bitfolge durch den Fehler soweit verändert wurde, daß sie
keinem Codewort in der Codetabelle des Rechners entspricht.
Führt der Fehler jedoch dazu, daß durch den Fehler das
Codewort in ein anderes decodierbares Codewort verändert
wurde, wird der Fehler vom Rechner nicht erkannt. Weiterhin
ist es der Fall, daß wenn eine Vielzahl von Fehlern auftritt
und diese zu decodierbaren Codewörtern führen, dann wird
kein Fehler erkannt. Treten zwei Fehler auf, die zu nicht zu
dekodierenden Codewörtern führen und daher erkannt werden,
sind die Codewörter zwischen den beiden Fehlern nicht mehr
zu decodieren.
Nachdem der Fehler 4 vom Rechner erkannt wurde, untersucht
der Rechner das nächste Byte beginnend an der nächsten Byte-
Grenze und überprüft, ob die folgende Bit-Sequenz der
Synchronisationsbitfolge entspricht. Hat der Rechner die
Synchronisationsbitfolge 3 gefinden, dreht der Rechner die
Bitfolge der Gruppe um und beginnt die beiden rechten
Codeworte, also das vierte und das dritte Codewort, in der
Rückwärtsrichtung 2 zu decodieren. Das zweite Codewort mit
dem Fehler geht dabei verloren. Wurden Stopfbits verwendet,
werden zunächst alle Einsen gelöscht, bis die Null erkannt
wird. Nach der Null wird dann mit dem Dekodieren begonnen.
In Fig. 2 ist ein Blockschaltbild der Schaltung für das
Decodieren und die Umkehrung der Bitfolge im Falle eines
fehlerhaften Bits gezeigt. Ein Hauptspeicher 5 ist mit einem
Datenpuffer 6 verbunden. Der Datenpuffer 6 ist über einen
ersten Datenausgang und einen Dateneingang mit dem Register
7 verbunden. Über den ersten Datenausgang übergibt der
Datenpuffer 6 dem Register 7 die umzukehrende Bitfolge einer
Gruppe von Codewörtern. Der Datenpuffer 6 ist über einen
zweiten Datenausgang mit dem Hauptspeicher 5 verbunden. Vom
Datenpuffer 6 gelangen die umgekehrten Bitfolgen zurück in
den Hauptspeicher 5.
Eine Gruppe von Codewörtern wird im Hauptspeicher 5 anhand
der Synchronisationsbitfolge erkannt. Die
Synchronisationsbitfolge ist eine Bitfolge, die der Rechner
kennt, da er sie fest abgespeichert hat und damit durch
Vergleich eindeutig erkennt. Die Bitfolge entspricht dabei
keinem Codewort und ist damit leicht von Codeworten zu
unterscheiden.
Im Hauptspeicher 5 wird durch den Rechner die Decodierung
vorgenommen. Dazu hat der Rechner in den Hauptspeicher 5
Tabellen mit Codewörten und dem entsprechenden Klärtext
geladen.
Tritt innerhalb einer Gruppe ein Fehler auf, wird beginnend
von der Synchronisationsbitfolge, die die Gruppe beschließt,
bis hin zum aufgetretenen Fehler, die Bitfolge der Gruppe
wortweise an den Datenpuffer 6 übergeben. Durch eine
Übertragung an das Register 7 vom Datenpuffer 6 wird die
Bitfolge der Gruppe umgekehrt. Dabei ist das Register 7 mit
dem Datenpuffer 6 derart verbunden, daß die Bitleitungen der
einzelnen Zellen des Datenpuffers 6 zum jeweils
entgegengesetzten Bit im Register 7 führen. Die umgekehrte
Bitfolge wird dann in den Datenpuffer 6 vom Register 7
zurückübertragen, wobei die umgekehrte Reihenfolge
beibehalten wird. Dann wird die umgekehrte Bitfolge in den
Hauptspeicher zurückübertragen.
Der Rechner decodiert nun mittels einer weiteren Codetabelle
für Codewörter, die in Rückwärtsrichtung decodiert werden
sollen, die Codeworte der Gruppe. Die decodierten Codewörter
stehen im Hauptspeicher 5 zur weiteren Verarbeitung zur
Verfügung. Zum Beispiel können die dekodierten Codewörter
dazu dienen, nun Informationen auf einem Monitor
darzustellen.
In Fig. 3 ist schematisch dargestellt, wie der Datenpuffer
6 mit dem Register 7 verbunden ist, so daß im Falle eines
Auftretens eines Fehlers die Bitfolge umgekehrt wird. Man
sieht, daß die Leitungen der Zellen des Datenpuffers mit den
Zellen des Registers überkreuz verbunden sind. Das heißt,
das Bit, daß in der rechten Zelle des Datenpuffers 6 sich
befindet und mit b0 bezeichnet ist, befindet sich im
Register 7 auf der ganz linken Zelle wieder. In dieser Weise
wird aufgrund der Verschaltung der Zellen dabei des
Datenpuffers und des Registers 7 eine Umkehrung der Bitfolge
hergestellt. Jede Zelle des Registers 7 hat einen Ausgang,
der mit den Zellen des Datenpuffers 6 so verbunden ist, daß
die umgekehrte Reihenfolge der Bits erhalten bleibt, das
heißt, das ganz rechte Bit im Register 7 wird auch das ganz
rechte Bit im Datenpuffer 6 sein.
Durch die Implementierung der Umkehrung der Bitfolge durch
eine Schaltung benötigt man nur einen Befehl in einem
Programm, das auf dem Rechner abläuft, um die Umkehrung der
Bits zu bewirken.
Claims (9)
1. Rechner zur Datenverarbeitung, wobei die zu
verarbeitenden mit einem reversiblen Code, insbesondere
Huffman-Code, erzeugten Daten, aus unterschiedlich langen
Bitfolgen bestehen, wobei der Rechner mittels
abgespeicherter Bitfolgen codierte Daten bis zu einem
fehlerhaften Bit hin vergleicht und decodiert, wobei
Synchronisationsbitfolgen eine Gruppe von Daten umgeben,
dadurch gekennzeichnet, daß der Rechner die Daten einer
Gruppe von einem Datenpuffer (6) in ein Register (7)
überträgt, wenn der Rechner in einer Bitfolge der Daten
dieser Gruppe ein fehlerhaftes Bit erkennt, wobei der
Datenpuffer (6) mit einem Register (7) derart verbunden ist,
daß der Rechner die Reihenfolge der Bits der Daten dieser
Gruppe durch die Übertragung vom Datenpuffer (6) zum
Register (7) umkehrt, daß dann der Rechner die Daten vom
Register (7) überträgt, wenn der Rechner in einer Bitfolge
der Daten dieser Gruppe ein fehlerhaftes Bit erkennt, wobei
der Datenpuffer (6) mit einem Register (7) derart verbunden
ist, daß der Rechner die Reihenfolge der Bits der Daten
dieser Gruppe durch die Übertragung vom Datenpuffer (6) zum
Register (7) umkehrt, daß dann der Rechner die Daten vom
Register (7) in den Datenpuffer (6) zurücküberträgt, wobei
das Register (7) mit dem Datenpuffer (6) derart verbunden
ist, daß die Bits im Datenpuffer (6) die gleiche Reihenfolge
haben wie im Register (7) und daß der Rechner mittels
abgespeicherter Bitfolgen zur Decodierung von Bitfolgen mit
Bits in umgekehrter Reihenfolge die Bitfolgen bis zu einem
fehlerhaften Bit hin vergleicht und decodiert.
2. Rechner nach Anspruch 1, dadurch gekennzeichnet, daß der
Rechner die durch die Synchronisationsbitfolgen (3) umgebene
Gruppe von Daten durch Stopfbits auf eine wortorientierte
Bitlänge bringt.
3. Rechner nach Anspruch 2, dadurch gekennzeichnet, daß der
Rechner bekannte Bitfolgen für die Decodierung von Daten,
die mit verschiedenen reversiblen oder nicht reversiblen
Codes codiert worden sind, in seinen Speicher (5) lädt.
4. Verfahren zur Datenverarbeitung mit einem Rechner, wobei
die zu verarbeitenden Daten aus unterschiedlich langen
Bitfolgen bestehen, wobei die Daten mit einem reversiblen
Code, insbesondere Huffman-Code, erzeugt werden, wobei im
Rechner die codierten Daten mittels im Rechner abgelegter
bekannter Bitfolgen verglichen und bis zu einem fehlerhaften
Bit hin decodiert werden, wobei Synchronisationsbitfolgen
eine Gruppe von Daten umgeben, gekennzeichnet durch folgende
Schritte:
- - die Daten einer Gruppe werden im Rechner übertragen, so daß sich die Reihenfolge der Bits der Daten dieser Gruppe umkehrt, wenn durch den Rechner in einer Bitfolge der Daten dieser Gruppe ein fehlerhaftes Bit erkannt wird,
- - die Daten der Gruppe mit Bits in umgekehrter Reihenfolge werden im Rechner zurückübertragen,
- - mittels im Rechner abgespeicherter Bitfolgen zur Decodierung von Bitfolgen mit Bits in umgekehrter Reihenfolge werden die Bitfolgen bis zu einem fehlerhaften Bit hin verglichen und decodiert.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
die durch Synchronisierungssignale umgebenen Gruppen von
Daten durch Stopfbits auf eine einheitlichen Länge gebracht
werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
bekannte Bitfolgen für die Decodierung von Daten, die mit
verschiedenen reversiblen oder nicht reversiblen Codes
codiert wurden, geladen werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
der Anfang der zu decodierenden Bitfolgen durch die
Synchronisationsbitfolge, welche die Gruppen von Daten
umgeben, erkannt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
durch einen Zähler die Zahl der Bits einer Gruppe
abgespeichert wird, so daß das Ende einer Gruppe durch ein
Dekrementieren des Zählers erkannt wird.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
die Anzahl der Codeworte einer Gruppe durch einen Zähler
abgespeichert wird, so daß das Ende der Gruppe durch ein
Dekrementieren des Zählers erkannt wird.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19937456A DE19937456C2 (de) | 1999-08-07 | 1999-08-07 | Rechner zur Datenverarbeitung und Verfahren zur Datenverarbeitung in einem Rechner |
GB0018971A GB2353380B (en) | 1999-08-07 | 2000-08-02 | Computer for data processing and process for data processing with a computer |
JP2000238962A JP2001109614A (ja) | 1999-08-07 | 2000-08-07 | データ処理のための計算機および計算機によるデータ処理方法 |
US09/633,409 US6622279B1 (en) | 1999-08-07 | 2000-08-07 | Computer for data processing and method for data processing using a computer |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19937456A DE19937456C2 (de) | 1999-08-07 | 1999-08-07 | Rechner zur Datenverarbeitung und Verfahren zur Datenverarbeitung in einem Rechner |
US09/633,409 US6622279B1 (en) | 1999-08-07 | 2000-08-07 | Computer for data processing and method for data processing using a computer |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19937456A1 true DE19937456A1 (de) | 2001-02-15 |
DE19937456C2 DE19937456C2 (de) | 2001-06-13 |
Family
ID=29718115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19937456A Expired - Fee Related DE19937456C2 (de) | 1999-08-07 | 1999-08-07 | Rechner zur Datenverarbeitung und Verfahren zur Datenverarbeitung in einem Rechner |
Country Status (4)
Country | Link |
---|---|
US (1) | US6622279B1 (de) |
JP (1) | JP2001109614A (de) |
DE (1) | DE19937456C2 (de) |
GB (1) | GB2353380B (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002010994A1 (en) * | 2000-07-28 | 2002-02-07 | Delvalley Limited | A data processor |
CN1392987A (zh) * | 2000-09-14 | 2003-01-22 | 皇家菲利浦电子有限公司 | 用于存储数据项的方法和系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4181976A (en) * | 1978-10-10 | 1980-01-01 | Raytheon Company | Bit reversing apparatus |
WO1999018674A1 (en) * | 1997-10-02 | 1999-04-15 | Kabushiki Kaisha Toshiba | Variable length decoder and decoding method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3701108A (en) * | 1970-10-30 | 1972-10-24 | Ibm | Code processor for variable-length dependent codes |
US4185302A (en) * | 1978-07-20 | 1980-01-22 | Bell Telephone Laboratories, Incorporated | Run length encoding of facsimile signals |
GB2031250A (en) * | 1978-09-22 | 1980-04-16 | Post Office | Reduction of cumulative error effects when decoding time-sequential digitally-encoded data |
JPH0498420A (ja) * | 1990-08-10 | 1992-03-31 | Seiko Epson Corp | 情報処理装置 |
JP3011680B2 (ja) * | 1996-09-06 | 2000-02-21 | 株式会社東芝 | 可変長符号化装置及び方法 |
-
1999
- 1999-08-07 DE DE19937456A patent/DE19937456C2/de not_active Expired - Fee Related
-
2000
- 2000-08-02 GB GB0018971A patent/GB2353380B/en not_active Expired - Fee Related
- 2000-08-07 JP JP2000238962A patent/JP2001109614A/ja active Pending
- 2000-08-07 US US09/633,409 patent/US6622279B1/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4181976A (en) * | 1978-10-10 | 1980-01-01 | Raytheon Company | Bit reversing apparatus |
WO1999018674A1 (en) * | 1997-10-02 | 1999-04-15 | Kabushiki Kaisha Toshiba | Variable length decoder and decoding method |
Also Published As
Publication number | Publication date |
---|---|
DE19937456C2 (de) | 2001-06-13 |
US6622279B1 (en) | 2003-09-16 |
JP2001109614A (ja) | 2001-04-20 |
GB2353380A (en) | 2001-02-21 |
GB2353380B (en) | 2001-10-24 |
GB0018971D0 (en) | 2000-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3125048C2 (de) | ||
DE2060643C3 (de) | Schaltungsanordnung zur Korrektur von Einzelfehlern | |
DE2260850C2 (de) | Schaltungsanordnung zur Erkennung von Einzel- und Mehrfachfehlern und zur korrektur von Einzel- und bestimmten Mehrfachfehlern | |
DE2139731C2 (de) | Anordnung zur Code-Umsetzung | |
DE2942998C2 (de) | Fehler-Korrektur- und Erkennungs-Anordnung | |
DE2227148A1 (de) | Verfahren zur verarbeitung digitaler daten | |
DE2755875C2 (de) | ||
DE2346525A1 (de) | Virtuelle speichereinrichtung | |
DE2132565A1 (de) | Umsetzer | |
DE2821348A1 (de) | Digitales dialogsystem | |
DE102005022107B4 (de) | Vorrichtung und Verfahren zum Bestimmen einer Position eines Bitfehlers in einer Bitfolge | |
DE2900586C2 (de) | Anordnung zum Decodieren von Codewörtern variabler Länge | |
EP0003480B1 (de) | Schaltungsanordnung zum Umwandeln von Binärinformationen mittels Kontrollbits | |
DE102020110787B3 (de) | Schaltung und verfahren zum kodieren oder dekodieren eines datenworts | |
DE2053836B2 (de) | Anordnung zur Korrektur von Fehlerbündeln in binär codierten Datengruppen | |
DE2526519C2 (de) | Schaltungsanordnung zum Übertragen von binärkodierten Signalfolgen in elektrischen Signal-, Nachrichten- oder Datenübertragungsanlagen mit blockweiser Signalübertragung | |
DE2355786A1 (de) | Verfahren und anordnung zur decodierung von codes mit minimaler redundanz | |
DE19937456C2 (de) | Rechner zur Datenverarbeitung und Verfahren zur Datenverarbeitung in einem Rechner | |
DE2104132B2 (de) | Anordnung zur Mehrfachfehlererkennung und Einzelfehlerkorrektur | |
DE1774225A1 (de) | Fehlerkorrekturschaltung | |
DE2951766C2 (de) | ||
DE1211687B (de) | System zur linearen systematischen Kodierung | |
DE2742881A1 (de) | Dv-system mit fehlerkorrektur | |
DE1449906A1 (de) | System zum Verarbeiten Redundanz aufweisender Digitalfolgen | |
DE2063565C3 (de) | Verfahren und Vorrichtung zur Umwandlung von in einem Code m aus n auftretenden Eingangssignalen in normale binär codierte Eingangssignale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |