DE19916959A1 - Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren - Google Patents
Verfahren zur Herstellung einer Matrix aus DünnschichttransistorenInfo
- Publication number
- DE19916959A1 DE19916959A1 DE19916959A DE19916959A DE19916959A1 DE 19916959 A1 DE19916959 A1 DE 19916959A1 DE 19916959 A DE19916959 A DE 19916959A DE 19916959 A DE19916959 A DE 19916959A DE 19916959 A1 DE19916959 A1 DE 19916959A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor
- matrix
- structuring
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 239000011159 matrix material Substances 0.000 title claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000012212 insulator Substances 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000004973 liquid crystal related substance Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Es wird ein Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren, insbesondere für Flüssigkristallbildschirme, vorgeschlagen, durch welche sich die Prozeßsicherheit bei der Herstellung der Dünnschichttransistormatrizen durch eine überlappende Photolackmaskierung bei der Strukturierung der Halbleiterschicht der Dünnschichttransistoren verbessern läßt.
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer
Matrix aus Dünnschichttransistoren, insbesondere für
Flüssigkristallbildschirme nach dem Oberbegriff des
Anspruchs 1.
In der europäischen Offenlegungsschrift EP 0 654 817 A1 wird
ein Verfahren zur Herstellung einer Matrix aus
Dünnschichttransistoren beschrieben, bei welchem sich durch
die folgenden Prozeßschritte, insbesondere
Flüssigkristallbildschirme zuverlässig und mit einer hohen
Ausbeute herstellen lassen sollen:
- a) Aufbringen einer ersten elektrisch leitfähigen Schicht auf ein Substrat und Strukturieren als Zeilen der Dünnschichttransistor-Matrix, als Gate-Kontakte der Transistoren und Grundelektroden von Speicherkondensatoren in einem ersten Maskenschritt,
- b) Aufbringen eines Gate-Isolators für die Dünnschichttransistoren,
- c) Aufbringen eines Halbleiters, insbesondere aus dem Halbleitermaterial amorphem Silizium (a-Si:H),
- d) Aufbringen eines p- oder n-dotierten Halbleiters als Drain- und Source-Kontakte der Dünnschichttransistoren,
- e) Aufbringen und Strukturieren einer zweiten elektrisch leitfähigen Schicht für die Spalten der Dünnschichttransistor-Matrix, die Drain- und Source- Kontakte der Dünnschichttransistoren und die Gegenelektrode der Speicherkondensatoren in einem zweiten Maskenschritt,
- f) Plasmaätzen der dotierten Halbleiterschicht mit der zweiten leitfähigen Schicht als Maske,
- g) Strukturieren der undotierten Halbleiterschicht in einem dritten Maskenschritt,
- h) Aufbringen und Strukturieren einer transparenten leitfähigen Schicht als Bildpunktelektrode und zweite Metallisierung der Spalten sowie zur leitenden Verbindung der Drain-Kontakte der Dünnschichttransistoren mit den Gegenelektroden der Speicherkondensatoren in einem vierten Maskenschritt und
- i) Aufbringen einer transparenten Passivierung.
Beim dritten Maskenschritt (Punkt g) wird regelmäßig zum
Strukturieren des undotierten Halbleiters, im Allgemeinen
intrinsisches amorphes Silizium (i-a-Si:H), eine
Photolackmaske verwendet, die innerhalb einer
Bildpunktstruktur den Bereich des
Dünnschichttransistorkanals, der Überkreuzung zwischen
Zeilen- und Spaltenleitung sowie den Anschlußbereich des
Speicherkondensators abdeckt.
Bei diesem Prozeßablauf konnten jedoch Ablösungen der
Deckmetallisierung und eine schlechte Kantenbedeckung durch
die nachfolgend auf die Deckmetallisierung aufgebrachten
Schichten, wie Indium-Zinn-Oxid (ITO) zur Erzeugung der
Bildpunktelektrode bzw. Siliziumnitrit (SiNx) als
Passivierungsschicht, festgestellt werden. Diese
Unregelmäßigkeiten führten dann häufig zu einer sinkenden
Ausbeute bei der Herstellung von Dünnschichttransistor-
Matrizen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur
Herstellung von Dünnschichttransistor-Matrizen, insbesondere
der einleitend bezeichneten Art bereitzustellen, das eine
verbesserte Prozeßsicherheit aufweist.
Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.
Dabei geht die Erfindung von einem Verfahren zur Herstellung
einer Matrix aus Dünnschichttransitoren, insbesondere für
Flüssigkristallbildschirme, mit den folgenden Prozeßschritten
aus:
- a) Aufbringen einer ersten elektrisch leitfähigen Schicht auf ein Substrat und Strukturieren wenigstens als Zeilen der Matrix und als Gate-Kontakte der Dünnschichttransistoren,
- b) Aufbringen eines Gate-Isolators für die Dünnschichttransistoren,
- c) Aufbringen einer Halbleiterschicht, insbesondere intrinsisches amorphes Silizium (i-a-Si:H),
- d) Aufbringen und Strukturieren einer zweiten elektrisch leitfähigen Schicht für wenigstens die Spalten der Matrix sowie die Drain-Source-Kontakte der Dünnschichttransistoren,
- e) Strukturieren der Halbleiterschicht zur Erzeugung des Halbleiterkanals der Dünnschichttransistoren.
Der Kerngedanke der erfindungsgemäßen Verfahrens liegt nun
darin, daß die Strukturierung der Halbleiterschicht mittels
eines photolitographischen Schritts erfolgt, bei welchem eine
photoempfindliche Schicht aufgebracht und derart strukturiert
wird, daß sie die strukturierte zweite leitfähige Schicht
wenigstens im aktiven Bereich der Matrix überlappt und
vollständig überdeckt. Das heißt beispielsweise bei einem
Flüssigkristallbildschirm wird als aktiver Bereich der Matrix
die Matrixfläche, innerhalb welcher die Bildpunkte angeordnet .
sind, in der angegebenen Weise von der strukturierten
Photolackschicht überlappend überdeckt. Die Erfindung baut
dabei auf der Erkenntnis auf, daß bei einer
Photolackmaskierung, wie oben im Stand der Technik angegeben,
beim Ätzen des Halbleiters, z. B. i-a-Si:H in chlorhaltiger
oder fluorhaltiger Ätzchemie große Bereiche der
strukturierten zweiten elektrisch leitfähigen Schicht
(Deckmetallisierung) der Ätzchemie ausgesetzt sind, was dazu
führen kann, daß das Deckmetall von der Ätzchemie angegriffen
wird und "Unterätzungen" des Halbleiters (i-a-Si:H) unter die
Strukturkante des Deckmetalls stattfinden. Insbesondere die
Unterätzungen der Deckmetallisierung führen dann zu den oben
erwähnten Metallablösungen und einer schlechten
Kantenbedeckung von nachfolgend aufgebrachten Schichten.
Durch die erfindungsgemäße Vorgehensweise ist die komplette
Deckmetallisierung überlappend überdeckt, so daß keine
Unterätzungen auftreten und das Deckmetall von der Ätzchemie
nicht angegriffen wird. Damit lassen sich nachfolgend
abgeschiedene Schichten mit einer guten Kantenbedeckung auf
eine unbeeinträchtigte Deckmetallisierung aufbringen.
Um eine ausreichende Prozeßsicherheit zu gewährleisten, wird
im weiteren vorgeschlagen, daß die Breite des Überlapps
außerhalb eines Halbleiterkanalbereichs in der Größenordnung
von zwei Mikrometern liegt.
Bei einer außerdem bevorzugten Ausgestaltung der Erfindung
wird die Breite des Überlapp außerhalb eines
Halbleiterkanalbereichs in Abhängigkeit von der
Justiergenauigkeit der Vorrichtung zur Durchführung des
photolitographischen Schrittes für die Erzeugung der
strukturierten photoempfindlichen Schicht eingestellt. Auf
diese Weise lassen sich Überlappungsbreiten erzielen, die
unter zwei Mikrometern liegen.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen
dargestellt und in der nachfolgenden Beschreibung unter
Angabe weiterer Vorteile und Einzelheiten näher erläutert.
Es zeigen
Fig. 1a drei Bildpunkte einer Ansteuermatrix mit
Dünnschichttransistoren für eine
Flüssigkristallanzeige mit erfindungsgemäßer
Fotolackmaskierung,
Fig. 1b den in Fig. 1a dargestellten Ausschnitt eines
Bildpunktes vergrößert dargestellt,
Fig. 1c einen schematischen Querschnitt eines
Ausschnitts einer erfindungsgemäß
hergestellten Dünnschichttransistor-Matrix bis
zur Deckmetallsisierung, bei welchem der
Schichtaufbau eines Dünnschichttransistors und
eines Speicherkondensators verdeutlicht ist,
Fig. 2a einen Bildpunkt einer Ansteuermatrix mit einem
Dünnschichttransistor und einem
Speicherkondensator mit einer herkömmlichen
Fotolackmaskierung zur Strukturierung einer
Halbleiterschicht in der Draufsicht und
Fig. 2b eine Querschnittsansicht der Bildpunktstruktur
nach Fig. 2a nach der Ätzung einer
intrinsischen amorphen Siliziumschicht gemäß
der in Fig. 2a angegebenen Schnittlinie A-A.
Ausgangspunkt der Erfindung ist insbesondere ein Verfahren
zur Herstellung von Dünnschichttransistor-Matrizen mit
amorphem Silizium als Halbleitermaterial, bei welchem der
undotierte Halbleiter mit einer Photolackmaskierung geätzt
wird, die lediglich den Bereich 1 über dem
Dünnschichttransistorkanal, den Bereich 2 über der
Überkreuzungsstelle zwischen einer Zeilenleitung und einer
Spaltenleitung sowie den Bereich 3 über dem Anschlußkontakt
des Speicherkondensators abdeckt.
Bis zu diesem Prozeßschritt gestaltet sich das
Herstellungsverfahren zur Erzeugung der Strukturen gemäß
Fig. 2a und b wie folgt:
Auf ein Glassubstrat 4 (Fig. 2b) wird zunächst eine erste elektrisch leitfähige Schicht aufgebracht und als Zeilen 5, als Gate-Kontakte 6 sowie als Grundelektrode 7 der Speicherkondensatoren strukturiert. Anschließend wird ein Gate-Isolator 8 für die Dünnschichttransistoren aufgebracht, gefolgt von einer Halbleiterschicht 9 aus intrinsischem amorphen Silizium (i-a-Si:H).
Auf ein Glassubstrat 4 (Fig. 2b) wird zunächst eine erste elektrisch leitfähige Schicht aufgebracht und als Zeilen 5, als Gate-Kontakte 6 sowie als Grundelektrode 7 der Speicherkondensatoren strukturiert. Anschließend wird ein Gate-Isolator 8 für die Dünnschichttransistoren aufgebracht, gefolgt von einer Halbleiterschicht 9 aus intrinsischem amorphen Silizium (i-a-Si:H).
Auf diese Schichtfolge wird n-dotiertes amorphes Silizium 10
(n+-a-Si:H) aufgebracht. Daraufhin folgt eine zweite
elektrisch leitfähige Schicht, die als Spalten 11 der
Dünnschichttransistoren, als Drain- und Source-Kontakte 12,
13 der Dünnschichttransistoren sowie als Gegenelektrode 14
des Speicherkondensators strukturiert wird. Die strukturierte
zweite elektrisch leitfähige Schicht dient im Weiteren als
Maske für das Strukturieren des n+ dotierten amorphen
Siliziums 10.
Nach diesem Schritt folgt die Strukturierung des undotierten
intrinsischen amorphen Siliziums 9 mit Hilfe der oben
erwähnten Photolackbereiche 1, 2, 3. Durch diesen
Strukturierungsprozeß, der im Allgemeinen in einem Ätzplasma
stattfindet, wird der Halbleiter 9 wie in Fig. 2b dargestellt
unter die Strukturkante des Deckmetalls (hier: Spalte 11)
unterätzt. Zusätzlich wird die ungeschützte
Deckmetalloberfläche angegriffen.
Durch das erfindungsgemäße Verfahren lassen sich diese
Nachteile vermeiden. Die Fig. 1a-c zeigen Strukturen, die
nach dem erfindungsgemäßen Herstellungsprozeß entstanden
sind. Die hierfür verwendeten Verfahrensschritte entsprechen
den Verfahrensschritten zur Herstellung der Fig. 2a und b
bis auf die Photolackmaskierung zur Strukturierung der
undotierten Halbleiterschicht. Daher werden für gleiche
Schichten auch die gleichen Bezugszeichen verwendet.
Der wesentliche Unterschied in der Photolackmaskierung
besteht darin, daß nunmehr die Photolackbereiche 15, 16, 17
die strukturierte zweite leitfähige Schicht, das heißt die
Gegenelektroden 14, die Drain-Source-Kontakte 12, 13 sowie
die Spalten 11 vollständig mit Überlapp überdecken. Der
Überlappungsbereich (ü) außerhalb eines
Halbleiterkanalbereichs, der zwischen den Drain-Source-
Kontakten ausgebildet ist, liegt beispielsweise bei ca. 2
Mikrometer zur Strukturkante der leitfähigen Schicht.
Der Kantenverlauf des undotierten Halbleiters 9 bei einer
erfindungsgemäßen Maskierung nach z. B. einem
Trockenätzschritt in einem Plasma soll in Fig. 1c
verdeutlicht werden. Aufgrund der vollständigen Abdeckung mit
Überlapp werden die leitfähigen Schichtbereiche 11, 12, 13,
14 (der Schichtbereich 11 ist in Fig. 1c nicht dargestellt)
nicht mehr unterätzt. Vielmehr ist der Übergang der
undotierten Halbleiterschicht 9 zu den Schichtbereichen 11,
12, 13, 14 gleichmäßig ansteigend.
Auf diese Weise können darauffolgende Schichten mit einer
ausreichenden Kantenbedeckung abgeschieden werden und zudem
lassen sich Ablösungsprozesse der strukturierten zweiten
leitfähigen Schicht vermeiden. Insgesamt führt dies zu einem
Herstellungsverfahren mit größerer Prozeßsicherheit und
besserer Herstellungsausbeute.
Claims (3)
1. Verfahren zur Herstellung einer Matrix aus
Dünnschichttransistoren, insbesondere für
Flüssigkristallbildschirme, das die folgenden Schritte
umfaßt:
- a) Aufbringen einer ersten elektrisch leitfähigen Schicht auf ein Substrat und Strukturieren wenigstens als Zeilen der Matrix und als Gate-Kontakte der Dünnschichttransistoren,
- b) Aufbringen eines Gate-Isolators für die Dünnschichttransistoren,
- c) Aufbringen einer Halbleiterschicht, insbesondere a-Si:H,
- d) Aufbringen und Strukturieren einer zweiten elektrisch leitfähigen Schicht für wenigstens die Spalten der Matrix sowie für die Drain-Source-Kontakte der Dünnschichttransistoren,
- e) Strukturieren der Halbleiterschicht zur Erzeugung des Halbleiterkanals der Dünnschichttransistoren,
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Breite (ii) des Überlapps außerhalb eines
Halbleiterkanalbereichs in der Größenordnung von zwei
Mikrometer liegt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Breite des Überlapps außerhalb eines
Halbleiterkanalbereichs in Abhängigkeit von der
Justiergenauigkeit der Vorrichtung zur Durchführung des
photolitographischen Schritts eingestellt wird.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19916959A DE19916959A1 (de) | 1999-04-15 | 1999-04-15 | Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren |
| JP2000113869A JP2000332260A (ja) | 1999-04-15 | 2000-04-14 | 薄膜トランジスタからマトリックスを製作する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19916959A DE19916959A1 (de) | 1999-04-15 | 1999-04-15 | Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19916959A1 true DE19916959A1 (de) | 2000-10-19 |
Family
ID=7904610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19916959A Withdrawn DE19916959A1 (de) | 1999-04-15 | 1999-04-15 | Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000332260A (de) |
| DE (1) | DE19916959A1 (de) |
-
1999
- 1999-04-15 DE DE19916959A patent/DE19916959A1/de not_active Withdrawn
-
2000
- 2000-04-14 JP JP2000113869A patent/JP2000332260A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332260A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19839063B4 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
| DE19610283B4 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung | |
| DE68921567T2 (de) | Flüssigkristallanzeigetafel mit verminderten Pixeldefekten. | |
| DE4339721C1 (de) | Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren | |
| DE19809084C2 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
| DE19811624B4 (de) | Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD | |
| DE69833717T2 (de) | Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix mit querelektrischem Feld und Verfahren zu ihrer Herstellung | |
| DE19758065C2 (de) | Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung | |
| DE19808989B4 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
| DE19906815B4 (de) | Flüssigkristallanzeige und Verfahren zur Herstellung derselben | |
| DE19808990C2 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
| DE10150432B4 (de) | Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung | |
| DE10355666B4 (de) | Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung | |
| DE19714692C2 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
| DE19624916A1 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung | |
| DE102004051624A1 (de) | Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben | |
| DE19814676A1 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
| DE102014008239B4 (de) | Verfahren zur herstellung eines tft-array-substrats | |
| DE102004048723B4 (de) | Herstellverfahren für ein Dünnschichttransistorarray-Substrat | |
| DE19737372C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
| DE60126050T2 (de) | Herstellungsverfahren für Aktivmatrix-Photodiodenarray | |
| DE19724245A1 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
| DE19714510C2 (de) | Herstellungsverfahren für eine Flüssigkristallanzeige | |
| DE10351380A1 (de) | Matrixsubstrat einer Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstelllung | |
| DE10124986A1 (de) | Flüssig Kristallanzeige-Vorrichtung (LCD) und Verfahren zum Herstellen derselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8141 | Disposal/no request for examination |