DE19909086A1

DE19909086A1 - Analog-Digital-Wandler

Info

Publication number: DE19909086A1
Application number: DE1999109086
Authority: DE
Inventors: Robert Reiner
Original assignee: Siemens AG
Current assignee: Infineon Technologies AG
Priority date: 1999-03-02
Filing date: 1999-03-02
Publication date: 2000-09-14
Anticipated expiration: 2019-03-03
Also published as: DE19909086C2; WO2000052830A1

Abstract

Analog-Digital-Wandler der folgende Merkmale aufweist: DOLLAR A - eine Meßanordnung (MA) zur Messung eines zwischen einem ersten und zweiten Knoten (A, B) anliegenden Analogsignals (I) mit wenigstens einer Ausgangsklemme (Am; Am1, Am2, Amk), an der ein Meßsignal (I¶M¶) abgreifbar ist, das einem dritten Knoten (N) zuführbar ist; DOLLAR A - eine Ladungsspeicheranordnung (CB), der von dem dritten Knoten (N) eine Ladung zuführbar und die mittels einer ersten Klemme an ein Bezugspotential (M) angeschlossen ist; DOLLAR A - einen Komparator (K1) mit einer ersten Eingangsklemme, die an den dritten Knoten (N) angeschlossen ist, mit einer zweiten Eingangsklemme, die an eine erste Klemme eines Spannungsteilers (R1, R2; R1, R2, R3) angeschlossen ist, und mit einer Ausgangsklemme (Ak1); DOLLAR A - einen an die Ausgangsklemme (Ak1) des Komparators (K1) angeschlossenen Zähler (Z); DOLLAR A wenigstens ein an den Knoten (N) angeschlossenes Schaltmittel (SM1, SM2, SM3) zur Beeinflussung eines Ladungsflusses auf den Knoten (N) und/oder von dem Knoten (N), wobei das Schaltmittel (SM1, SM2, SM3) abhängig von einem Zählerstand des Zählers (Z) ansteuerbar ist.

Description

Die vorliegende Erfindung betrifft einen Analog-Digital-Wand ler (AD-Wandler) zur Erzeugung eines Binärsignals aus einem amplitudenmodulierten Analogsignal. Als Modulation kommt da bei insbesondere eine ASK-Modulation (ASK = amplitude shift keying) in Betracht, bei der ein Analogsignal nach Maßgabe eines binären Informationssignal einen oberen oder unteren Amplitudenwert annimmt. Aufgabe des AD-Wandlers ist es, an einem Ausgang ein Binärsignal zur Verfügung zu stellen, das dem binären Informationssignal entspricht oder aus dem das binäre Informationssignal erhalten werden kann. Der AD-Wand ler erfüllt damit die Funktion eines Demodulators.

Die Übertragung binärer Informationssignale mittels ASK-modu lierter Signale findet insbesondere bei kontaktlosen Chipkar ten-Systemen Anwendung. Hierbei werden ASK-modulierte Hoch frequenzsignale zwischen einer Chipkarte und einem Schreib- Lesegerät zum Informationsaustausch übertragen. Problematisch hierbei ist, daß der Abstand zwischen der Karte und dem Schreib-Lesegerät sich verändern kann, wodurch auch der Pegel des empfangenen und zu demodulierenden Analogsignals vari iert, während das Verhältnis von oberem Amplitudenwert zu un terem Amplitudenwert gleich bleibt. Diesem allgemein bei der Übertragung amplitudenmodulierter Signale auftretenden Pro blem, wonach die Amplitude, die gerade die Information trägt, reichweitenbedingten Schwankungen unterliegt, wird bei be kannten Demodulatoren für amplitudenmodulierte Signale da durch begegnet, daß eine Verstärkungsregelung vorgesehen ist, die das zu demodulierende Signal vor der Demodulation mehr verstärkt, wenn das empfangene Signal schwach ist und umge kehrt. Hierdurch soll erreicht werden, daß das durch Demodu lation erhaltene Signal unabhängig vom Absolutwert der Ampli tude des Analogsignals ist und nur von relativen Schwankungen des Analogsignals abhängt.

Derartige Verstärkungsregelungen weisen Regelkreise auf, die unter bestimmten Voraussetzungen zum Schwingen neigen. Das Unterbinden dieser Schwingungsneigung erfordert aufwendige Schaltungsmaßnahmen, die Platz und Strom verbrauchen. Beides steht auf Chipkarten nur begrenzt zur Verfügung.

Ziel der vorliegenden Erfindung ist es, einen verbesserten Analog-Digital-Wandler, insbesondere zur Demodulation eines ASK-modulierten Analogsignals zur Verfügung zu stellen, der einfach und kostengünstig zu realisieren ist, zuverlässig funktioniert und ohne aufwendige Regelkreise auskommt und bei dem sich insbesondere die oben genannten Nachteile nicht er geben.

Dieses Ziel wird durch einen AD-Wandler gemäß der Merkmale des Anspruchs 1 gelöst. Danach weist der AD-Wandler folgende Merkmale auf:

- eine Meßanordnung zur Messung eines zwischen einem ersten und zweiten Knoten anliegenden Analogsignals mit wenigstens einer Ausgangsklemme, an der ein Meßsignal abgreifbar ist, das einem dritten Knoten zuführbar ist;
- eine Ladungsspeicheranordnung, der von dem dritten Knoten eine Ladung zuführbar ist und die mittels einer ersten Klemme an ein Bezugspotential angeschlossen ist;
- einen Komparator mit einer ersten Eingangsklemme, die an den dritten Knoten angeschlossen ist, mit einer zweiten Ein gangsklemme, die an eine erste Klemme eines Spannungsteilers angeschlossen ist, und mit einer Ausgangsklemme;
- einen an die Ausgangsklemme des Komparators angeschlossenen Zähler;
- wenigstens ein an den Knoten angeschlossenes Schaltmittel zur Beeinflussung eines Ladungsflusses auf den Knoten und/oder von dem Knoten, wobei das Schaltmittel abhängig von einem Zählerstand des Zählers ansteuerbar ist.

Liegt bei dem erfindungsgemäßen AD-Wandler zwischen der er sten und zweiten Klemme ein Analogsignal, beispielsweise in Form eines zwischen diesen Knoten fließenden Stromes an, ist an der Ausgangsklemme der Meßanordnung ein von dem Analogsi gnal abhängiges Meßsignal abgreifbar, welches über den drit ten Knoten der Ladungsspeicheranordnung zuführbar ist. Der Komparator vergleicht die an dem dritten Knoten bzw. über der Ladungsspeicheranordnung anliegende Spannung mit einer Refe renzspannung. Das Vergleichsergebnis wird in vorgebbaren Zeitabständen ausgewertet und der Zählerstand des Zählers ab hängig von dem Vergleichsergebnis erhöht oder verringert. Die auf den dritten Knoten fließende und/oder von dem dritten Knoten fließende Ladung und damit die an dem dritten Knoten anliegende Spannung wird durch wenigstens ein an den dritten Knoten angeschlossenes Schaltmittel beeinflußt, das nach Maß gabe eines Zählerstandes des Zählers ansteuerbar ist.

Die Ladungsspeicheranordnung ist vor jedem Vergleichsvorgang entladbar. Die Ansteuerung des Schaltmittels zum Laden der Ladungsspeicheranordnung erfolgt dabei derart, daß mit zuneh mendem Zählerstand ein größeres Analogsignal erforderlich ist, um die Ladungsspeicheranordnung bzw. die Spannung an dem dritten Knoten innerhalb der vorgebbaren Zeitabstände auf den Wert der Referenzspannung aufzuladen. Dies ergibt sich bei spielsweise durch Einstellen des Schaltmittels derart, daß sich mit zunehmendem Zählerstand eine Reduzierung des Meßsi gnals und/oder eine Vergrößerung der Kapazität der Ladungs speicheranordnung und/oder eine Verringerung der Ladedauer der Ladungsspeicheranordnung ergibt. Das Schaltmittel ist vorzugsweise derart einstellbar, daß die Zunahme des Analog signals, die mit jedem Zählerschritt erforderlich ist, um den Zähler um Eins zu erhöhen, proportional zu dem Absolutwert des Analogsignals ist. Hierdurch ist gewährleistet, daß unab hängig von der Amplitude des Analogsignals gleiche prozentua le Änderungen des Analogsignals gleiche Ausgangssignalfolgen an dem Komparator bzw. gleiche Änderungen des Zählerstandes hervorrufen. Das Ausgangssignal des Komparators ist daher un abhängig von dem Absolutwert des Analogsignals und hängt nur von relativen Änderungen des Analogsignals ab. Der Wert des Zählers repräsentiert dabei den Absolutwert der Amplitude des Analogsignals und legt so den Arbeitspunkt des AD-Wandlers fest. Liegt ein ASK-moduliertes Analogsignal vor, das einen oberen oder unteren Amplitudenwert annimmt, die in einem fe sten Verhältnis zueinander stehen, deren Absolutwerte aber reichweitenbedingt schwanken bedeutet dies, daß ein Wechsel von dem oberen zu dem unteren Amplitudenwert und umgekehrt gleiche Signalfolgen an dem Ausgang des Komparators, bzw. ei ne Änderung des Zählerstandes um den gleichen Wert, hervor ruft nachdem sich der Zähler, und damit das Schaltinittel des AD-Wandlers, auf den jeweiligen Arbeitspunkt eingestellt ha ben.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Eine Ausführungsform der Erfindung sieht vor, das Schaltmit tel zwischen den dritten Knoten und die Ladungsspeicheranord nung zu schalten und dabei insbesondere für die Ladungsspei cheranordnung wenigstens zwei Kapazitäten vorzusehen, die mit jeweils einer ersten Klemme an Bezugspotential angeschlossen sind und die mit jeweils einer zweiten Klemme über das Schaltmittel an den dritten Knoten angeschlossen sind. Das Schaltmittel weist insbesondere eine der Anzahl der Kapazitä ten entsprechende Anzahl Schalter auf, die zwischen jeweils eine zweite Klemme der Kapazitäten und den dritten Knoten ge schaltet sind. Die Schalter sind über Steueranschlüsse abhän gig von dem Zählerstand des Zählers ansteuerbar. Die Kapazi täten weisen vorzugsweise unterschiedliche Kapazitätswerte auf, die sich um den Faktor 2 bzw. Vielfache davon unter scheiden. Weist die Ladungsspeicheranordnung n Kapazitäten auf, deren Kapazitätswerte Cx, 2.Cx, 4.Cx, . . ., 2^n-1.Cx betragen so ist die wirksame Gesamtkapazität der Ladungsspeicheranord nung durch Öffnen bzw. Schließen einzelner Schalter zwischen Kapazitätswerten von Cx bis (2ⁿ-1).Cx in Schritten von Cx va riierbar. Durch Ansteuern der Schalter abhängig von dem Zäh lerstand kann die Kapazität der Ladungsspeicheranordnung mit zunehmendem Zählerstand vergrößert werden. Übersteigt die Spannung an der Ladungsspeicheranordnung innerhalb eines vor gegebenen Zeitintervalls den Referenzspannungswert, wird der Zähler erhöht und dementsprechend die Kapazität um Cx erhöht. Mit zunehmendem Zählerstand ist so ein zunehmender Ladungs fluß auf den dritten Knoten und damit ein zunehmendes Ana logsignal erforderlich, um die entladene Ladungsspeicher anordnung innerhalb vorgegebener Zeitintervalle auf den Refe renzwert aufzuladen. Mit der genannten Abstufung der Kapazi täten ist eine Vielzahl unterschiedlicher Kapazitätswerte bei einer verhältnismäßig geringen Anzahl von Kapazitäten reali sierbar. Allerdings sind bei dieser Ausführungsform mit zu nehmendem Zählerstand geringere prozentuale Änderungen des Analogsignals erforderlich, um den Zählerstand um einen vor gegebenen Wert zu erhöhen. Die Änderung des Zählerstandes ist nicht völlig unabhängig von der Amplitude des Analogsignals.

Dieses Problem wird durch eine weitere Ausführungsform der Erfindung gelöst, bei der die Kapazitäten derart abgestuft sind, daß die Gesamtkapazität mit jedem Zählerschritt ein konstantes Vielfaches der vorherigen Gesamtkapazität beträgt.

Eine weitere Ausführungsform der Erfindung sieht vor, ein Schaltmittel zwischen die Meßanordnung und den dritten Knoten zu schalten. Die Meßanordnung weist insbesondere wenigstens zwei Ausgangsklemmen auf, an denen Meßsignale anliegen, die jeweils in unterschiedlichen Abhängigkeitsverhältnissen zu dem Analogsignal stehen. Die Meßanordnung ist vorzugsweise als Stromspiegelanordnung mit mehreren Stromspiegeln ausge bildet, wobei das Verhältnis des an einer Ausgangsklemme an liegenden Meßsignals zu dem Analogsignal dem Stromspiegelver hältnis des jeweiligen Stromspiegels entspricht. Schalter des Schaltmittels sind vorzugsweise zwischen die Ausgangsklemmen der Meßanordnung und den dritten Knoten geschaltet, wobei die Schalter abhängig von dem Zählerstand des Zählers ansteuerbar sind. Die Schalter sind vorzugsweise derart ansteuerbar, daß mit zunehmendem Zählerstand die Ausgänge von Stromspiegeln mit geringeren Stromspiegelverhältnissen an den dritten Kno ten angeschlossen werden. Der auf den dritten Knoten fließen de Strom wird so in einem vorgebbaren Wertebereich gehalten, während die Amplitude des Analogsignals zunimmt. Die Empfind lichkeit des AD-Wandlers nimmt damit mit steigender Amplitude des Analogsignals ab.

Eine weitere Ausführungsform der Erfindung sieht vor, das Schaltmittel zwischen den dritten Knoten und Bezugspotential zuschalten. Das Schaltmittel weist vorzugsweise einen Schal ter auf, der die Ladungsspeicheranordnung in geschlossenem Zustand kurzschließt. In geöffnetem Zustand des Schalters fließt ein von der Meßanordnung an den dritten Knoten gelie ferter Strom von dem dritten Knoten auf die Ladungsspeicher anordnung. Der Schalter ist gemäß einer Ausführungsform der Erfindung mittels einer Ansteuerschaltung ansteuerbar, wobei die Zeitdauer, während der der Schalter geöffnet ist und wäh rend der der Meßstrom auf die Ladungsspeicheranordnung fließt vom Zählerstand und damit von der Amplitude des Analogsignals abhängig ist. Diese Zeitdauern verringern sich mit zunehmen der Amplitude, wodurch die Empfindlichkeit des AD-Wandlers mit zunehmender Amplitude abnimmt.

Vorteilhafterweise werden zwei oder drei der beschriebenen Schaltmittel in einem AD-Wandler kombiniert.

Gegenstand der Erfindung ist des weiteren ein Verfahren zur Analog-Digital-Wandlung gemäß der Ansprüche 23 bis 31.

Die erfindungsgemäße Vorrichtung und das erfindungsgemäße Verfahren werden nachfolgend anhand von Ausführungsbeispielen in Figuren näher erläutert. Es zeigen:

Fig. 1 beispielhafter Kurvenverlauf eines mittels des er findungsgemäßen AD-Wandlers zu demodulierenden Ana logsignals;

Fig. 2 erfindungsgemäßer AD-Wandler gemäß einer ersten Aus führungsform;

Fig. 3 erfindungsgemäßer AD-Wandler gemäß einer zweiten Ausführungsform;

Fig. 4 Kurvenverlauf des Zählerstandes über dem Analogsi gnal für eine erste Dimensionierung der Ladungsspei chereinheit und der Meßanordnung;

Fig. 5 Kurvenverlauf des Zählerstandes über dem Analogsi gnal für eine zweite Dimensionierung der Ladungs speichereinheit und der Meßanordnung;

Fig. 6 erfindungsgemäßer AD-Wandler gemäß einer dritten Ausführungsform.

In den Figuren bezeichnen, sofern nicht anders angegeben gleiche Bezugszeichen gleiche Bauteile und Funktionseinheiten mit gleicher Bedeutung.

Fig. 1 zeigt beispielhaft den Verlauf eines Analogsignals, das beispielsweise durch Tiefpaßfilterung und Gleichrichten eines ASK-modulierten Hochfrequenzsignals erhalten werden kann, wie es beispielsweise zur Datenübertragung zwischen ei ner Chipkarte und einem Schreib-Lesegerät verwendet wird. Dem HF-Signal wird auf der Sendeseite ein binäres Nutzsignal auf moduliert, indem die Amplitude des HF-Signals nach Maßgabe des Binärsignals einen oberen oder unteren Amplitudenwert an nimmt. Bedingt durch Veränderungen des Abstands zwischen Sen der und Empfänger schwankt der Pegel des auf der Empfänger seite empfangenen Signals, wobei das Verhältnis zwischen obe rem Amplitudenwert und unterem Amplitudenwert bei dem empfan genen Signal konstant bleibt. Bei dem in Fig. 1 beispielhaft dargestellten Analogsignal variiert die Amplitude nach Maßga be des Binärsignals zunächst zwischen einem oberen Amplitu denwert Io1 und einem unteren Amplitudenwert Iu1. Zwischen Zeitpunkten t1 und t2 nimmt der Pegel des Analogsignals I, beispielsweise dadurch, daß der Sender dem Empfänger angenä hert wird, zu, um dann zwischen einem oberen Amplitudenwert Io2 und einem unteren Amplitudenwert Iu2 zu variieren. Da un abhängig vom Absolutwert der Amplituden das Verhältnis von oberem zu unterem Amplitudenwert konstant bleibt, gilt: Io1/Iu1 = Io2/Iu2. Bei der Demodulation eines derartigen Si gnals dürfen daher nur die durch das zu übertragende Binärsi gnal bewirkten Schwankungen zwischen oberem und unterem Am plitudenwert berücksichtigt werden, während die reichwei tenbedingten Schwankungen bei der Demodulation wenigstens möglichst weitgehend eliminiert werden müssen.

Fig. 2 zeigt eine erste Ausführungsform eines erfindungsgemä ßen AD-Wandlers zur Demodulation eines Analogsignals I, wie es beispielhaft in Fig. 1 dargestellt ist. Der erfindungsge mäße AD-Wandler weist eine Meßanordnung MA auf, die zwischen einen ersten Knoten A und einen zweiten Knoten B geschaltet ist, zwischen denen das Analogsignal I in Form eines zwischen diesen Knoten fließenden Stromes anliegt. An einer Ausgangs klemme Am der Meßanordnung ist ein Meßsignal I_M abgreifbar, das in einem festen Verhältnis zu dem Strom I steht. Die Meß anordnung in Fig. 1 ist als Stromspiegel bestehend aus einem ersten Stromspiegeltransistor T und einem zweiten Stromspie geltransistor Tm ausgebildet, wobei die beiden Transistoren in dem Ausführungsbeispiel als p-Kanal-FET ausgebildet sind. Die Laststrecke (Drain-Source-Strecke) des ersten Stromspie geltransistors T ist zwischen den ersten und zweiten Knoten A, B, die Laststrecke des zweiten Stromspiegeltransistor Tm ist zwischen den ersten Knoten A und den Ausgang Am der Meß anordnung MA geschaltet. Steueranschlüsse (Gate-Anschlüsse) der Stromspiegeltransistoren T, Tm sind gemeinsam an eine er ste Hilfsspannung UH1 angeschlossen. Das Verhältnis des Meß signals bzw. des Meßstromes I_M zu dem Analogsignal I wird durch das Stromspiegelverhältnis des Stromspiegels bestimmt, das sich aus dem Verhältnis der Transistorfläche des zweiten Stromspiegeltransistors Tm zu der Fläche des ersten Strom spiegeltransistors T ergibt. Der zweite Stromspiegeltransi stor Tm ist dabei üblicherweise wesentlich kleiner dimensio niert als der erste Stromspiegeltransistor T.

Der Ausgang Am der Meßanordnung ist bei dem dargestellten Ausführungsbeispiel an einen dritten Knoten N angeschlossen.

Zwischen diesen dritten Knoten N und einen Knoten für Bezugs potential M ist eine Reihenschaltung eines ersten Schaltmit tels SM1 und einer Ladungsspeicheranordnung CB geschaltet. Die Ladungsspeicheranordnung CB weist dabei eine Anzahl Kapa zitäten C1, C2, Cn auf, die jeweils mit einer ersten Klemme an den Knoten für Bezugspotential M geschaltet sind. Das er ste Schaltmittel weist eine der Anzahl der Kapazitäten C1, C2, Cn entsprechende Anzahl Schalter Tc1, Tc2, Tcn auf, die als Transistoren ausgebildet sind und deren Laststrecken je weils zwischen den dritten Knoten N und eine zweite Anschluß klemme der Kapazitäten C1, C2, Cn geschaltet sind. Der La duhgsfluß von dem dritten Knoten N auf die Ladungsspeicheran ordnung CB wird durch die Schalterstellung der Schalter Tc1, Tc2, Tcn beeinflußt.

Parallel zu der Ladungsspeicheranordnung CB befindet sich in Fig. 2 eine Grundkapazität C0 durch welche auch parasitäre Kapazitäten der Schaltung erfaßt sind.

Zum Kurzschließen der Ladungsspeicheranordnung CB dient ein als Transistor Tk ausgebildeter Schalter, dessen Laststrecke zwischen den dritten Knoten N und den Knoten für Bezugspoten tial M geschaltet ist. Ein Steueranschluß (Gate-Anschluß) des Transistors Tk ist an eine Ausgangsklemme As1 einer ersten Ansteuereinheit SE1 angeschlossen, mittels der der Schalter Tk nach Maßgabe eines an der Steuereinheit SE1 anliegenden Taktes TA ansteuerbar ist.

Der AD-Wandler weist weiterhin einen Spannungsteiler R1, R2, R3 auf, der eine Reihenschaltung eines ersten, zweiten und dritten Widerstandes R1, R2, R3 zwischen einer zweiten Hilfs spannung UH2 und dem Knoten für Bezugspotential M aufweist. Ein erster Komparator K1 ist mit einer ersten Eingangsklemme, dem invertierenden Eingang, an den dritten Knoten N ange schlossen. Eine zweite Eingangsklemme, der nicht-invertieren de Eingang, des ersten Komparators K1 ist an eine erste Aus gangsklemme des Spannungsteilers angeschlossen, die in dem dargestellten Ausführungsbeispiel dem Knoten entspricht, der dem zweiten und dritten Widerstand R2, R3 gemeinsam ist. Ein zweiter Komparator K2 ist mit einer zweiten Eingangsklemme, dem nicht-invertierenden Eingang, an den dritten Knoten N und mit einer ersten Eingangsklemme, dem invertierenden Eingang, an eine zweite Ausgangsklemme des Spannungsteilers ange schlossen, die in dem dargestellten Ausführungsbeispiel dem Knoten entspricht, der dem ersten und zweiten Widerstand R1, R2 gemeinsam ist.

Aufgabe der Komparatoren K1 ist es, eine zwischen dem dritten Knoten N und dem Knoten für Bezugspotential M anliegende Spannung Vbc mit einer ersten Referenzspannung Vref1, die über dem zweiten Widerstand R2 anliegt, und mit einer zweiten Referenzspannung Vref2, die über dem zweiten und dritten Wi derstand R2, R3 anliegt, zu vergleichen. Bei positiver Hilfs spannung gilt hierbei: Vref2 < Vref1. Die an Ausgängen Ak1, Ak2 des ersten und zweiten Komparators Ak1, Ak2 anliegenden Ver gleichsergebnisse sind Eingangsklemmen Ez1, Ez2 eines Zählers Z zugeführt, dessen Zählerstand abhängig von dem Vergleich sergebnis erhöht oder verringert werden kann. An dem Ausgang Ak1 des ersten Komparators K1 liegt ein High-Pegel an, wenn die Spannung Vbc kleiner ist als die erste Referenzspannung Vref1. Da in diesem Fall Vbc auch kleiner als die zweite Re ferenzspannung Vref2 ist, liegt an dem Ausgang Ak2 des zwei ten Komparators K2 ein Low-Pegel an. An dem Ausgang des er sten Komparators K1 liegt ein Low-Pegel an, wenn die Spannung Vbc größer ist als die erste Referenzspannung Vref1. Ist in diesem Fall die Spannung Vbc kleiner als die zweite Referenz spannung Vref2 liegt am Ausgang des zweiten Komparators K2 ein Low-Pegel an, ist Vbc auch größer als die zweite Refe renzspannung Vref2, liegt am Ausgang Ak2 des zweiten Kompara tors K2 ein High-Pegel an. Den Pegeln an den Ausgängen Ak1, Ak2 der Komparatoren ist somit die Information entnehmbar, ob die Spannung Vbc kleiner ist als die erste Referenzspannung ist, ob sie größer als die erste Referenzspannung Vref1 aber kleiner als die zweite Referenzspannung Vref2 ist, oder ob die Spannung Vbc größer als die zweite Referenzspannung Vref2 ist.

Ausgangsklemmen Az1, Az2, Azn sind zur Ansteuerung der Tran sistoren Tc1, Tc2, Tcn des ersten Schaltmittels SM1 an Steu ereingänge dieser Transistoren Tc1, Tc2, Tcn angeschlossen. Die Ansteuerung der Transistoren Tc1, Tc2, Tcn erfolgt abhän gig vom Zählerstand des Zählers Z, um die Gesamtkapazität der Ladungsspeicheranordnung CB abhängig von dem Zählerstand des Zählers zu variieren. Die Gesamtkapazität ergibt sich dabei aus der Summe der Kapazitätswerte der Kapazitäten C1, C2, Cn, die über den zugehörigen Schalter Tc1, Tc2, Tcn leitend mit dem dritten Knoten N verbunden sind. Wie bereits durch die Punkte in Fig. 2 angedeutet ist, ist die Anzahl der Kapazitä ten frei wählbar.

Die Funktionsweise bzw. ein Verfahren zum Betreiben des AD- Wandlers in Fig. 2 ist im folgenden erläutert.

Fließt ein Strom I zwischen dem ersten und zweiten Knoten A, B ist am Ausgang Am der Meßanordnung MA ein Meßstrom I_M ab greifbar, der über ein Stromspiegelverhältnis S des Strom spiegels T, Tm zu dem Strom I in Beziehung steht. Es gilt: I_M = S.I. Ist der Schalter Tk geöffnet lädt der Strom I_M die Kapazität C0 und die Kapazitäten C1, C2, Cn der Ladungsspei chereinheit BC, deren zugehörige Schalter Tc1, Tc2, Tcn ange steuert durch den Zähler Z leiten. Hieraus resultiert ein An stieg der Spannung Vbc an dem dritten Knoten N. Eine Auswer tung des Ergebnisses des Vergleichs von Vbc mit den Referenz spannungen Vref1, Vref2 durch die Komparatoren K1, K2 erfolgt nach Maßgabe des Taktes TA, der neben der ersten Steuerein heit SE1 auch dem Zähler Z zugeführt ist. Ergibt das Ver gleichsergebnis, daß die Spannung an dem Knoten Vbc größer als die zweite Referenzspannung Vref2 ist, liegt also an dem Aus gang Ak2 des zweiten Komparators K2 ein High-Pegel an, wird der Zählerstand des Zählers Z erhöht. Ergibt das Vergleich sergebnis, daß Vbc kleiner als Vref1 ist, wird der Zähler stand verringert. Ist die Spannung Vbc zwischen der ersten Referenzspannung Vref1 und der zweiten Referenzspannung Vref2 bleibt der Zählerstand unverändert. Nach dem Auswerten des Vergleichsergebnisses wird der Schalter Tk geschlossen, um die Ladungsspeichereinheit BC und die Kapazität C0 kurzzu schließen und für einen erneuten Vergleichsvorgang zu entla den.

Der Schalter Tk bleibt nach dem Entladen der Kapazität C0 und der Ladungsspeicheranordnung BC für eine Zeitdauer T₀ geöff net. Die Gesamtkapazität der Ladungsspeicheranordnung BC ist abhängig von dem Zählerstand gegeben durch C_BC(Z) so daß sich die Spannung Vbc an dem Knoten N nach der Zeitdauer T₀ wie folgt ergibt:

Vbc = S.I.T₀/(C0 + C_BC(Z)) (Gl. 1)

Die Spannung Vbc nach der Zeitdauer T₀ ist damit proportional zu dem Strom I und umgekehrt proportional zu der Gesamtkapa zität C_BC(Z) + C0. Ist die Spannung Vbc größer als die zweite Referenzspannung Vref2 wird der Zählerstand um eins erhöht und durch Hinzuschalten einer anderen oder einer weiteren der Kapazitäten C1, C2, Cn die Gesamtkapazität C_BC(Z) + C0 für den nächsten Vergleichsvorgang vergrößert. Der Zählerstand bzw. die Gesamtkapazität wird mit jedem Vergleichsvorgang um einen festen Wert, vorzugsweise Eins, erhöht, bis sich eine Gesamt kapazität einstellt, bei der das Analogsignal I nicht mehr ausreicht, die Spannung an dem dritten Knoten N innerhalb der Zeitdauer T₀ über den Wert der zweiten Referenzspannung Vref2 zu bringen. Ist die Spannung Vbc kleiner als die erste Refe renzspannung Vref1 wird der Zählerstand um einen festen Wert, vorzugsweise Eins, verringert und die Gesamtkapazität C_BC(Z) + C0 durch Hinzuschalten einer anderen oder Abschalten einer der Kapazitäten C1, C2, Cn verringert. Der Zählerstand bzw. die Gesamtkapazität wird mit jedem Vergleichsvorgang um Eins verringert, bis sich eine Gesamtkapazität C_BC(Z) + C0 ein stellt, bei der, die Spannung Vbc bedingt durch das Analogsi gnal nicht mehr unter der Schwelle der ersten Referenzspan nung Vref1 bleibt. Ist die Spannung Vbc zwischen der ersten Referenzspannung Vref1 und der zweiten Referenzspannung Vref2 bleibt der Zählerstand und damit die Gesamtkapazität C_BC(Z) + C0 unverändert. Der Zählerstand des Zählers Z ist ein Maß für den Absolutwert der Amplitude des Analogsignals I.

Bei der Demodulation eines amplitudenmodulierten Signals sind jedoch nicht die Absolutwerte der Amplitude sondern vielmehr relative Schwankungen der Amplituden von Interesse. Ziel ist es daher, unabhängig von dem Absolutwert der Amplitude glei che relative Schwankungen des Analogsignals in gleiche Sig nalfolgen an den Ausgangsklemmen Ak1, Ak2 der Komparatoren K1, K2 umzusetzen, bzw. für gleiche relative Schwankungen der Amplitude des Analogsignals I gleiche Änderungen der Spannung Vbc zu bewirken. Mathematisch bedeutet dies, daß die Gesamt kapazität C_BC+ C0 stets proportional zu dem Analogsignal I sein müßte. Als Beispiel heißt das, bei einer Verdopplung des Analogsignals I von einem Wert I_y, für den sich eine Gesamt kapazität C_y eingestellt hat, auf einen Wert 2.I_y muß sich die doppelte Gesamtkapazität, nämlich 2.Cx einstellen. Bei einer Vervierfachung des Analogsignals muß sich die Gesamtka pazität vervierfachen.

Der erfindungsgemäße AD-Wandler sieht vor diese Proportiona litätsbeziehung durch schrittweises Verändern der Gesamtkapa zität C0 + C_BC(Z) abhängig von dem Analogsignal I annäherungs weise zu erfüllen. Hierzu sieht eine Ausführungsform der Er findung vor, daß die Kapazitäten C1, C2, Cn jeweils so ge wählt sind, daß die Gesamtkapazität C_BC(Z) + C0 mit jedem Zäh lerschritt nach oben um einen Faktor a zunimmt und mit jedem Zählerschritt nach unten um einen Faktor 1/a abnimmt, wobei a < 1. Für den erfindungsgemäßen AD-Wandler sind n Kapazitäten C1, C2, . . ., Cn vorgesehen, die in folgender Beziehung zu der Kapazität C0 stehen: C1 = (a-1) C0, C2 = (a²-1) C0, . . ., Cn = (aⁿ-1) C0. Dabei wird abhängig von dem Zählerstand nur jeweils eine der Kapazitäten C1, C2, Cn, über die Schalter Tc1, Tc2, Tcn an den dritten Knoten N angeschlossen. Die Ansteuerung erfolgt vorzugsweise derart, daß für einen Zählerstand 0 nur die Ka pazität C0 aktiv ist, daß für einen Zählerstand 1 die Kapazi tät C0 und die Kapazität C1 aktiv sind, woraus eine Gesamtka pazität C1 + C0 = a.C0 resultiert, daß für einen Zählerstand 2 die Kapazität C0 und die Kapazität C2 aktiv sind, woraus eine Gesamtkapazität C2 + C0 = a2.C0 resultiert, und so weiter bis bei einem Zählerstand von n eine Gesamtkapazität von aⁿ.C0 resul tiert.

Unabhängig vom Absolutwert der Amplitude des Analogsignals ist jeweils eine Vergrößerung des Analogsignals um den Faktor a oder eine Verkleinerung um den Faktor 1/a erforderlich, um den Zähler um Eins zu erhöhen oder zu verringern. Der Faktor a bestimmt dabei, welche prozentualen Änderungen des Analog signals I erkannt und in Änderungen des Zählerstandes umge setzt werden. Je kleiner a ist, um so empfindlicher ist der AD-Wandler. I₀ ist der Strom, der gerade nicht ausreicht, um bei einem Zählerstand von Null die Kapazität C0 innerhalb der Zeit T₀ auf den Wert der zweiten Referenzspannung Vref2 auf zuladen. Der AD-Wandler ist dann für Amplitudenwerte zwischen I₀ und aⁿ.I₀ betreibbar, wodurch der Arbeitsbereich bestimmt ist. Der Faktor a ist bei der Demodulation von ASK-modulier ten Signalen abhängig von dem Amplitudenverhältnis von oberem zu unterem Amplitudenwert einzustellen. Der Faktor a ist so einzustellen, daß der Wechsel von einem oberen zu einem unte ren Amplitudenwert und umgekehrt erkannt wird und eine Ände rung des Zählerstandes des Zählers, über die Komparatoren K1, K2 hervorruft.

Wie erörtert wurde, rufen gleiche prozentuale Änderungen des Analogsignals I gleiche Veränderungen des Zählerstandes des Zählers Z, bzw. gleiche Signalfolgen an den Ausgängen der Komparatoren K1, K2 hervor. Die Ausgänge Ak1, Ak1 der Kompa ratoren sind zur Rekonstruktion des dem Analogsignal I aufmo dulierten Binärsignals an ein in Fig. 1 nicht näher darge stelltes digitales Filter anschließbar. An dem zweiten Kompa rator K2 liegt nach einem Vergleichsvorgang ein High-Pegel an, wenn das Analogsignal I steigt. Treten diese High-Pegel mit Pausen auf, deutet dies auf eine langsame Änderung des Analogsignals I, beispielsweise bedingt durch reichweitenbe dingte Schwankungen, hin. Ist der Faktor a, bzw. die Empfind lichkeit, des AD-Wandlers beispielsweise so eingestellt, daß der Wechsel von einem unteren Amplitudenwert zu einem oberen Amplitudenwert für mehrere aufeinanderfolgende Vergleichs schritte einen High-Pegel hervorruft, bis die Gesamtkapazität an den oberen Amplitudenwert angepaßt ist, können durch Aus wahl eines entsprechenden Filters langsame Änderungen des Analogsignals von schnellen, durch das Binärsignal bedingten Änderungen unterschieden werden, wobei nur die schnellen Än derungen für die Rekonstruktion des Binärsignals verwendet werden.

Fig. 3 zeigt eine weitere Ausführungsform des erfindungsgemä ßen AD-Wandlers. Die Meßanordnung MA weist in dem dargestell ten Ausführungsbeispiel drei Stromspiegel auf, wobei den Stromspiegeln jeweils ein erster zwischen die erste und zwei te Klemme A, B geschalteter erster Stromspiegeltransistor T gemeinsam ist. Die Laststrecken zweiter Stromspiegeltransi storen Tm1, Tm2, Tmk sind jeweils zwischen den ersten Knoten A und Ausgangsklemmen Am1, Am2, Amk der Meßanordnung MA ge schaltet. An diesen Ausgangsklemmen Am1, Am2, Amk sind je weils Meßströme I_M1, I_M2, I_Mk abgreifbar, die jeweils über das Verhältnis der Flächen der zweiten Stromspiegeltransistoren Tm1, Tm2, Tmk zu der Fläche des ersten Stromspiegeltransi stors T mit dem Analogsignal bzw. dem Strom I in Beziehung stehen.

Die Ausgangsklemmen Am1, Am2, Amk der Meßanordnung sind über ein zweites Schaltmittel SM2 an den dritten Knoten anschließ bar. Das Schaltmittel SM2 weist hierzu Schalter Ts1, Ts2, Tsk auf, die als Transistoren ausgebildet sind und deren Last strecken jeweils zwischen die Ausgangsklemmen Am1, Am2, Amk und den dritten Knoten N geschaltet sind. Die Schalter Ts1, Ts2, Tsk sind abhängig von dem Zählerstand des Zählers Z an steuerbar, wobei die Ansteuerung mittels eines an den Zähler angeschlossenen Umkodierers UK erfolgt. An Ausgangsklemmen der Komparatoren K1, K2 ist in Fig. 3 ein digitales Filter FR zur Rekonstruktion des dem Analogsignal I aufmodulierten Bi närsignals aus den Ausgangssignalen der Komparatoren K1, K2 angeschlossen. Das demodulierte Binärsignal ist an einer Aus gangsklemme OUT des digitalen Filters FR abgreifbar. Die Funktionsweise und der Aufbau eines derartigen Filters ist dem Fachmann bekannt.

Bei der in Fig. 3 dargestellten Ausführungsform ist vorgese hen, neben der Gesamtkapazität der Ladungsspeicheranordnung CB den auf den dritten Knoten N fließenden Meßstrom zu vari ieren, indem abhängig von dem Zählerstand ein anderer Strom spiegel über das zweite Schaltmittel SM2 an den dritten Kno ten N angeschlossen wird. Betrachtet man Gl. 1, die auch für das in Fig. 3 dargestellte Ausführungsbeispiel gilt, so wird deutlich, daß gleiche prozentuale Änderungen des Analogsig nals I gleiche absolute Änderungen der Spannung Vbc und damit gleiche Signalfolgen an den Ausgängen der Komparatoren K1, K2 hervorrufen, wenn die Amplitude des Analogsignals I propor tional zu dem Teilerverhältnis S ist. Die Stromspiegel in Fig. 3 weisen daher unterschiedliche Tellerverhältnisse Sm1, Sm2, Smk auf, die sich jeweils um einen Faktor b unterschei den, wobei b < 1 ist und es gilt: Sm2 = 1/b.Sm1, Sm3 = 1/b.Sm2 usw. Sm1, Sm2, Sm3 sind die Stromspiegelverhältnisse der drei Stromspiegel, die durch die Transistoren T, Tm1, Tm2, Tm3 ge bildet sind. Wäre die Kapazität der Ladungsspeicheranordnung CB plus der Kapazität C0 unveränderlich, wäre die Empfind lichkeit des AD-Wandlers durch den Faktor b gegeben. Eine Er höhung des Analogsignals um den Faktor b würde dann eine Er höhung des Zählers um Eins und ein Anschalten des Stromspie gels mit dem nächstkleineren Tellerverhältnis an die dritte Klemme N bewirken. Eine hohe Empfindlichkeit bei gleichzeitig großem Arbeitsbereich des AD-Wandlers macht eine entsprechend große Anzahl Stromspiegel erforderlich.

Zur Steigerung der Empfindlichkeit ist bei dem Ausführungs beispiel nach Fig. 3 vorgesehen, die Kapazität der Ladungs speicheranordnung CB ebenfalls mit dem Zählerstand des Zäh lers Z zu variieren. Die Empfindlichkeit des AD-Wandlers ist dabei um so größer, je feiner die Abstufungen zwischen den Kapazitätswerten sind, auf die die Ladungsspeicheranordnung CB einstellbar ist. Für das Ausführungsbeispiel in Fig. 3 ist vorgesehen, den Kapazitätswert der Ladungsspeicheranordnung CB mit jedem Zählerschritt um einen vorgegebenen Wert zu ver ändern. Bei der Verwendung von n Kondensatoren C1, C2, . . ., Cn sind 2ⁿ verschiedene Kapazitätswerte einstellbar, wenn sich die Kapazitäten C1, C2, . . ., Cn jeweils um den Faktor 2 bzw. Vielfache davon unterscheiden, wenn also gilt: C2 = 2C1, C3 = 2C2 = 4C1, . . ., Cn = 2^n-1C1. Die Kapazität der Ladungsspeicheran ordnung ist dabei in Schritten von C1 von 0 bis (2ⁿ-1).C1 va riierbar. Der Zähler in Fig. 3 ist derart ausgebildet, daß an seinen Ausgangsklemmen Azn + k, Azn + k-1, Azn + k-2, Azn, . . ., Az2, Az1 der Zählerstand in Binärform anliegt, wobei das am wenig stens signifikante Bit an dem Ausgang Az1, das am meisten si gnifikante Bit an dem Ausgang Azn + k anliegt. Eine Null oder ein Low-Pegel an einer der Ausgangsklemmen, an die das erste Schaltmittel SM1 angeschlossen ist, bedeutet, daß der jewei lige Schalter Tc1, Tc2, Tcn nicht leitet, während er bei ei ner Eins oder einem High-Pegel leitet. Mit jeder Erhöhung des Zählerstandes um Eins bzw. mit jeder Verringerung des Zähler standes um Eins stellen sich die Schalter damit abhängig von dem Zählerstand so ein, daß die Kapazität der Ladungsspei cheranordnung CB um den festen Wert C1 erhöht oder verringert wird. Aufgrund der Veränderung der Kapazität jeweils um den Wert C1 anstelle einer Veränderung proportional zu der Ampli tude des Analogsignals I nimmt die Empfindlichkeit des AD- Wandlers für steigende Kapazitätswerte der Ladungsspeicher anordnung CB zu. Andererseits ist durch die Verwendung von lediglich n Kapazitäten eine Ladungsspeicheranordnung CB rea lisierbar, die 2ⁿ unterschiedliche Kapazitätswerte annehmen kann, wodurch der AD-Wandler bereits auf kleine Änderungen des Analogsignals I reagiert.

Die Kapazitäten C1, C2, . . ., Cn der Ladungsspeicheranordnung CB sind so gewählt, daß deren maximale Kapazität, wenn also alle Schalter Tc1, Tc2, Tcn leiten und alle Kapazitäten C1, C2, Cn wirksam sind, C_BC(Z) = (b-1).C0-C1 beträgt. Wird ein Zählerstand erreicht, bei dem alle an das erste Schaltmittel SM1 angeschlossenen Ausgänge Az1, Az2, . . ., Azn des Zählers auf Eins oder einem High-Pegel stehen und die Gesamtkapazität des AD-Wandlers C_BC(Z) + C0 = C0 + (b-1).C0-C1 = b.C0-C1 beträgt, werden bei der nächsten Erhöhung des Zählers alle diese Ausgänge auf Null oder einen Low-Pegel gesetzt, als Gesamtkapazität ist dann nur noch die Kapazität C0 wirksam, obwohl die Gesamtka pazität um C1 erhöht werden und b.C0 betragen müßte. Diese Reduktion der Gesamtkapazität um den Faktor 1/b wird dadurch ausgeglichen, daß bei diesem Zählerstand der nächstkleinere Stromspiegel, dessen Teilerverhältnis um den Faktor 1/b klei ner ist als das Teilerverhältnis des bis dahin aktiven Strom spiegels, an den dritten Knoten N angeschlossen wird.

Aufgabe des Umkodierers ist es, den an seinen Eingangsklemmen Eu1, Eu2, Eu3 anliegenden Binärwert, so umzusetzen, daß nur einer der Schalter Ts1, Ts2, Tsn angesteuert wird, um nur ei nen der Stromspiegel an den dritten Knoten anzuschließen. Er höht sich der an den Eingangsklemmen Eu1, Eu2, Eu3 um Eins, wird jeweils der Stromspiegel mit dem nächstkleineren Teiler verhältnis an den dritten Knoten N angeschlossen.

Die Fig. 4 und 5 zeigen die Zählerstände (dezimal darge stellt) in Abhängigkeit von dem normierten Strom I₀ für ver schiedene Dimensionierungen des in Fig. 3 dargestellten AD- Wandlers. Für die Kurve in Fig. 4 wurden vier Stromspiegel mit den Stromspiegelverhältnissen 1/10, 1/20, 1/40, 1/80 ver wendet, das Stromspiegelverhältnis halbiert sich von Strom spiegel zu Stromspiegel, der Faktor b beträgt damit b = 2. Die Ladungsspeicheranordnung enthält sechs Kapazitäten die binär gestuft sind, d. h. C2 = 2C1, C3 = 4C1, C4 = 8C1, C5 = 16C1, C6 = 32C1. Für C1 gilt: C1 = 1/64.C0, so daß: C2 = 1/32.C0, C3 = 1/16.C0, C4 = 1/8.C0, C5 = 1/4.C0, C6 = 1/2.C0. Der Strom I₀ auf den nor miert wurde, ist der Strom, der bei einem Teilerverhältnis von 1/10 gerade nicht ausreicht, um die Kapazität C0 inner halb der Ladezeit T₀ auf den Wert Vref2 aufzuladen, und damit den Zähler um Eins zu erhöhen. Die Kurve in Fig. 4 weist ent sprechend der Anzahl der Stromspiegel vier lineare Abschnitte mit unterschiedlicher Steigung auf. Die Steigung der Kurve halbiert sich von linearem Abschnitt zu linearem Abschnitt. Entsprechend dem Faktor b = 2 verdoppelt sich die Stromstärke I mit jedem linearen Abschnitt, wobei der Zählerstand pro li nearem Abschnitt um einen festen Wert, nämlich 64 = 2ⁿ = 2⁶ zu nimmt. Die Kurve in Fig. 4 entspricht einer durch vier linea re Abschnitte angenäherten Logarithmuskurve, die den Ideal fall des Demodulationsverhaltens des AD-Wandlers darstellen würde. Im Falle einer logarithmischen Abhängigkeit des Zäh lerstandes von dem Analogsignal würden unabhängig vom Abso lutwert des Stromes I gleiche prozentuale Änderungen des Ana logsignals I stets gleiche Änderungen des Zählerstandes bzw. gleiche Signalfolgen an den Ausgängen der Komparatoren her vorrufen.

Für die in Fig. 4 dargestellte Kurve variieren die Veränderun gen des Analogsignals, die erforderlich sind, um den Zähler jeweils um Eins zu erhöhen variieren, wie im folgenden kurz erläutert wird. Es sei S das Stromspiegelverhältnis, das für einen der linearen Bereiche eingestellt ist und I₁ der Strom, der bei einer wirksamen Gesamtkapazität C0 erforderlich ist, um die Kapazität C0 innerhalb der Zeit T₀ auf Vref2 aufzula den, und damit eine Erhöhung des Zählerstandes um Eins her vorzurufen. Dann gilt: Vref2 = S.I₁.T₀/C0. Wirkt bei dem näch sten Zählerstand die Gesamtkapazität C0 + C1 = C0 + 1/64.C0 und ist I₂ der Strom der erforderlich ist, diese Kapazität auf Vref2 aufzuladen, gilt: Vref2 = S.I₂.T₀/(C0 + 1/64.C0). Für das Ver hältnis der Ströme gilt: I₂/I₁ = (C0 + 1/64.C0)/C0 = 65/64 = 1,0156. Der Strom, der bei einer Gesamtkapazität C0 + C1 erforderlich ist, um den Zählerstand um Eins zu erhöhen ist um 1,5% größer als der Strom, der bei einer Gesamtkapazität von C0 erforder lich ist, um den Zählerstand um Eins zu erhöhen. Betrachtet man dieses Verhältnis am Ende der linearen Bereiche, wenn die Gesamtkapazität 126/64.C0 bzw. 127/64.C0 beträgt. Das Ver hältnis, der Ströme, die bei diesen Kapazitäten erforderlich sind, um jeweils eine Erhöhung des Zählerstandes um Eins her vorzurufen beträgt dann 127/126 = 1,00794. Bei einer Kapazität von 127/64.C0 ist also zu Erhöhung des Zählers um Eins nur ein Strom erforderlich der um 0,794% größer ist als ein Strom, der bei einer Kapazität von 126/64.C0 erforderlich ist, um den Zähler um Eins zu erhöhen. Mit zunehmender Ampli tude des Analogsignals sind somit geringere prozentuale Ände rungen des Analogsignals erforderlich, um den Zähler um Eins zu erhöhen. Für die meisten Anwendungen ist diese Zunahme der Empfindlichkeit innerhalb der linearen tolerierbar. Diese gu te Annäherung der Kurve an die ideale Logarithmuskurve wird mit einfachen Mitteln nämlich vier Stromspiegeln und sechs Kapazitäten erreicht, die einfach und platzsparend integriert herstellbar sind.

Eine verbesserte Annäherung an die Logarithmuskurve ergibt sich für das der Kurve in Fig. 5 zugrunde liegende Ausfüh rungsbeispiel des erfindungsgemäßen AD-Wandlers. Hierfür wur den acht Stromspiegel verwendet, die jeweils folgende Strom spiegelverhältnisse aufweisen: S1 = 1/10, S2 = 1/14.14, S3 = 1/20, S4 = 1/28.28, S5 = 1/40, S6 = 1/56.56, S7 = 1/80, S8 = 1/113.13. Dies entspricht einem Faktor b = √2. Die Ladungsspeichereinheit weist fünf Kapazitäten C1, C2, C3, C4, C5 auf, die binär ab gestuft sind, d. h. C2 = 2C1, C3 = 4C1, C4 = 8C1, C5 = 16C1. Für die Kapazität C1 gilt: C1 = (√2-1)/32.C0.

Durch die Erhöhung der Anzahl der linearen Abschnitte ergibt sich für das dargestellte Ausführungsbeispiel eine verbesser te Annäherung an die Logarithmuskurve. Die linearen Abschnit te sind kürzer, die Steigung nimmt von linearem Abschnitt zu linearem Abschnitt um 1/√2 ab. Die prozentualen Unterschiede der Ströme, die jeweils erforderlich sind um den Zählerstand um Eins zu erhöhen schwanken zwischen 1,294% und 0,932%.

In Fig. 6 ist eine weitere Ausführungsform des erfindungsge mäßen AD-Wandlers dargestellt. Eine Meßanordnung MA weist da bei einen Stromspiegel bestehend aus einem ersten Stromspie geltransistor T und einem zweiten Stromspiegeltransistor Tm auf, der ein Meßsignal I_M an eine Ausgangsklemme Am liefert, die an den dritten Knoten N angeschlossen ist. Die Ladungs speicheranordnung CB weist eine Kapazität C auf, die zwischen den dritten Knoten N und den Knoten für Bezugspotential M ge schaltet ist. Ein drittes Schaltmittel SM3, das einen Schal ter T3 aufweist ist zwischen die dritte Klemme N und den Kno ten für Bezugspotential geschaltet. Die Ansteuerung des Schalters T3 erfolgt mittels einer zweiten Ansteuereinheit SE2 nach Maßgabe eines Taktes TA und nach Maßgabe des Zähler standes der der zweiten Ansteuereinheit SE2 an einer Ein gangsklemme Es2 zuführbar ist. Bei dem Ausführungsbeispiel in Fig. 6 ist lediglich ein Komparator K1 vorgesehen, der einen High-Pegel annimmt, wenn die Spannung Vbc den Wert der Refe renzspannung Vref1 übersteigt und der einen Low-Pegel an nimmt, wenn die Spannung Vbc, den Wert der Referenzspannung Vref1 unterschreitet. Bleibt das Analogsignal konstant, ruft dies einen permanenten Wechsel von High- zu Low-Pegeln an dem Ausgang Ak1 des Komparators K1 bzw. ein abwechselndes Erhöhen oder Verringern des Zählerstandes jeweils um Eins hervor. Derartige alternierende Wechsel des Zählerstandes werden in einem, nicht dargestellten, dem Ausgang Ak1 des Komparators K1 nachgeschalteten, digitalen Filter als Anzeichen für ein konstantes Analogsignal I erkannt und bei der Rekonstruktion des Binärsignals berücksichtigt.

Bei dem in Fig. 6 dargestellten Ausführungsbeispiel fließt eine Meßstrom I_M, der über das Stromspiegelverhältnis zu dem Analogsignal I in Beziehung steht auf, den dritten Knoten N und von dort auf die Kapazitäten C und. C0, wenn der Schalter T3 geöffnet ist. Der Schalter T3 wird geöffnet, um die Kapa zitäten zu entladen und einen neuen Vergleichsvorgang zu starten. Bei dem Ausführungsbeispiel in Fig. 6 ist vorgese hen, die Zeit t(Z), während der der Schalter T3 geschlossen ist, um die Kapazitäten C0 und C1 aufzuladen abhängig von dem Zählerstand zu variieren, für die Spannung Vbc gilt dann:

Vbc = S.I.t(Z)/(C0 + C).

Die Erfindung sieht vor, die Zeitdauer t(Z) proportional zu dem Analogsignal I bzw. proportional zu dem Zählerstand ein zustellen, um für gleiche prozentuale Änderungen des Analog signals I gleiche absolute Änderungen der Spannung Vbc und damit gleiche Ausgangssignalfolgen an dem Ausgang Ak1 des Komparators K1 unabhängig von dem Zählerstand hervorzurufen. Der AD-Wandler ist dabei um so empfindlicher, je weniger sich die Zeitdauer t(Z) mit jeder Erhöhung oder Verringerung des Zählerstandes ändert.

Claims

1. Analog-Digital-Wandler der folgende Merkmale aufweist:

- eine Meßanordnung (MA) zur Messung eines zwischen einem er sten und zweiten Knoten (A, B) anliegenden Analogsignals (I) mit wenigstens einer Ausgangsklemme (Am; Am1, Am2, Amk), an der ein Meßsignal (I_M) abgreifbar ist, das einem dritten Kno ten (N) zuführbar ist;
- eine Ladungsspeicheranordnung (CB), der von dem dritten Knoten (N) eine Ladung zuführbar ist und die mittels einer ersten Klemme an ein Bezugspotential (M) angeschlossen ist;
- einen Komparator (K1) mit einer ersten Eingangsklemme, die an den dritten Knoten (N) angeschlossen ist, mit einer zwei ten Eingangsklemme, die an eine erste Klemme eines Spannungs teilers (R1, R2; R1, R2, R3) angeschlossen ist, und mit einer Ausgangsklemme (Ak1);
- einen an die Ausgangsklemme (Ak1) des Komparators (K1) an geschlossenen Zähler (Z);
- wenigstens ein an den Knoten (N) angeschlossenes Schaltmit tel (SM1, SM2, SM3) zur Beeinflussung eines Ladungsflusses auf den Knoten (N) und/oder von dem Knoten (N), wobei das Schaltmittel (SM1, SM2, SM3) abhängig von einem Zählerstand des Zählers (Z) ansteuerbar ist.

2. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass das Schalt mittel (SM1) zwischen den dritten Knoten (N) und eine zweite Klemme der Ladungsspeicheranordnung (BC) geschaltet ist.

3. Analog-Digital-Wandler nach Anspruch 2 dadurch gekennzeichnet, dass die La dungsspeicheranordnung wenigstens zwei Kapazitäten (C1, C2, Cn) aufweist, die mit einer ersten Klemme an Bezugspotential (M) angeschlossen sind und daß das Schaltmittel (Tc1, Tc2, Tcn) Schalter (Tc1, Tc2, Tcn) mit Laststrecken und Steueran schlüssen aufweist, wobei die Laststrecken jeweils zwischen die zweiten Klemmen der Kapazitäten (C1, C2, Cn) und den dritten Knoten (N) geschaltet sind, und wobei die Steueran schlüsse an Ausgangsklemmen (Az1, Az2, Azn) des Zählers (Z) angeschlossen sind.

4. Analog-Digital-Wandler nach einem der vorangehenden An sprüche, dadurch gekennzeichnet, dass die Kapazi täten (C1, C2, Cn) der Ladungsspeicheranordnung (BC) jeweils unterschiedliche Kapazitätswerte aufweisen.

5. Analog-Digital-Wandler nach Anspruch 5, dadurch gekennzeichnet, dass sich die Kapazitätswerte um den Faktor 2 bzw. Vielfache davon unter scheiden.

6. Analog-Digital-Wandler nach einem der vorangehenden An sprüche, dadurch gekennzeichnet, dass die Schal ter (Tc1, Tc2, Tcn) als Transistoren, insbesondere als Fel deffekttransistoren ausgebildet sind.

7. Analog-Digital-Wandler nach einem der vorangehenden An sprüche, dadurch gekennzeichnet, dass das Schalt mittel (SM2) zwischen die Meßanordnung (MA) und den dritten Knoten (N) geschaltet ist.

8. Analog-Digital-Wandler nach Anspruch 7, dadurch gekennzeichnet, dass die Meß anordnung wenigstens zwei Ausgangsklemmen (Am1, Am2, Amk) aufweist, an denen unterschiedliche Meßsignale (I_M1, I_M2, I_M3) abgreifbar sind, und daß das Schaltmittel (SM2) Schalter (Ts1, Ts2, Tsk) mit Laststrecken und Steueranschlüssen auf weist, wobei die Laststrecken jeweils zwischen die Ausgangs klemmen (Am1, Am2, Amk) und den Knoten (N) geschaltet sind, und wobei die Steueranschlüsse abhängig von dem Zählerstand des Zählers (Z) ansteuerbar sind.

9. Analog-Digital-Wandler nach Anspruch 8, dadurch gekennzeichnet, dass er einen Umkodierer (UK) aufweist mit Eingangsklemmen (Eu1, Eu2, Eu3), die an Ausgangsklemmen (Azn + 1, Azn + 2, Azn + k) des Zählers an geschlossen sind, und mit Ausgangsklemmen (Au1, Au2, Auk), die an die Steueranschlüsse der Schalter (Ts1, Ts2, Tsk) an geschlossen sind.

10. Analog-Digital-Wandler nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Schal ter (Ts1, Ts2, Tsk) als Transistoren, insbesondere als Fel deffekttransistoren ausgebildet sind.

11. Analog-Digital-Wandler nach einem der vorangehenden An sprüche, dadurch gekennzeichnet, dass er einen Schalter (Tk) aufweist mit einer Laststrecke, die zwischen den Knoten (N) und Bezugspotential (M) geschaltet ist, und mit einem Steueranschluß, der nach Maßgabe eines Taktes (TA) ansteuerbar ist.

12. Analog-Digital-Wandler nach Anspruch 11, dadurch gekennzeichnet, dass er eine er ste Ansteuereinheit (SE1) aufweist, mit einem Takteingang (TI), an dem das Taktsignal (TA) anlegbar ist, und mit einem Ausgang (As1), der an den Steueranschluß des Schalters (Tk) angeschlossen ist.

13. Analog-Digital-Wandler nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass das Schalt mittel (SM3) zwischen den Knoten (N) und Bezugspotential ge schaltet ist.

14. Analog-Digital-Wandler nach Anspruch 13, dadurch gekennzeichnet, dass das Schalt mittel (SM3) einen Schalter (T3) aufweist mit einer Last strecke, die zwischen den Knoten (N) und Bezugspotential (M) geschaltet ist, und mit einem Steueranschluß, der abhängig von dem Zählerstand des Zählers (Z) ansteuerbar ist.

15. Analog-Digital-Wandler nach Anspruch 14, dadurch gekennzeichnet, dass er eine zweite Ansteuereinheit (SE2) aufweist mit einer Ausgangsklem me (As2), die an den Steueranschluß des Schalters (T3) ange schlossen ist, und mit einer Eingangsklemme (Es2), die an den Zähler (Z) zur Zuführung des Zählerstandes angeschlossen ist.

16. Analog-Digital-Wandler nach Anspruch 15, dadurch gekennzeichnet, dass Ansteuer zeiten des Schalters (T3) abhängig von dem Zählerstand des Zählers (Z) sind.

17. Analog-Digital-Wandler nach einem der vorangehenden An sprüche, dadurch gekennzeichnet, dass die Meß anordnung (MA) als Stromspiegel ausgebildet ist mit einem er sten Stromspiegeltransistor (T), dessen Lastrecke zwischen die Knoten (A, B) geschaltet ist, und mit einem zweiten Stromspiegeltransistor (Tm), dessen Laststrecke zwischen den ersten Knoten (A) und die Ausgangsklemme (Am) geschaltet ist.

18. Analog-Digital-Wandler nach Anspruch 17, dadurch gekennzeichnet, dass wenigstens zwei zweite Stromspiegeltransistoren (Tm1, Tm2, Tmk) vorgese hen sind, die zwischen den ersten Knoten (A) und jeweils eine der Ausgangsklemmen (Am1, Am2, Amk) geschaltet sind.

19. Analog-Digital-Wandler nach Anspruch 18, dadurch gekennzeichnet, dass die Flä chenverhältnisse der zweiten Transistoren (Tm1, Tm2, Tmk) zu dem ersten Transistor (T) jeweils verschieden sind.

20. Analog-Digital-Wandler nach einem der vorangehenden An sprüche, dadurch gekennzeichnet, dass ein zweiter Komparator (K2) vorgesehen ist, der mit einer ersten Ein gangsklemme an eine zweite Klemme eines Spannungsteilers (R1, R2, R3) angeschlossen ist, der mit einer zweiten Eingangs klemme an den Knoten (N) angeschlossen ist und der mit einer Ausgangsklemme (Ak2) an eine zweite Eingangsklemme (Ez2) des Zählers (Z) angeschlossen ist.

21. Analog-Digital-Wandler nach einem der vorangehenden An sprüche, dadurch gekennzeichnet, dass ein digita les Filter (FR) der Ausgangsklemme (Ak1, Ak2) des ersten und/oder zweiten Komparators (K1; K2) nachgeschaltet ist.

22. Analog-Digital-Wandler nach einem der vorangehenden An sprüche, dadurch gekennzeichnet, dass eine weite re Kapazität (C0) zwischen den dritten Knoten (N) und Bezugs potential (M) geschaltet ist.

23. Verfahren zur Analog-Digital-Wandlung, das folgende Ver fahrensschritte aufweist:

- Bereitstellen eines Analog-Digital-Wandlers mit folgenden Merkmalen:
- einer Meßanordnung (MA) zur Messung eines zwischen einem ersten und zweiten Knoten (A, B) anliegenden Analogsignals (I) mit wenigstens einer Ausgangsklemme (Am; Am1, Am2, Amk), an der ein Meßsignal (I_M) abgreifbar ist, das einem Knoten (N) zuführbar ist;
- einer Ladungsspeicheranordnung (CB), der von dem Knoten (N) eine Ladung zuführbar und die mittels einer ersten Klemme an ein Bezugspotential angeschlossen ist;
- einem Komparator (K1) mit einer ersten Eingangsklemme, die an den Knoten (N) angeschlossen ist, mit einer zweiten Ein gangsklemme, die an eine erste Klemme eines Spannungsteilers (R1, R2; R1, R2, R3) angeschlossen ist, und mit einer Aus gangsklemme (Ak1);
- einem an die Ausgangsklemme (Ak1) des Komparators (K1) an geschlossenen Zähler (Z);
- wenigstens ein an den Knoten (N) angeschlossenes Schalt mittel (SM1, SM2, SM3) zur Beeinflussung eines Ladungsflusses auf den Knoten (N) und/oder von dem Knoten (N), wobei das Schaltmittel (SV) abhängig von einem Zählerstand des Zählers ansteuerbar ist;
- Ansteuern des Schaltmittels (SM1, SM2, SM3) abhängig von dem Zählerstand derart, daß die Ladungsspeicheranordnung (BC) für eine vorgegebene Zeitdauer mit einem von dem Meßsignal (I_M, I_M1, I_M2, I_M3) abhängigen Strom geladen wird;
- Vergleich einer nach der vorgegebenen Zeitdauer über der Ladungsspeicheranordnung (BC) anliegenden Spannung (Vbc) mit einer Referenzspannung (Vref);
- Verändern eines Zählerstandes des Zählers (Z) abhängig von dem Vergleichsergebnis.

24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass die La dungsspeicheranordnung (BC) wenigstens zwei Kapazitäten (C1, C2, Cn) aufweist, die mit einer ersten Klemme an Bezugspoten tial (M) angeschlossen sind und daß das Schaltmittel (Tc1, Tc2, Tcn) Schalter (Tc1, Tc2, Tcn) mit Laststrecken und Steu eranschlüssen aufweist, wobei die Laststrecken jeweils zwi schen die zweiten Klemmen der Kapazitäten (C1, C2, Cn) und den dritten Knoten (N) geschaltet sind, und wobei die Steuer anschlüsse an Ausgangsklemmen (Az1, Az2, Azn) des Zählers (Z) angeschlossen sind.

25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Kapazi täten (C1, C2, Cn) unterschiedliche Kapazitätswerte aufweisen und daß abhängig von dem Zählerstand die wirksame Kapazität der Ladungsspeicheranordnung (BC) durch Hinzuschalten oder Abschalten von Kapazitäten (C1, C2, Cn) verändert wird.

26. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Meß anordnung wenigstens zwei Ausgangsklemmen (Am1, Am2, Amk) aufweist, an denen Meßsignale abgreifbar sind, die in unter schiedlichen Verhältnissen zu dem Analogsignal stehen, und daß das Schaltmittel (SM2) Schalter (Ts1, Ts2, Tsk) mit Last strecken und Steueranschlüssen aufweist, wobei die Laststrec ken jeweils zwischen die Ausgangsklemmen (Am1, Am2, Amk) und den Knoten (N) geschaltet sind, und wobei die Steueranschlüs se abhängig von dem Zählerstand des Zählers (Z) ansteuerbar sind.

27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass mit zuneh mendem Zählerstand des Zählers (Z) die Ausgangsklemmen (Am1, Am2, Amk) über das Schaltmittel (SM3) mit dem dritten Knoten (N) verbunden werden, für die das Verhältnis zwischen Meßsi gnal (I_M, I_M1, I_M2, I_M3) und Analogsignal (I) geringer wird.

28. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass Zeitdauern der Ansteuerung der Schaltmittel (SM1, SM2, SM3) abhängig von dem Zählerstand des Zählers (Z) sind.

29. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Schal ter (Tk) zwischen den dritten Knoten (N) und Bezugspotential (M) geschaltet ist und daß die Ladungsspeicheranordnung (BC) nach Maßgabe eines Taktsignals (TA) in regelmäßigen Zeitab ständen über den Schalter (Tk) entladen wird.

30. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass das Schalt mittel (SM3) zwischen den dritten Knoten (N) und Bezugspoten tial (M) geschaltet ist und daß das Schaltmittel (SM3) einen Schalter (T3) aufweist, der für Zeitdauern, die vom Zähler stand des Zählers (Z) abhängig sind geöffnet wird.

31. Verfahren nach Anspruch 30, dadurch gekennzeichnet, dass die Zeit dauern, während der der Schalter (T3) geöffnet wird mit zu nehmendem Zählerstand des Zählers kürzer werden.

32. Verwendung des AD-Wandlers nach den Ansprüchen 1 bis 22 in einem kontaktlosen Chipkartensystem.

33. Verwendung des Verfahrens nach den Ansprüchen 23 bis 31 in einem kontaktlosen Chipkartensystem.