WO2000052830A1

WO2000052830A1 - Analog-digital-wandler

Info

Publication number: WO2000052830A1
Application number: PCT/DE2000/000589
Authority: WO
Inventors: Robert Reiner
Original assignee: Infineon Technologies Ag
Priority date: 1999-03-02
Filing date: 2000-03-01
Publication date: 2000-09-08
Also published as: DE19909086A1; DE19909086C2

Abstract

Analog-Digital-Wandler der folgenden Merkmale aufweist:- eine Messanordnung (MA) zur Messung eines zwischen einem ersten und zweiten Knoten (A, B) anliegenden Analogsignals (I) mit wenigstens einer Ausgangsklemme (Am; Am1, Am2, Amk), an der ein Messsignal (IM) abgreifbar ist, das einem dritten Knoten (N) zuführbar ist; eine Ladungsspeicheranordnung (CB), der von dem dritten Knoten (N) eine Ladung zuführbar und die mittels einer ersten Klemme an ein Bezugspotential (M) angeschlossen ist; einen Komparator (K1) mit einer ersten Eingangsklemme, die an den dritten Knoten (N) angeschlossen ist, mit einer zweiten Eingangsklemme, die an eine erste Klemme eines Spannungsteilers (R1, R2; R1, R2, R3) angeschlossen ist, und mit einer Ausgangsklemme (Ak1); einen an die Ausgangsklemme (Ak1) des Komparators (K1) angeschlossenen Zähler (Z); wenigstens ein an den Knoten (N) angeschlossenes Schaltmittel (SM1, SM2, SM3) zur Beeinflussung eines Ladungsflusses auf den Knoten (N) und/oder von dem Knoten (N), wobei das Schaltmittel (SM1, SM2, SM3) abhängig von einem Zählerstand des Zählers (Z) ansteuerbar ist.

Description

Beschreibung

Analog-Digital- andler

Die vorliegende Erfindung betrifft einen Analog-Digital-Wandler (AD-Wandler) zur Erzeugung eines Binärsignals aus einem amplitudenmodulierten Analogsignal . Als Modulation kommt dabei insbesondere eine ASK-Modulation (ASK = amplitude shift keying) in Betracht, bei der ein Analogsignal nach Maßgabe eines binären Informationssignal einen oberen oder unteren Amplitudenwert annimmt. Aufgabe des AD-Wandlers ist es, an einem Ausgang ein Binärsignal zur Verfügung zu stellen, das dem binären Informationssignal entspricht oder aus dem das binäre Informationssignal erhalten werden kann. Der AD-Wand- 1er erfüllt damit die Funktion eines Demodulators .

Die Übertragung binärer Informationssignale mittels ASK-modu- lierter Signale findet insbesondere bei kontaktlosen Chipkar- ten-Systemen Anwendung. Hierbei werden ASK-modulierte Hoch- frequenzsignale zwischen einer Chipkarte und einem Schreib-

Lesegerät zum Informationsaustausch übertragen. Problematisch hierbei ist, daß der Abstand zwischen der Karte und dem Schreib-Lesegerät sich verändern kann, wodurch auch der Pegel des empfangenen und zu demodulierenden Analogsignals vari- iert, während das Verhältnis von oberem Amplitudenwert zu unterem Amplitudenwert gleich bleibt. Diesem allgemein bei der Übertragung amplitudenmodulierter Signale auftretenden Problem, wonach die Amplitude, die gerade die Information trägt, reichweitenbedingten Schwankungen unterliegt, wird bei be- kannten De odulatoren für amplitudenmodulierte Signale dadurch begegnet, daß eine Verstärkungsregelung vorgesehen ist, die das zu demodulierende Signal vor der Demodulation mehr verstärkt, wenn das empfangene Signal schwach ist und umgekehrt. Hierdurch soll erreicht werden, daß das durch Demodu- lation erhaltene Signal unabhängig vom Absolutwert der Amplitude des Analogsignals ist und nur von relativen Schwankungen des Analogsignals abhängt. Derartige Verstärkungsregelungen weisen Regelkreise auf, die unter bestimmten Voraussetzungen zum Schwingen neigen. Das Unterbinden dieser Schwingungsneigung erfordert aufwendige Schaltungsmaßnahmen, die Platz und Strom verbrauchen. Beides steht auf Chipkarten nur begrenzt zur Verfugung.

Ziel der vorliegenden Erfindung ist es, einen verbesserten Analog-Digital-Wandler, insbesondere zur Demodulation eines ASK-modulierten Analogsignals zur Verfugung zu stellen, der einfach und kostengünstig zu realisieren ist, zuverlässig funktioniert und ohne aufwendige Regelkreise auskommt und bei ctein sich insbesondere die ooen genannten Nachteile nicht er- geoen.

Dieses Ziel wird durch einen AD-Wandler gemäß der Merkmale des Anspruchs 1 gelost. Danach weist der AD-Wandler folgende Merkmale auf:

- eine Meßanordnung zur Messung eines zwischen einem ersten und zweiten Knoten anliegenden Analogsignals mit wenigstens einer Ausgangsklemme, an der ein Meßsignal abgreifbar ist, das einem dritten Knoten zufuhrbar ist;

- eine Ladungsspeicheranordnung, der von dem dritten Knoten eine Ladung zufuhrbar ist und die mittels einer ersten Klemme an ein Bezugspotential angeschlossen ist;

- einen Komparator mit einer ersten Eingangsklemme, die an den dritten Knoten angeschlossen ist, mit einer zweiten Eingangsklemme, die an eine erste Klemme eines Spannungsteilers angeschlossen ist, und mit einer Ausgangsklemme;

- einen an die Ausgangsklemme des Komparators angeschlossenen Zahler; - wenigstens ein an den Knoten angeschlossenes Schaltmittel zur Beeinflussung eines Ladungsflusses auf den Knoten und/oder von dem Knoten, wobei das Schaltmittel abhangig von einem Zahlerstand des Zahlers ansteuerbar ist.

Liegt bei dem erfmdungsgemaßen AD-Wandler zwischen der ersten und zweiten Klemme ein Analogsignal, beispielsweise m Form eines zwischen diesen Knoten fließenden Stromes an, ist an der Ausgangsklemme der Meßanordnung ein von dem Analogsi- gnal abnangiges Meßsignal abgreifbar, welches über den dritten Knoten der Ladungsspeicheranordnung zufuhrbar ist. Der Komparator vergleicht die an dem dritten Knoten bzw. über der Lactungsspeicneranordnung anliegende Spannung mit einer Referenzspannung. Das Vergleichsergebnis wird m vorgebbaren Zeitabstanden ausgewertet und der Zahlerstand des Zahlers abhangig von dem Vergleichsergebnis erhöht oder verringert. Die auf den dritten Knoten fließende und/oder von dem dritten Knoten fließende Ladung und damit die an dem dritten Knoten anliegende Spannung wird durch wenigstens ein an den dritten Knoten angeschlossenes Schaltmittel beeinflußt, das nach Maßgabe eines Zahlerstandes des Zahlers ansteuerbar ist.

Die Ladungsspeicheranordnung ist vor -jedem Vergleichsvorgang entladbar. Die Ansteuerung des Schaltmittels zum Laden der Ladungsspeicheranordnung erfolgt dabei derart, daß mit zunehmendem Zahlerstand ein größeres Analogsignal erforderlich ist, um die Ladungsspeicheranordnung bzw. die Spannung an dem dritten Knoten innerhalb der vorgebbaren Zeitabstande auf den Wert der Referenzspannung aufzuladen. Dies ergibt sich bei- spielsweise durch Einstellen des Schaltmittels derart, daß sich mit zunehmendem Zahlerstand eine Reduzierung des Meßsi- gnals und/oder eine Vergrößerung der Kapazität der Ladungsspeicheranordnung und/oder eine Verringerung der Ladedauer der Ladungsspeicheranordnung ergibt. Das Schaltmittel ist vorzugsweise derart einstellbar, daß die Zunahme des Analogsignals, die mit jedem Zahlerschritt erforderlich ist, um den Zahler um Eins zu erhohen, proportional zu dem Absolutwert des Analogsignals ist. Hierdurch ist gewährleistet, daß unabhängig von der Amplitude αes Analogsignals gleiche prozentua^¬ le Änderungen αes Analogsignals gleiche Ausgangssignalfolgen an dem Komparator bzw. gleiche Änderungen des Zahlerstandes hervorrufen. Das Ausgangssignal des Komparators ist daher unabhängig von dem Absolutwert des Analogsignals und hangt nur von relativen Änderungen des Analogsignals ab. Der Wert des Zahlers repräsentiert dabei den Absolutwert der Amplitude des Analogsignals und legt so den Arbeitspunkt des AD-Wandlers fest. Liegt ein ASK-moduliertes Analogsignal vor, das einen oberen oder unteren Amplitudenwert annimmt, die m einem festen Verhältnis zueinander stehen, deren Absolutwerte aber reichweitenbedingt schwanken bedeutet dies, daß ein Wechsel von dem oberen zu dem unteren Amplitudenwert und umgekehrt gleiche Signalfolgen an dem Ausgang des Komparators, bzw. eine Änderung des Zahlerstandes um den gleichen Wert, hervorruft nachdem sich der Zahler, und damit das Schaltmittel des AD-Wandlers, auf den eweiligen Arbeitspunkt eingestellt haben.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteranspruche.

Eine Ausfuhrungsform der Erfindung sieht vor, das Schaltmit- tel zwischen den dritten Knoten und die Ladungsspeicheranordnung zu schalten und dabei insbesondere für die Ladungsspeicheranordnung wenigstens zwei Kapazitäten vorzusehen, die mit jeweils einer ersten Klemme an Bezugspotential angeschlossen sind und die mit jeweils einer zweiten Klemme über das Schaltmittel an den dritten Knoten angeschlossen sind. Das

Schaltmittel weist insbesondere eine der Anzahl der Kapazitäten entsprechende Anzahl Schalter auf, die zwischen jeweils eine zweite Klemme der Kapazitäten und den dritten Knoten geschaltet sind. Die Schalter sind über Steueranschlusse abhan- gig von dem Zahlerstand des Zahlers ansteuerbar. Die Kapazitäten weisen vorzugsweise unterschiedliche Kapazitatswerte auf, die sich um den Faktor 2 bzw. Vielfache davon unter- scheiden. Weist die Ladungsspeicheranordnung n Kapazitäten auf, deren Kapazitatswerte Cx, 2-Cx, 4 • Cx, ... , 2^n_1 • Cx betragen so ist die wirksame Gesamtkapazitat der Ladungsspeicheranord- nung durch Offnen bzw. Schließen einzelner Schalter zwischen Kapazitatswerten von Cx bis (2ⁿ-l)'Cx m Schritten von Cx va- ruerbar. Durch Ansteuern der Schalter abhangig von dem Zahlerstand kann die Kapazität der Ladungsspeicheranordnung mit zunehmendem Zählerstand vergrößert werden, übersteigt die Spannung an der Ladungsspeicheranordnung innerhalb eines vor- gegebenen Zeitmtervalls den Referenzspannungswert, wird der Zahler erhöht und dementsprechend die Kapazität um Cx erhöht. Mit zunehmendem Zählerstand ist so ein zunehmender Ladungsfluß auf den dritten Knoten und damit ein zunehmendes Ana- logsignal erforderlich, um die entladene Ladungsspeicher- anordnung innerhalb vorgegebener Zeitintervalle auf den Referenzwert aufzuladen. Mit der genannten Abstufung der Kapazitäten ist eine Vielzahl unterschiedlicher Kapazitatswerte bei einer verhältnismäßig geringen Anzahl von Kapazitäten realisierbar. Allerdings sind bei dieser Ausfuhrungsform mit zu- nehmendem Zählerstand geringere prozentuale Änderungen des

Analogsignals erforderlich, um den Zahlerstand um einen vorgegebenen Wert zu erhohen. Die Änderung des Zahlerstandes ist nicht völlig unabhängig von der Amplitude des Analogsignals.

Dieses Problem wird durch eine weitere Ausfuhrungsform der Erfindung gelost, bei der die Kapazitäten derart abgestuft sind, daß die Gesamtkapazitat mit jedem Zahlerschritt ein konstantes Vielfaches der vorherigen Gesamtkapazitat betragt.

Eine weitere Ausfuhrungsform der Erfindung sieht vor, ein

Schaltmittel zwischen die Meßanordnung und den dritten Knoten zu schalten. Die Meßanordnung weist insbesondere wenigstens zwei Ausgangsklemmen auf, an denen Meßsignale anliegen, die jeweils in unterschiedlichen Ab angigkeitsverhaltnissen zu dem Analogsignal stehen. Die Meßanordnung ist vorzugsweise als Stromspiegelanordnung mit mehreren Stromspiegeln ausgebildet, wobei das Verhältnis des an einer Ausgangsklemme an- liegenden Meßsignals zu dem Analogsignal dem Stromspiegelver- haltms des jeweiligen Stromspiegeis entspricht. Schalter αes Schaltmittels sind vorzugsweise zwischen die Ausgangsklemmen der Meßanordnung und den dritten Knoten geschaltet, wobei die Schalter abhangig von dem Zahlerstand des Zahlers ansteuerbar sind. Die Schalter sind vorzugsweise derart ansteuerbar, daß mit zunehmendem Zahlerstand die Ausgange von Stromspiegeln mit geringeren Stromspiegelverhaltnissen an den dritten Knoten angeschlossen werden. Der auf den dritten Knoten fließen- de Strom wird so m einem vorgebbaren Wertebereich gehalten, wahrend die Amplitude des Analogsignals zunimmt. Die Empfindlichkeit des AD-Wandlers nimmt damit mit steigender Amplitude des Analogsignals ab.

Eine weitere Ausfuhrungsform der Erfindung sieht vor, das

Schaltmittel zwischen den dritten Knoten und Bezugspotential zu schalten. Das Schaltmittel weist vorzugsweise einen Schalter auf, der die Ladungsspeicheranordnung m geschlossenem Zustand kurzschließt. In geöffnetem Zustand des Schalters fließt ein von der Meßanordnung an den dritten Knoten gelieferter Strom von dem dritten Knoten auf die Ladungsspeicheranordnung. Der Schalter ist gemäß einer Ausfuhrungsform der Erfindung mittels einer Ansteuerschaltung ansteuerbar, wobei die Zeitdauer, wahrend der der Schalter geöffnet ist und wah- rend der der Meßstrom auf die Ladungsspeicheranordnung fließt vom Zahlerstand und damit von der Amplitude des Analogsignals abhangig ist. Diese Zeitdauern verringern sich mit zunehmender Amplitude, wodurch die Empfindlichkeit des AD-Wandlers mit zunehmender Amplitude abnimmt.

Vorteilhafterweise werden zwei oder drei der beschriebenen Schaltmittel m einem AD-Wandler kombiniert.

Gegenstand der Erfindung ist des weiteren ein Verfahren zur Analog-Digital-Wandlung gemäß der Ansprüche 23 bis 31. Die erfmdungsgemäße Vorrichtung und das erfmdungsgemaße Verfahren werden nachfolgend anhand von Ausfuhrungsbeispielen m Figuren naher erläutert. Es zeigen:

Figur 1: beispielhafter Kurvenverlauf eines mittels des er- fmdungsgemaßen AD-Wandlers zu demodulierenden Ana- logsignals;

Figur 2: erfmdungsgemaßer AD-Wandler gemäß einer ersten Aus- fuhrungsform;

Figur 3: erfmdungsgemaßer AD-Wandler gemäß einer zweiten Ausfuhrungsform;

Figur 4: Kurvenverlauf des Zahlerstandes über dem Analogsi- gnal für eine erste Dimensionierung der Ladungsspei- cheremheit und der Meßanordnung;

Figur 5: Kurvenverlauf des Zahlerstandes über dem Analogsi- gnal für eine zweite Dimensionierung der Ladungs- speicheremheit und der Meßanordnung.

Figur 6: erfmdungsgemaßer AD-Wandler gemäß einer dritten Ausf hrungsfor .

In den Figuren bezeichnen, sofern nicht anders angegeben gleiche Bezugszeichen gleiche Bauteile und Funktionseinheiten mit gleicher Bedeutung.

Fig. 1 zeigt beispielhaft den Verlauf eines Analogsignals, das beispielsweise durch Tiefpaßfllterung und Gleichrichten eines ASK-modulierten Hochfrequenzsignals erhalten werden kann, wie es beispielsweise zur Datenübertragung zwischen einer Chipkarte und einem Schreib-Lesegerat verwendet wird. Dem HF-Signal wird auf der Sendeseite ein binares Nutzsignal auf- oduliert, indem die Amplitude des HF-Signals nach Maßgabe des B arsignals einen oberen oder unteren Amplitudenwert an- nimmt. Bedingt durch Veränderungen des Abstands zwischen Sender und Empfanger schwankt der Pegel des auf der Empfangerseite empfangenen Signals, wobei das Verhältnis zwischen oberem Amplitudenwert und unterem Amplitudenwert bei dem empfan- genen Signal konstant bleibt. Bei dem m Fig. 1 beispielhaft dargestellten Analogsignal variiert die Amplitude nach Maßgabe des Binarsignals zunächst zwischen einem oberen Amplitudenwert Iol und einem unteren Amplitudenwert Iul. Zwischen Zeitpunkten tl und t2 nimmt der Pegel des Analogsignals I, beispielsweise dadurch, daß der Sender dem Empfanger angenähert wird, zu, um dann zwischen einem oberen Amplitudenwert Io2 und einem unteren Amplitudenwert Iu2 zu variieren. Da unabhängig vom Absolutwert der Amplituden das Verhältnis von oberem zu unterem Amplitudenwert konstant bleibt, gilt: Iol/Iul=Io2/Iu2. Bei der Demodulation eines derartigen Signals dürfen daher nur die durch das zu übertragende B arsi- gnal bewirkten Schwankungen zwischen oberem und unterem Amplitudenwert berücksichtigt werden, wahrend die reichweitenbedingten Schwankungen bei der Demodulation wenigstens möglichst weitgehend eliminiert werden müssen.

Fig. 2 zeigt eine erste Ausfuhrungsform eines erfmdungsgema- ßen AD-Wandlers zur Demodulation eines Analogsignals I, wie es beispielhaft Fig. 1 dargestellt ist. Der erf dungsge- maße AD-Wandler weist eine Meßanorαnung MA auf, die zwischen einen ersten Knoten A und einen zweiten Knoten B geschaltet ist, zwischen denen das Analogsignal I in Form eines zwischen diesen Knoten fließenden Stromes anliegt. An einer Ausgangs- klemme Am der Meßanordnung ist ein Meßsignal I_M abgreifbar, das m einem festen Verhältnis zu dem Strom I steht. Die Meßanordnung Fig. 1 ist als Stromspiegel bestehend aus einem ersten Stromspiegeltransistor T und einem zweiten Stromspiegeltransistor Tm ausgebildet, wobei die beiden Transistoren in dem Ausfuhrungsbeispiel als p-Kanal-FET ausgebildet sind. Die Laststrecke (Drain-Source-Strecke) des ersten Stro spie- geltransistors T ist zwischen den ersten und zweiten Knoten A, B, die Laststrecke des zweiten Stromspiegeltransistor Tm ist zwischen den ersten Knoten A und den Ausgang Am der Meßanordnung MA geschaltet. Steueranschlusse (Gate-Anschlüsse) αer Ξtromspiegeltransistoren T, Tm sind gemeinsam an eine erste Hilfsspannung UH1 angeschlossen. Das Verhältnis des Meß- Signals bzw. des Meßstromes I_M zu dem Analogsignal I wird αurch das Stromspiegelverhaltnis des Stromspiegeis bestimmt, das sich aus dem Verhältnis der Transistorflache des zweiten Stromspiegeltransistors Tm zu der Flache des ersten Strom- spiegeltransistors T ergibt. Der zweite Stromspiegeltransi- stör Tm ist dabei üblicherweise wesentlich kleiner dimensioniert als der erste Stromspiegeltransistor T.

Der Ausgang Am der Meßanordnung ist bei dem dargestellten Ausfuhrungsbeispiel an einen dritten Knoten N angeschlossen.

Zwischen diesen dritten Knoten N und einen Knoten für Bezugs- potential M ist eine Reihenschaltung eines ersten Schaltmittels SMl und einer Ladungsspeicheranordnung CB geschaltet. Die Ladungsspeicheranordnung CB weist dabei eine Anzahl Kapa- Zitaten Cl, C2, Cn auf, die jeweils mit einer ersten Klemme an den Knoten für Bezugspotential M geschaltet sind. Das erste Schaltmittel weist eine der Anzahl der Kapazitäten Cl, C2, Cn entsprechende Anzahl Schalter Tel, Tc2, Tcn auf, die als Transistoren ausgebildet sind und deren Laststrecken je- weils zwischen den dritten Knoten N und eine zweite Anschluß- Klemme der Kapazitäten Cl, C2, Cn geschaltet sind. Der Ladungsfluß von dem dritten Knoten N auf die Ladungsspeicheranordnung CB wird durch die Schalterstellung der Schalter Tel, Tc2, Tcn beeinflußt.

Parallel zu der Ladungsspeicheranordnung CB befindet sich m Fig. 2 eine Grundkapazitat C0 durch welche auch parasitäre Kapazitäten der Schaltung erfaßt sind.

Zum Kurzschließen der Ladungsspeicheranordnung CB dient ein als Transistor Tk ausgebildeter Schalter, dessen Laststrecke zwischen den dritten Knoten N und den Knoten für Bezugspoten- tial M geschaltet ist. Ein Steueranschluß (Gate-Anschluß) des Transistors Tk ist an eine Ausgangsklemme Asl einer ersten Ansteuere heit SEI angeschlossen, mittels der der Schalter Tk nach Maßgabe eines an der Steuereinheit SEI anliegenden Taktes TA ansteuerbar ist.

Der AD-Wandler weist weiterhin einen Spannungsteiler Rl, R2, R3 auf, der eine Reihenschaltung eines ersten, zweiten und dritten Widerstandes Rl, R2, R3 zwischen einer zweiten Hilfs- Spannung UH2 und dem Knoten für Bezugspotential M aufweist. Ein erster Komparator Kl ist mit einer ersten Eingangsklemme, dem invertierenden Eingang, an den dritten Knoten N angeschlossen. Eine zweite Eingangsklemme, der nicht- vertieren- de Eingang, des ersten Komparators Kl ist an eine erste Aus- gangsklemme des Spannungsteilers angeschlossen, die dem dargestellten Ausfuhrungsbeispiel dem Knoten entspricht, der dem zweiten und dritten Widerstand R2, R3 gemeinsam ist. Ein zweiter Komparator K2 ist mit einer zweiten Eingangsklemme, dem nicht-mvertierenden Eingang, an den dritten Knoten N und mit einer ersten Eingangsklemme, dem invertierenden Eingang, an eine zweite Ausgangsklemme des Spannungsteilers angeschlossen, die dem dargestellten Ausfuhrungsbeispiel dem Knoten entspricht, der dem ersten und zweiten Widerstand Rl, R2 gemeinsam ist.

Aufgabe der Komparatoren Kl ist es, eine zwischen dem dritten Knoten N und dem Knoten für Bezugspotential M anliegende Spannung Vbc mit einer ersten Referenzspannung Vrefl, die über dem zweiten Widerstand R2 anliegt, und mit einer zweiten Referenzspannung Vref2, die über dem zweiten und dritten Widerstand R2, R3 anliegt, zu vergleichen. Bei positiver Hilfsspannung gilt hierbei: Vref2>Vrefl. Die an Ausgangen Akl, Ak2 des ersten und zweiten Komparators Akl, Ak2 anliegenden Vergleichsergebnisse sind Eingangsklemmen Ezl, Ez2 eines Zahlers Z zugeführt, dessen Zahlerstand abhangig von dem Vergleichsergebnis erhöht oder verringert werden kann. An dem Ausgang Akl des ersten Komparators Kl liegt ein High-Pegel an, wenn die Spannung Vbc kleiner ist als die erste Referenzspannung Vrefl. Da diesem Fall Vbc auch kleiner als die zweite Referenzspannung Vref2 ist, liegt an dem Ausgang Ak2 des zweiten Komparators K2 ein Low-Pegel an. An dem Ausgang des er- sten Komparators Kl liegt em Low-Pegel an, wenn die Spannung Vbc großer ist als die erste Referenzspannung Vrefl. Ist m diesem Fall die Spannung Vbc kleiner als die zweite Referenzspannung Vref2 liegt am Ausgang des zweiten Komparators K2 e Low-Pegel an, ist Vbc auch großer als die zweite Refe- renzspannung Vref2, liegt am Ausgang Ak2 des zweiten Komparators K2 em High-Pegel an. Den Pegeln an den Ausgangen Akl, Ak2 der Komparatoren ist somit die Information entnehmbar, ob die Spannung Vbc kleiner ist als die erste Referenzspannung ist, ob sie großer als die erste Referenzspannung Vrefl aber kleiner als die zweite Referenzspannung Vref2 ist, oder ob die Spannung Vbc großer als die zweite Referenzspannung Vref2

Ausgangsklemmen Azl, Az2, Azn sind zur Ansteuerung der Tran- sistoren Tel, Tc2, Tcn des ersten Schaltmittels SMl an Steu- eremgange dieser Transistoren Tel, Tc2, Tcn angeschlossen. Die Ansteuerung der Transistoren Tel, Tc2, Tcn erfolgt abhangig vom Zahlerstand des Zahlers Z, um die Gesamtkapazitat der Ladungsspeicheranordnung CB abhangig von dem Zählerstand des Zahlers zu variieren. Die Gesamtkapazitat ergibt sich dabei aus der Summe der Kapazitatswerte der Kapazitäten Cl, C2, Cn, die über den zugehörigen Schalter Tel, Tc2, Tcn leitend mit dem dritten Knoten N verbunden sind. Wie bereits durch die Punkte m Fig. 2 angedeutet ist, ist die Anzahl der Kapazita- ten frei wahlbar.

Die Funktionsweise bzw. em Verfahren zum Betreiben des AD- Wandlers m Fig. 2 ist im folgenden erläutert.

Fließt em Strom I zwischen dem ersten und zweiten Knoten A, B ist am Ausgang Am der Meßanordnung MA em Meßstrom I_M ab- greifbar, der über em Stromspiegelverhaltnis S des Strom- spiegeis T, Tm zu dem Strom I in Beziehung steht. Es gilt: I_M=S • I . Ist der Schalter Tk geöffnet ladt der Strom I_M die Kapazität CO und die Kapazitäten Cl, C2, Cn der Ladungsspeichereinheit BC, deren zugehörige Schalter Tel, Tc2, Tcn ange- steuert durch den Zahler Z leiten. Hieraus resultiert em Anstieg der Spannung Vbc an dem dritten Knoten N. Eine Auswertung des Ergebnisses des Vergleichs von Vbc mit den Referenzspannungen Vrefl, Vref2 durch die Komparatoren Kl, K2 erfolgt nach Maßgabe des Taktes TA, der neben der ersten Steuerem- heit SEI auch dem Zahler Z zugeführt ist. Ergibt das Vergleichsergebnis daß die Spannung an dem Knoten Vbc großer als die zweite Referenzspannung Vref2 ist, liegt also an dem Ausgang Ak2 des zweiten Komparators K2 em High-Pegel an, wird der Zahlerstand des Zahlers Z erhöht. Ergibt das Vergleich- sergebnis, daß Vbc kleiner als Vrefl ist, wird der Zahlerstand verringert. Ist die Spannung Vbc zwischen der ersten Referenzspannung Vrefl und der zweiten Refernzspannung Vref2 bleibt der Zahlerstand unverändert. Nach dem Auswerten des Vergleichsergebnisses wird der Schalter Tk geschlossen, um die Ladungsspeichereinheit BC und die Kapazität C0 kurzzuschließen und f r einen erneuten Vergleichsvorgang zu entladen.

Der Schalter Tk bleibt nach dem Entladen der Kapazität C0 und der Ladungsspeicheranordnung BC für eine Zeitdauer T₀ geöffnet. Die Gesamtkapazitat der Ladungsspeicheranordnung BC ist abhangig von dem Zahlerstand gegeben durch C_B (Z) so daß sich die Spannung Vbc an dem Knoten N nach der Zeitdauer T. wie folgt ergibt:

Vbc - S-I-To/ (co+c_B (z; (GI. ι:

Die Spannung Vbc nach der Zeitdauer T₀ ist damit proportional zu dem Strom I und umgekehrt proportional zu der Gesamtkapa- zitat C_BC(Z)+C0. Ist die Spannung Vbc großer als die zweite Referenzspannung Vref2 wird der Zahlerstand um eins erhöht und durch Hinzuschalten einer anderen oder einer weiteren der Kapazitäten Cl, C2, Cn die Gesamtkapazitat C_B_(Z)+C0 für den nächsten Vergleichsvorgang vergrößert. Der Zählerstand bzw. die Gesamtkapazitat wird mit jedem Vergleichsvorgang um einen festen Wert, vorzugsweise Eins, erhöht, bis sich eine Gesamt- Kapazität einstellt, bei der das Analogsignal I nicht mehr ausreicht, die Spannung an dem dritten Knoten N innerhalb der Zeitdauer T, über den Wert der zweiten Referenzspannung Vref2 zu bringen. Ist die Spannung Vbc kleiner als die erste Referenzspannung Vrefl wird der Zahlerstand um einen festen Wert, vorzugsweise Eins, verringert und die Gesamtkapazitat

C_B (Z)+C0 durch Einzuschalten einer anderen oder Abschalten einer der Kapazitäten Cl, C2, Cn verringert. Der Zahlerstand DZW. die Gesamtkapazitat wird mit jedem Vergleichsvorgang um Eins verringert, bis sich eine Gesamtkapazitat C_Bc(Z)+C0 em- stellt, bei der die Spannung Vbc bedingt durch das Analogsi- gnal nicht mehr unter der Schwelle der ersten Referenzspannung Vrefl bleibt. Ist die Spannung Vbc zwischen der ersten Referenzspannung Vrefl und der zweiten Referenzspannung Vref2 bleibt der Zahlerstand und damit die Gesamtkapazitat C_Bc(Z)+C0 unverändert. Der Zahlerstand des Zahlers Z ist e Maß für den Absolutwert der Amplitude des Analogsignals I.

Bei der Demodulation eines amplitudenmodulierten Signals smd jedoch nicht die Absolutwerte der Amplitude sondern vielmehr relative Schwankungen der Amplituden von Interesse. Ziel ist es daher, unabhängig von dem Absolutwert der Amplitude gleiche relative Schwankungen des Analogsignals in gleiche Signalfolgen an den Ausgangsklemmen Akl, Ak2 der Komparatoren Kl, K2 umzusetzen, bzw. für gleiche relative Schwankungen der Amplitude des Analogsignals I gleiche Änderungen der Spannung Vbc zu bewirken. Mathematisch bedeutet dies, daß die Gesamtkapazitat CBC+C0 stets proportional zu dem Analogsignal I sein mußte. Als Beispiel heißt das, bei einer Verdopplung des Analogsignals I von einem Wert I_y, für den sich eine Gesamt- kapazitat C_y eingestellt hat, auf einen Wert 2 • I_y muß sich die doppelte Gesamtkapazitat, nämlich 2-C_x einstellen. Bei einer Vervierfachung des Analogsignals muß sich die Gesamtka^¬ pazitat vervierfachen.

Der erfmdungsgemaße AD-Wandler sieht vor diese Proportiona- litatsbeziehung durch schrittweises Verandern der Gesamtkapazitat C0+C_Bc(Z) abhangig von dem Analogsignal I annäherungs^¬ weise zu erfüllen. Hierzu sieht eine Ausfuhrungsform der Erfindung vor, daß die Kapazitäten Cl, C2, Cn jeweils so gewählt sind, daß die Gesamtkapazitat C_Bc(Z)+C0 mit jedem Zah- lerscnritt nach oben um einen Faktor a zunimmt und mit jedem Zahlerschritt nach unten um einen Faktor 1/a abnimmt, wobei a>l. Für den erfmdungsgemaßen AD-Wandler sind n Kapazitäten Cl, C2,...,Cn vorgesehen, die m folgender Beziehung zu der Kapazität CO stehen: Cl=(a-l)C0, C2= (a^"-l ) CO, ... , Cn= (a -1 ) CO . Dabei wird abhangig von dem Zahlerstand nur jeweils eine der Kapazitäten Cl, C2, Cn, über die Schalter Tel, Tc2, Tcn an den dritten Knoten N angeschlossen. Die Ansteuerung erfolgt vorzugsweise derart, daß für einen Zahlerstand 0 nur die Kapazität CO aktiv ist, daß für einen Zahlerstand 1 die Kapazi- tat C0 und die Kapazität Cl aktiv sind, woraus eine Gesamtkapazitat Cl+C0=a-C0 resultiert, daß für einen Zahlerstand 2 die Kapazität C0 und die Kapazität C2 aktiv sind, woraus eine Gesamtkapazitat C2+C0=a"^"-C0 resultiert, und so weiter bis be einem Zählerstand von n eine Gesamtkapazitat von a -C0 resul- tiert.

Unabhängig vom Absolutwert der Amplitude des Analogsignals ist jeweils eine Vergrößerung des Analogsignals um den Faktor a oder eine Verkleinerung um den Faktor 1/a erforderlich, um den Zahler um Eins zu erhohen oder zu verringern. Der Faktor a bestimmt dabei, welche prozentualen Änderungen des Analogsignals I erkannt und in Änderungen des Zahlerstandes umgesetzt werden. Je kleiner a ist, um so empfindlicher ist der AD-Wandler. I₀ ist der Strom, der gerade nicht ausreicht, um bei einem Zahlerstand von Null die Kapazität C0 innerhalb der Zeit To auf den Wert der zweiten Referenzspannung Vref2 aufzuladen. Der AD-Wandler ist dann für Amplitudenwerte zwischen I und a" I betreibbar, wodurch der Arbeitsbereich bestimmt ist. Der Faktor a ist bei der Demodulation von ASK-modulier^¬ ten Signalen abhangig von dem Amplitudenverhaltnis von oberem zu unterem Amplitudenwert einzustellen. Der Faktor a ist so einzustellen, daß der Wechsel von einem oberen zu einem unteren Amplitudenwert und umgekehrt erkannt wird und eine Änderung des Zahlerstandes des Zahlers, über die Komparatoren Kl, K2 hervorruft.

Wie erörtert wurde, rufen gleiche prozentuale Änderungen des Analogsignals I gleiche Veränderungen des Zahlerstandes des Zahlers Z, bzw. gleiche Signalfolgen an den Ausgangen der Komparatoren Kl, K2 hervor. Die Ausgange Akl, Akl der Komparatoren sind zur Rekonstruktion des dem Analogsignal I aufmo- dulierten Bmarsignals an em in Fig. 1 nicht naher dargestelltes digitales Filter anschließbar. An dem zweiten Komparator K2 liegt nach einem Vergleichsvorgang ein High-Pegel an, wenn das Analogsignal I steigt. Treten diese High-Pegel mit Pausen auf, deutet dies auf eine langsame Änderung des Analogsignals I, beispielsweise bedingt durch reichweitenbe- dmgte Schwankungen, hm. Ist der Faktor a, bzw. die Empfindlichkeit, des AD-Wandlers beispielsweise so eingestellt, daß der Wechsel von einem unteren Amplitudenwert zu einem oberen Amplitudenwert für mehrere aufeinanderfolgende Vergleichs- schritte einen High-Pegel hervorruft, bis die Gesamtkapazitat an den oberen Amplitudenwert angepaßt ist, können durch Auswahl eines entsprechenden Filters langsame Änderungen des Analogsignals von schnellen, durch das Bmarsignal bedingten Änderungen unterschieden werden, wobei nur die schnellen An- derungen für die Rekonstruktion des Bmarsignals verwendet werden.

Fig. 3 zeigt eine weitere Ausfuhrungsform des erfmdungsgema- ßen AD-Wandlers. Die Meßanordnung MA weist m dem dargestell- ten Ausfuhrungsbeispiel drei Stromspiegel auf, wobei den

Stromspiegeln jeweils em erster zwischen die erste und zweite Klemme A, B geschalteter erster Stromspiegeltransistor T gemeinsam ist. Die Laststrecken zweiter Stromspiegeltransi- storen Tml, Tm2, Tmk sind jeweils zwischen den ersten Knoten A und Ausgangsklemmen Ami, Am2, Amk der Meßanordnung MA ge^¬ schaltet. An diesen Ausgangsklemmen Ami, Am2, Amk sind je^¬ weils Meßstrome I_M1, I_M2, I_Mk abgreifbar, die jeweils über das Verhältnis der Flachen der zweiten Stromspiegeltransistoren Tml, Tm2, Tmk zu der Flache des ersten Stromspiegeltransi- stors T mit dem Analogsignal bzw. dem Strom I m Beziehung stehen.

Die Ausgangsklemmen Ami, Am2, Amk der Meßanordnung sind über em zweites Schaltmittel SM2 an den dritten Knoten anschließ- oar. Das Schaltmittel SM2 weist hierzu Schalter Tsl, Ts2, Tsk auf, die als Transistoren ausgebildet sind und deren Last- strecken jeweils zwischen die Ausgangsklemmen Ami, Am2, Amk und den dritten Knoten N geschaltet sind. Die Schalter Tsl, Ts2, Tsk sind abhangig von dem Zahlerstand des Zahlers Z ansteuerbar, wobei die Ansteuerung mittels eines an den Zahler angeschlossenen Umkodierers UK erfolgt. An Ausgangsklemmen der Komparatoren Kl, K2 ist in Fig. 3 em digitales Filter FR zur Rekonstruktion des dem Analogsignal I aufmodulierten Binarsignals aus den Ausgangssignalen der Komparatoren Kl, K2 angeschlossen. Das demodulierte Binarsignal ist an einer Ausgangsklemme OUT des digitalen Filters FR abgreifbar. Die Funktionsweise und der Aufbau eines derartigen Filters ist dem Fachmann bekannt.

Bei der in Fig. 3 dargestellten Ausfuhrungsform ist vorgesehen, neben der Gesamtkapazitat der Ladungsspeicheranordnung CB den auf den dritten Knoten N fließenden Meßstrom zu variieren, indem abhangig von dem Zahlerstand em anderer Strom- spiegel über das zweite Schaltmittel SM2 an den dritten Knoten N angeschlossen wird. Betrachtet man Gl . 1, die auch für das in Fig. 3 dargestellte Ausfuhrungsbeispiel gilt, so wird deutlich, daß gleiche prozentuale Änderungen des Analogsig- nals I gleiche absolute Änderungen der Spannung Vbc und damit gleiche Signalfolgen an den Ausgangen der Komparatoren Kl, K2 hervorrufen, wenn die Amplitude des Analogsignals I proportional zu dem Teilerverhaltnis S ist. Die Stromspiegel m Fig. 3 weisen daher unterschiedliche Tellerverhaltnisse Sml, Sm2, Smk auf, die sich jeweils um einen Faktor b unterschei- den, wobei b>l ist und es gilt: Sm2=l/b ^• Sml, Sm3=l/b-Sm2 usw. Sml, Sm2, Sm3 sind die Stromspiegelverhaltnisse der drei Stromspiegel, die durch die Transistoren T, Tml, Tm2, Tm3 gebildet sind. Ware die Kapazität der Ladungsspeicheranordnung CB plus der Kapazität CO unveränderlich, wäre die Empfmd- lichkeit des AD-Wandlers durch den Faktor b gegeben. Eine Erhöhung des Analogsignals um den Faktor b wurde dann eine Erhöhung des Zahlers um Eins und em Anschalten des Stromspie- gels mit dem nachstklemeren Teilerverhaltnis an die dritte Klemme N bewirken. Eine hohe Empfindlichkeit bei gleichzeitig großem Arbeitsbereich des AD-Wandlers macht eine entsprechend große Anzahl Stromspiegel erforderlich.

Zur Steigerung der Empfindlichkeit ist bei dem Ausfuhrungsbeispiel nach Fig. 3 vorgesehen, die Kapazität der Ladungs- speicheranordnung CB ebenfalls mit dem Zahlerstand des Zahlers Z zu variieren. Die Empfindlichkeit des AD-Wandlers ist dabei um so großer, je feiner die Abstufungen zwischen den Kapazitatswerten sind, auf die die Ladungsspeicheranordnung CB einstellbar ist. F r das Ausfuhrungsbeispiel m Fig. 3 ist vorgesehen, den Kapazitatswert der Ladungsspeicheranordnung

CB mit jedem Zahlerschritt um einen vorgegebenen Wert zu verandern. Bei der Verwendung von n Kondensatoren Cl, C2,...,Cn sind 2ⁿ verschiedene Kapazitatswerte einstellbar, wenn sich die Kapazitäten Cl, C2,..., Cn jeweils um den Faktor 2 bzw. Vielfache davon unterscheiden, wenn also gilt: C2=2C1,

C3=2C2=4C1, ... ,Cn=2^n_1Cl. Die Kapazität der Ladungsspeicheranordnung ist dabei in Schritten von Cl von 0 bis (2^r'-l) -Cl va- ruerbar. Der Zahler in Fig. 3 ist derart ausgebildet, daß an seinen Ausgangsklemmen Azn+k, Azn+k-1, Azn+k-2, Azn, ...,Az2, Azl der Zahlerstand in Binarform anliegt, wobei das am wenigstens signifikante Bit an dem Ausgang Azl, das am meisten signifikante Bit an dem Ausgang Azn+k anliegt. E ne Null oder em Low-Pegel an einer der Ausgangsklemmen, an die das erste Schaltmittel SMl angeschlossen ist, bedeutet, daß der jewei^¬ lige Schalter Tel, Tc2, Tcn nicht leitet, wahrend er bei ei^¬ ner Eins oder einem High-Pegel leitet. Mit jeder Erhöhung des Zählerstandes um Eins bzw. mit jeder Verringerung des Zahler^¬ standes um Eins stellen sich die Schalter damit abhangig von dem Zählerstand so em, daß die Kapazität der Ladungsspei- cneranordnung CB um den festen Wert Cl erhöht oder verringert wird. Aufgrund der Veränderung der Kapazität jeweils um den Wert Cl anstelle einer Veränderung proportional zu der Amplitude des Analogsignals I nimmt die Empfindlichkeit des AD- Wandlers für steigende Kapazitatswerte der Ladungsspeicher^¬ anordnung CB zu. Anαererseits ist durch die Verwendung von lediglich n Kapazitäten eine Ladungsspeicheranordnung CB rea- lisierbar, die 2ⁿ unterschiedliche Kapazitatswerte annehmen kann, wodurch der AD-Wandler bereits auf kleine Änderungen des Analogsignals I reagiert.

Die Kapazitäten Cl, C2,..., Cn der Ladungsspeicheranordnung CB sind so gewählt, daß deren maximale Kapazität, wenn also alle Schalter Tel, Tc2, Tcn leiten und alle Kapazitäten Cl, C2, Cn wirksam sind, C_BC (Z) = (b-1 ) ^• C0-C1 betragt. Wird em Zählerstand erreicht, bei dem alle an aas erste Schaltmittel SMl angeschlossenen Ausgange Azl, Az2,...,Azn αes Zahlers auf Eins oder einem High-Pegel stehen und die Gesamtkapazitat des AD-Wandlers C_BC (Z) +C0=C0+ (b-1 ) ^• C0-Cl=b • C0-C1 betragt, werden bei der nächsten Erhöhung des Zahlers alle diese Ausgange auf Null oder einen Low-Pegel gesetzt, als Gesamtkapazitat ist dann nur noch die Kapazität C0 wirksam, obwohl die Gesamtka- pazitat um Cl erhöht werden und b-C0 betragen mußte. Diese

Reduktion der Gesamtkapazitat um den Faktor 1/b wird dadurch ausgeglichen, daß bei diesem Zahlerstand der nachstklemere Stromspiegel, dessen Teilerverhaltnis um den Faktor 1/b kleiner ist als das Teilerverhaltnis des bis dahin aktiven Strom- spiegeis, an den dritten Knoten N angeschlossen wird. Aufgabe des Umkodierers ist es, den an seinen Eingangsklemmen Eul, Eu2, Eu3 anliegenden Binarwert, so umzusetzen, daß nur einer der Schalter Tsl, Ts2, Tsn angesteuert wird, um nur ei^¬ nen der Stromspiegel an den dritten Knoten anzuschließen. Er- höht sich der an den Eingangsklemmen Eul, Eu2, Eu3 um Eins, wird jeweils der Stromspiegel mit dem nachstklemeren Teilerverhaltnis an den dritten Knoten N angeschlossen.

Die Fig. 4 unα 5 zeigen die Zahlerstande (dezimal darge- stellt) m Abhängigkeit von dem normierten Strom I für ver- schieαene Dimensionierungen des m Fig. 3 dargestellten AD- Wandlers. Für die Kurve m Fig. 4 wurden vier Stromspiegel mit den Stromspiegelverhaltnissen 1/10, 1/20, 1/40, 1/80 verwendet, das Stromspiegelverhaltnis halbiert sich von Strom- spiegel zu Stromspiegel, der Faktor b betragt damit b=2. Die Ladungsspeicheranordnung enthalt sechs Kapazitäten die binar gestuft sind, d.h. C2=2C1, C3=4C1, C4=8C1, C5=16C1, C6=32C1. Für Cl gilt: Cl=l/64-C0, so daß: C2=l/32-C0, C3=l/16-C0, C4=l/8-C0, C5=l/4-C0, C6=l/2-C0. Der Strom I₀ auf den nor- miert wurde, ist der Strom, der bei einem Teilerverhaltnis von 1/10 gerade nicht ausreicht, um die Kapazität C0 innerhalb der Ladezeit T, auf den Wert Vref2 aufzuladen, und damit den Zahler um Eins zu erhohen. Die Kurve m Fig. 4 weist entsprechend der Anzahl der Stromspiegel vier lineare Abschnitte mit unterschiedlicner Steigung auf. Die Steigung der Kurve halbiert sich von linearem Abschnitt zu linearem Abschnitt. Entsprechend dem Faktor b=2 verdoppelt sich die Stromstarke I mit jedem linearen Abschnitt, wobei der Zahlerstand pro linearem Abschnitt um einen festen Wert, nämlich 64=2^r=2^D zu- nimmt. Die Kurve Fig. 4 entspricht einer durch vier lineare Abschnitte angenäherten Logarithmuskurve, die den Idealfall des Demodulationsverhaltens des AD-Wandlers darstellen wurde. Im Falle einer logarithmischen Abhängigkeit des Zahlerstandes von dem Analogsignal wurden unabhängig vom Abso- lutwert des Stromes I gleiche prozentuale Änderungen des Ana- logsignals I stets gleiche Änderungen des Zahlerstandes bzw. gleiche Signalfolgen an den Ausgangen der Komparatoren hervorrufen.

Für die m Fig.4 dargestellte Kurve variieren die Veranderun- gen des Analogsignals, die erforderlich sind, um den Zahler _jeweils um Eins zu erhohen variieren, wie im folgenden kurz erläutert wird. Es sei S das Stromspiegelverhaltnis, das für einen der linearen Bereiche eingestellt ist und Ii der Strom, der bei einer wirksamen Gesamtkapazitat CO erforderlich ist, um die Kapazität CO innerhalb der Zeit T auf Vref2 aufzuladen, und damit eine Erhöhung des Zahlerstandes um Eins hervorzurufen. Dann gilt: Vref2=S ^• Ii ^• T₀/C0. Wirkt bei dem nächsten Zahlerstand die Gesamtkapazitat C0+Cl=C0+l/6 • CO und ist I_ der Strom der erforderlich ist, diese Kapazität auf Vref2 aufzuladen, gilt: Vref2=S ^• I₂ ^■ T₀/ (C0+1/6 ^• CO) . Für das Verhältnis der Strome gilt: I₂/Iι= (CO+1/6 ^• CO) /C0=65/64=l , 0156. Der Strom, der bei einer Gesamtkapazitat C0+C1 erforderlich ist, um den Zahlerstand um Eins zu erhohen ist um 1,5°. großer als der Strom, der bei einer Gesamtkapazitat von C0 erforder- lieh ist, um den Zahlerstand um Eins zu erhohen. Betrachtet man dieses Verhältnis am Ende der linearen Bereiche, wenn die Gesamtkapazitat 126/6 -C0 bzw. 127/6 -C0 betragt. Das Verhältnis, der Strome, die bei diesen Kapazitäten erforderlich sind, um jeweils eine Erhöhung des Zahlerstandes um Eins her- vorzurufen betragt dann 127/126=1,00794. Bei einer Kapazität von 127/6 -C0 ist also zu Erhöhung des Zahlers um Eins nur em Strom erforderlich der um 0,794°. großer ist als em Strom, der bei einer Kapazität von 126/64 -C0 erforderlich ist, um den Zahler um Eins zu erhohen. Mit zunehmender Ampli- tude des Analogsignals sind somit geringere prozentuale Änderungen des Analogsignals erforderlich, um den Zahler um Eins zu erhohen. Für die meisten Anwendungen ist diese Zunahme der Empfindlichkeit innerhalb der linearen tolerierbar. Diese gute Annäherung der Kurve an die ideale Logarithmuskurve wird mit einfachen Mitteln nämlich vier Stromspiegeln und sechs

Kapazitäten erreicht, die einfach und platzsparend integriert herstellbar sind. Eine verbesserte Annäherung an die Logarithmuskurve ergibt sich für das der Kurve m Figur 5 zugrunde liegende Ausfuh^¬ rungsbeispiel des erfmdungsgemaßen AD-Wandlers. Hierfür wur- den acht Stromspiegel verwendet, die jeweils folgende Strom- spiegelverhaltnisse aufweisen: Sl=l/10, S2=l/14.14, S3=l/20, S4=l/28.28, S5=l/40, S6=l/56.56, S7=l/80, S8=l/113.13. Dies entspricht einem Faktor b= 2. Die Ladungsspeichereinheit weist fünf Kapazitäten Cl, C2, C3, C4, C5 auf, die binar ab- gestuft sind, d.h. C2=2C1, C3=4C1, C4=8C1, C5=16C1. Für die Kapazität Cl gilt: Cl= (v2-l ) /32 ^• CO .

Durch die Erhöhung der Anzahl der linearen Abschnitte ergibt sich für das dargestellte Ausfuhrungsbeispiel eine verbesser- te Annäherung an die Logarithmuskurve . Die linearen Abschnitte sind kurzer, die Steigung nimmt von linearem Abschnitt zu linearem Abschnitt um 1/V2 ab. Die prozentualen Unterschiede der Strome, die jeweils erforderlich sind um den Zahlerstand um Eins zu erhohen schwanken zwischen 1,294% und 0,932%.

In Fig. 6 ist eine weitere Ausfuhrungsform des erfmdungsge- maßen AD-Wandlers dargestellt. Eine Meßanordnung MA weist dabei einen Stromspiegel bestehend aus einem ersten Stromspie- geltransistor T und einem zweiten Stromspiegeltransistor Tm auf, der em Meßsignal I_M an eine Ausgangsklemme Am liefert, die an den dritten Knoten N angeschlossen ist. Die Ladungsspeicheranordnung CB weist eine Kapazität C auf, die zwischen den dritten Knoten N und den Knoten für Bezugspotential M geschaltet ist. E drittes Schaltmittel SM3, das einen Schal- ter T3 aufweist ist zwischen die dritte Klemme N und den Knoten für Bezugspotential geschaltet. Die Ansteuerung des Schalters T3 erfolgt mittels einer zweiten Ansteueremheit SE2 nach Maßgabe eines Taktes TA und nach Maßgabe des Zahlerstandes der der zweiten Ansteueremheit SE2 an einer Ein- gangsklemme Es2 zufuhrbar ist. Bei dem Ausfuhrungsbeispiel m Fig. 6 ist lediglich em Komparator Kl vorgesehen, der einen High-Pegel annimmt, wenn die Spannung Vbc den Wert der Refe- renzspannung Vrefl übersteigt und der einen Low-Pegel an^¬ nimmt, wenn die Spannung Vbc, den Wert der Referenzspannung Vrefl unterschreitet. Bleibt das Analogsignal konstant, ruft dies einen permanenten Wechsel von High- zu Low-Pegeln an dem Ausgang Akl des Komparators Kl bzw. ein abwechselndes Erhöhen oder Verringern des Zählerstandes jeweils um Eins hervor. Derartige alternierende Wechsel des Zählerstandes werden in einem, nicht dargestellten, dem Ausgang Akl des Komparators Kl nachgeschalteten, digitalen Filter als Anzeichen für ein konstantes Analogsignal I erkannt und bei der Rekonstruktion des Binärsignals berücksichtigt.

Bei dem in Fig. 6 dargestellten Ausführungsbeispiel fließt eine Meßstrom I_M, der über das Stromspiegelverhältnis zu dem Analogsignal I in Beziehung steht auf den dritten Knoten N und von dort auf die Kapazitäten C und CO, wenn der Schalter T3 geöffnet ist. Der Schalter T3 wird geöffnet, um die Kapazitäten zu entladen und einen neuen Vergleichsvorgang zu starten. Bei dem Ausführungsbeispiel in Fig. 6 ist vorgese- hen, die Zeit t(Z), während der der Schalter T3 geschlossen ist, um die Kapazitäten C0 und Cl aufzuladen abhängig von dem Zählerstand zu variieren, für die Spannung Vbc gilt dann:

Vbc=S-I-t (Z) / (C0+C)

Die Erfindung sieht vor, die Zeitdauer t(Z) proportional zu dem Analogsignal I bzw. proportional zu dem Zählerstand einzustellen, um für gleiche prozentuale Änderungen des Analogsignals I gleiche absolute Änderungen der Spannung Vbc und damit gleiche Ausgangssignalfolgen an dem Ausgang Akl des

Komparators Kl unabhängig von dem Zählerstand hervorzurufen. Der AD-Wandler ist dabei um so empfindlicher, je weniger sich die Zeitdauer t(Z) mit jeder Erhöhung oder Verringerung des Zählerstandes ändert.

Claims

Patentansprüche

1. Analog-Digital-Wandler der folgende Merkmale aufweist:

> - eine Meßanorαnung (MA) zur Messung eines zwischen einem ersten und zweiten Knoten (A, B) anliegenden Analogsignals (I) mit wenigstens einer Ausgangsklemme (Am; Ami, Am2, Amk), an der e Meßsignal (I_M) abgreifbar ist, das einem dritten Knoten (N) zufuhrbar ist;

- eine Ladungsspeicheranordnung (CB) , der von dem dritten Knoten (N) eine Ladung zufuhrbar ist und die mittels einer ersten Klemme an em Bezugspotential (M) angeschlossen ist;

- einen Komparator (Kl) mit einer ersten Eingangsklemme, die an den dritten Knoten (N) angeschlossen ist, mit einer zweiten Eingangsklemme, die an eine erste Klemme eines Spannungsteilers (Rl, R2; Rl, R2, R3 ) angeschlossen ist, und mit einer Ausgangsklemme (Akl);

- einen an die Ausgangsklemme (Akl) des Komparators (Kl) angeschlossenen Zahler (Z);

- wenigstens em an den Knoten (N) angeschlossenes Schaltmit- tel (SMl, SM2, SM3) zur Beeinflussung eines Ladungsflusses auf den Knoten (N) und/oder von dem Knoten (N) , wobei das Schaltmittel (SMl, SM2, SM3) abhangig von einem Zahlerstand des Zahlers (Z) ansteuerbar ist.

2. Analog-Digital-Wandler nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass das Schaltmittel (SMl) zwischen den dritten Knoten (N) und eine zweite Klemme der Ladungsspeicheranordnung (BC) geschaltet ist.

3. Analog-Digital-Wandler nach Anspruch 2 d a d u r c h g e k e n n z e i c h n e t, dass die Ladungsspeicheranordnung wenigstens zwei Kapazitäten (Cl, C2, Cn) aufweist, die mit einer ersten Klemme an Bezugspotential (M) angeschlossen sind und daß das Schaltmittel (Tel, Tc2, Tcn) Schalter 'Tel, Tc2, Tcn) mit Laststrecken und Steueran- schlussen aufweist, wobei die Laststrecken jeweils zwischen die zweiten Klemmen der Kapazitäten (Cl, C2, Cn) und den dritten Knoten (N) geschaltet sind, und wobei die Steueran- schlusse an Ausgangsklemmen (Azl, Az2, Azn) des Zahlers (Z) angeschlossen sind.

4. Analog-Digital-Wandler nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Kapazitäten (Cl, C2, Cn) αer Ladungsspeicheranordnung (BC) jeweils unterschiedliche Kapazitatswerte aufweisen.

5. Analog-Digital-Wandler nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t, dass sich die Kapazitatswerte um den Faktor 2 bzw. Vielfache davon unterscheiden.

6. Analog-Digital-Wandler nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Schalter (Tel, Tc2, Tcn) als Transistoren, msoesondere als Fel- deffekttransistoren ausgebildet sind.

7. Analog-Digital-Wandler nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass das Schalt- mittel (SM2) zwischen die Meßanordnung (MA) und den dritten Knoten (N) geschaltet ist.

8. Analog-Digital-Wandler nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t, dass die Meß- anordnung wenigstens zwei Ausgangsklemmen (Ami, Am2, Amk) aufweist, an denen unterschiedliche Meßsignale (I_M1, I_M2, I_M3) abgreifbar sind, und daß das Schaltmittel (SM2) Schalter (Tsl, Ts2, Tsk) mit Laststrecken und Steueranschlussen aufweist, wobei die Laststrecken jeweils zwischen die Ausgangsklemmen (Ami, Am2, Amk) und den Knoten (N) geschaltet sind, und wobei die Steueranschlusse abhangig von dem Zahlerstand des Zahlers (Z) ansteuerbar sind.

9. Analog-Digital-Wandler nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t, dass er einen Umkodierer (UK) aufweist mit Eingangsklemmen (Eul, Eu2, Eu3), die an Ausgangsklemmen (Azn+1, Azn+2, Azn+k) des Zahlers angeschlossen sind, und mit Ausgangsklemmen (Aul, Au2, Auk) , die an die Steueranschlusse der Schalter (Tsl, Ts2, Tsk) angeschlossen sind.

10. Analog-Digital-Wandler nach Anspruch 8 oder 9 d a d u r c h g e k e n n z e i c h n e t, dass die Schalter (Tsl, Ts2, Tsk) als Transistoren, insbesondere als Feldeffekttransistoren ausgebildet sind.

11. Analog-Digital-Wandler nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass er einen Schalter (Tk) aufweist mit einer Laststrecke, die zwischen den Knoten (N) und Bezugspotential (M) geschaltet ist, und mit einem Steueranschluß, der nach Maßgabe eines Taktes (TA) ansteuerbar ist.

12. Analog-Digital-Wandler nach Anspruch 11, d a d u r c h g e k e n n z e i c h n e t, dass er eine er- ste Ansteueremheit (SEI) aufweist, mit einem Takteingang

(Tl), an dem das Taktsignal (TA) anlegbar ist, und mit einem Ausgang (Asl), der an den Steueranschluß des Schalters (Tk) angeschlossen ist.

13. Analog-Digital-Wandler nach einem der Ansprüche 1 bis 10, d a d u r c h g e k e n n z e i c h n e t, dass das Schalt^¬ mittel (SM3) zwischen den Knoten (N) und Bezugspotential geschaltet ist.

14. Analog-Digital-Wandler nach Anspruch 13, d a d u r c h g e k e n n z e i c h n e t, dass das Schaltmittel (SM3) einen Schalter (T3) aufweist mit einer Laststrecke, die zwischen den Knoten (N) und Bezugspotential (M) geschaltet ist, und mit einem Steueranschluß, der abhangig von dem Zahlerstand des Zahlers (Z) ansteuerbar ist.

15. Analog-Digital-Wandler nach Anspruch 14, d a d u r c h g e k e n n z e i c h n e t, dass er eine zweite Ansteueremheit (SE2) aufweist mit einer Ausgangsklemme (As2), die an den Steueranschluß des Schalters (T3) angeschlossen ist, und mit einer Eingangsklemme (Es2), die an den Zahler (Z) zur Zufuhrung des Zahlerstandes angeschlossen ist.

16. Analog-Digital-Wandler nach Anspruch 15, d a d u r c h g e k e n n z e i c h n e t, dass Ansteuerzeiten des Schalters (T3) abhangig von dem Zahlerstand des Zahlers (Z) sind.

17. Analog-Digital-Wandler nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Meßanordnung (MA) als Stromspiegel ausgebildet ist mit einem ersten Stromspiegeltransistor (T) , dessen Lastrecke zwischen die Knoten (A, B) geschaltet ist, und mit einem zweiten

Stromspiegeltransistor (Tm) , dessen Laststrecke zwischen den ersten Knoten (A) und die Ausgangsklemme (Am) geschaltet ist.

18. Analog-Digital-Wandler nach Anspruch 17, d a d u r c h g e k e n n z e i c h n e t, dass wenigstens zwei zweite Stromspiegeltransistoren (Tml, Tm2, Tmk) vorgese- hen sind, die zwischen den ersten Knoten (A) und jeweils eine der Ausgangsklemmen (Ami, Am2, Amk) geschaltet sind.

19. Analog-Digital-Wandler nach Anspruch 18, d a d u r c h g e k e n n z e i c h n e t, dass die Fla- chenverhaltnisse der zweiten Transistoren (Tml, Tm2, Tmk) zu dem ersten Transistor (T) jeweils verscnieden sind.

20. Analog-Digital-Wandler nach einem der vorangehenden An- spruche, d a d u r c h g e k e n n z e i c h n e t, dass em zweiter Komparator (K2) vorgesehen ist, der mit einer ersten Eingangsklemme an eine zweite Klemme eines Spannungsteilers (Rl, R2, R3 ) angeschlossen ist, der mit einer zweiten Emgangs- klemme an den Knoten (N) angeschlossen ist und der mit einer Ausgangsklemme (Ak2) an eine zweite Eingangsklemme (Ez2) des Zahlers (Z) angeschlossen ist.

21. Analog-Digital-Wandler nach einem der vorangehenden An- spruche, d a d u r c h g e k e n n z e i c h n e t, dass em digitales Filter (FR) der Ausgangsklemme (Akl, Ak2 ) des ersten und/oder zweiten Komparators (Kl; K2 ) nachgeschaltet ist.

22. Analog-Digital-Wandler nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass eine weitere Kapazität (C0) zwischen den dritten Knoten (N) und Bezugspotential (M) geschaltet ist.

23. Verfahren zur Analog-Digital-Wandlung, das folgende Ver- fahrensschritte aufweist:

- Bereitstellen eines Analog-Digital-Wandlers mit folgenden Merkmalen: — einer Meßanordnung (MA) zur Messung eines zwischen einem ersten und zweiten Knoten (A, B) anliegenden Analogsignals (I) mit wenigstens einer Ausgangsklemme (Am; Ami, Am2, Amk), an der em Meßsignal (I_M) abgreifbar ist, das einem Knoten (N) zufuhrbar ist;

-- einer Ladungsspeicheranordnung (CB) , der von dem Knoten (N) eine Ladung zufuhrbar und die mittels einer ersten Klemme an em Bezugspotential angeschlossen ist;

-- einem Komparator (Kl) mit einer ersten Eingangsklemme, die an den Knoten (N) angeschlossen ist, mit einer zweiten Eingangsklemme, die an eine erste Klemme eines Spannungsteilers (Rl, R2; Rl, R2, R3) angeschlossen ist, und mit einer Aus- gangsklemme (Akl);

— einem an die Ausgangsklemme (Akl) des Komparators (Kl) angeschlossenen Zahler (Z) ;

-- wenigstens em an den Knoten (N) angeschlossenes Schaltmittel (SMl, SM2, SM3) zur Beeinflussung eines Ladungsflusses auf den Knoten (N) und/oder von dem Knoten (N) , wobei das Schaltmittel (SV) abhangig von einem Zahlerstand des Zahlers ansteuerbar ist;

- Ansteuern des Schaltmittels (SMl, SM2, SM3) abhangig von dem Zahlerstand derart, daß die Ladungsspeicheranordnung (BC) für eine vorgegebene Zeitdauer mit einem von dem Meßsignal (I_M, I I I 2, I_M3) abhangigen Strom geladen wird;

- Vergleich einer nach der vorgegebenen Zeitdauer über der Ladungsspeicheranordnung (BC) anliegenden Spannung (Vbc) mit einer Referenzspannung (Vref) ;

- Verandern eines Zahlerstandes des Zahlers (Z) abhangig von dem Vergleichsergebnis.

24. Verfahren nach Anspruch 23, d a d u r c h g e k e n n z e i c h n e t, dass die La- αungsspeicheranordnung (BC) wenigstens zwei Kapazitäten (Cl, C2, Cn) aufweist, die mit einer ersten Klemme an Bezugspoten- tial (M) angeschlossen sind und daß das Schaltmittel (Tel,

Tc2, Tcn) Schalter (Tel, Tc2, Tcn) mit Laststrecken und Steu- eranschlussen aufweist, wobei die Laststrecken jeweils zwischen die zweiten Klemmen der Kapazitäten (Cl, C2, Cn) und den dritten Knoten (N) geschaltet sind, und wobei die Steuer- anschlusse an Ausgangsklemmen (Azl, Az2, Azn) des Zahlers (Z) angeschlossen sind.

25. Verfahren nach Anspruch 24, d a d u r c h g e k e n n z e i c h n e t, dass die Kapazi- taten (Cl, C2, Cn) unterschiedliche Kapazitatswerte aufweisen und daß abhangig von dem Zahlerstand die wirksame Kapazität der Ladungsspeicheranordnung (BC) durch Hinzuschalten oder Abschalten von Kapazitäten (Cl, C2, Cn) verändert wird.

26. Verfahren nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Meßanordnung wenigstens zwei Ausgangsklemmen (Ami, Am2, Amk) aufweist, an denen Meßsignale abgreifbar sind, die m unterschiedlichen Verhaltnissen zu dem Analogsignal stehen, und daß das Schaltmittel (SM2) Schalter (Tsl, Ts2, Tsk) mit Laststrecken und Steueranschlussen aufweist, wobei die Laststrek- ken jeweils zwischen die Ausgangsklemmen (Ami, Am2, Amk) und den Knoten (N) geschaltet sind, und wobei die Steueranschlusse abhangig von dem Zahlerstand des Zahlers (Z) ansteuerbar sind.

27. Verfahren nach Anspruch 26, d a d u r c h g e k e n n z e i c h n e t, dass mit zunehmendem Zahlerstand des Zahlers (Z) die Ausgangsklemmen (Ami, Am2, Amk) über das Schaltmittel (SM3) mit dem dritten Knoten (N) verbunden werden, für die das Verhältnis zwischen Meßsignal (I_M, IMI/ IM2, I_M3) und Analogsignal (I) geringer wird.

28. Verfahren nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass Zeitdauern der Ansteuerung der Schaltmittel (SMl, SM2, SM3) abhangig von dem Zahlerstand des Zahlers (Z) sind.

29. Verfahren nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass em Schalter (Tk) zwischen den dritten Knoten (N) und Bezugspotential (M) geschaltet ist und daß die Ladungsspeicheranordnung (BC) nach Maßgabe eines Taktsignals (TA) m regelmäßigen Zeitabstanden über den Schalter (Tk) entladen wird.

30. Verfahren nach Anspruch 23, d a d u r c h g e k e n n z e i c h n e t, dass das Schaltmittel (SM3) zwischen den dritten Knoten (N) und Bezugspotential (M) geschaltet ist und daß das Schaltmittel (SM3) einen Schalter (T3) aufweist, der für Zeitdauern, die vom Zahlerstand des Zahlers (Z) abhangig sind geöffnet wird.

31. Verfahren nach Anspruch 30, d a d u r c h g e k e n n z e i c h n e t, dass die Zeitdauern, wahrend der der Schalter (T3) geöffnet wird mit zunehmendem Zahlerstand des Zahlers kurzer werden.

32. Verwendung des AD-Wandlers nach den Ansprüchen I bis 22 in einem kontaktlosen Chipkartensystem.

33. Verwendung des Verfahrens nach den Ansprüchen 23 bis 31 in einem kontaktlosen Chipkartensystem.