DE19860501A1 - Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung - Google Patents
Herstellverfahren für einen Kondensator in einer integrierten SpeicherschaltungInfo
- Publication number
- DE19860501A1 DE19860501A1 DE19860501A DE19860501A DE19860501A1 DE 19860501 A1 DE19860501 A1 DE 19860501A1 DE 19860501 A DE19860501 A DE 19860501A DE 19860501 A DE19860501 A DE 19860501A DE 19860501 A1 DE19860501 A1 DE 19860501A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- layers
- capacitor
- layer sequence
- support structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Das Herstellungsverfahren sieht vor, auf einem planaren Träger zunächst eine leitende erste Schicht (4) und darauf eine erhabene Struktur, bspw. einen sublithographischen Spacer, zu bilden. Darauf wird konform eine alternierende Schichtenfolge aus einem leitenden ersten Material und einem selektiv dazu ätzbaren zweiten Material aufgebracht. Durch eine anisotrope Ätzung oder durch einen CMP-Schritt wird der Querschnitt der Schichtenfolge an der Oberfläche frei gelegt. Nachdem Flanken der Schichtenfolge mit einer Stützstruktur versehen sind, kann von dieser Oberfläche ausgehend das zweite Material herausgeätzt werden. Mit dem Verfahren kann auch eine Speicherschaltung mit einem hoch-epsilon-dielektrischen oder ferroelektrischen Kondensator hergestellt werden.
Description
In einer Vielzahl von integrierten Halbleiterschaltungen wer
den Kondensatoren benötigt, beispielsweise in DRAM-Schaltun
gen oder A/D-Wandlern. Dabei stellt sich in vielen Fällen das
Problem, eine möglichst hohe oder für die Anforderungen aus
reichende Kapazität mit minimalem Platzbedarf zu realisieren.
Dieses Problem ist besonders gravierend bei DRAM-Schaltungen,
bei denen jede Speicherzelle einen Speicherkondensator und
einen Auswahltransistor aufweist, wobei die für eine Spei
cherzelle zur Verfügung stehende Fläche fortlaufend reduziert
wird. Gleichzeitig muß zur sicheren Speicherung der Ladung
und Unterscheidbarkeit der auszulesenden Information eine ge
wisse Mindestkapazität des Speicherkondensators erhalten
bleiben. Diese Mindestkapazität wird derzeit bei 25 fF gese
hen.
Zur Realisierung maximaler Kapazität des Speicherkondensators
bei vorgegebenem Platzbedarf sind unter anderem Grabenkonden
satoren bekannt, bei denen die Kondensatorelektroden entlang
den Seitenwänden eines im Substrat befindlichen Grabens ange
ordnet sind.
Ein anderes Zellkonzept ist die sogenannte stacked-capacitor-
Zelle, bei der der Kondensator als Stapelkondensator oberhalb
des zugehörigen Auswahltransistors und meist auch oberhalb
der Bitleitung angeordnet ist. Dadurch kann die gesamte
Grundfläche der Zelle für den Kondensator genutzt werden, es
ist lediglich eine ausreichende Isolation zum benachbarten
Speicherkondensator sicherzustellen. Dieses Konzept hat den
Vorteil, daß es weitgehend mit einem Logikprozeß kompatibel
ist.
Aus EP 415 530 B1 ist eine Speicherzellenanordnung mit einem
Stapelkondensator bekannt. Der Stapelkondensator umfaßt eine
Polysiliziumstruktur mit mehreren, im wesentlichen parallel
übereinander angeordneten Polysiliziumschichten, die über
eine seitliche Stütze miteinander verbunden sind. Diese kühl
rippenartig angeordneten Schichten führen zu einer deutlichen
Vergrößerung der Oberfläche der Polysiliziumstruktur gegen
über der Projektion der Polysiliziumstruktur auf die Sub
stratoberfläche. Die Polysiliziumstruktur wird durch alter
nierende Abscheidung von Polysiliziumschichten und selektiv
dazu ätzbaren Siliziumoxid- bzw. Kohlenstoffschichten auf der
Oberfläche des Substrats, Strukturierung dieser Schichten,
Erzeugung von Flankenbedeckungen (Spacer aus Polysilizium) an
mindestens einer Flanke der Schichtstruktur und selektives
Herausätzen der Siliziumoxid- bzw. Kohlenstoffschichten ge
bildet. Die Polysiliziumstrukturen sind dabei arsendotiert.
Anschließend wird durch thermische Oxidation Siliziumoxid als
Kondensatordielektrikum gebildet, auf dem eine Zellplatte aus
dotiertem Polysilizium abgeschieden wird.
In EP 779 656 A2 ist ein weiteres Herstellverfahren für einen
derartigen mehrschichtigen Stapelkondenstor (sog.
fin-stacked-Kondensator) beschrieben. Dabei wird eine Schicht
struktur aus alternierenden p+/p--dotierten Siliziumschichten
erzeugt. Durch Ätzen einer Öffnung bis auf das unterliegende
Substrat wird jede Schichtstruktur in zwei getrennte
Teilbereiche geteilt, aus jedem Teilbereich wird ein Konden
sator gebildet, der dann an jeweils drei Flanken eine Stütz
struktur besitzt.
Aus DE 197 07 977.6 A1 ist ein Herstellverfahren für einen
fin-stacked-Kondensator bekannt, bei dem die Schichtstruktur
aus Polysilizium und germaniumhaltigen Schichten gebildet
wird. Die germaniumhaltigen Schichten werden nach Bildung ei
ner geeigneten Stützstruktur selektiv zu den Polysilizium-
Schichten entfernt.
Ein anderer Ansatzpunkt zur Erhöhung der Kapazität ist der
Einsatz eines Kondensatordielektrikums mit hoher Dielektrizi
tätskonstante. Zu diesen sogenannten Hoch-ε-Dielektrika gehö
ren u. a. BST (Barium-Strontium-Titanat), Strontium-Titanat
(ST) und ähnliche keramische Oxide. In dieser Substanzklasse
finden sich auch Stoffe mit ferroelektrischen Eigenschaften,
u. a. PZT (Bei-Zirkonium-Titanat) oder SBT (Strontium-Wismut-
Tantalat). Ein Kondensator mit einem ferroelektrischen Di
elektrikum bietet den Vorteil, daß er bei Ausfall der Versor
gungsspannung nicht seine Information verliert und daß er
ferner im Betrieb nicht wegen eines Restleckstroms ständig
neu ausgelesen und beschrieben werden muß (sog. Refresh). Aus
diesem Grund finden Speicherschaltungen mit ferroelektrischen
Kondensatoren, die also nichtflüchtige Speicher darstellen
(FRAMs), zunehmend Interesse.
Nachteilig bei dieser Substanzklasse ist ihre eingeschränkte
Kompatibilität mit üblichen Herstellverfahren in der Halblei
tertechnologie. Beispielsweise erfordert ihre Herstellung
hohe Temperaturen in einer sauerstoffhaltigen Atmosphäre, so
daß für die Kondensatorelektroden insbesondere leitende edel
metallhaltige Materialien eingesetzt werden. Diese sind sau
erstoffdurchlässig, was zur Folge hat, daß während der Her
stellung des Kondensatordielektrikums tieferliegende Struktu
ren oxidiert werden und ein ausreichender Kontakt zwischen
erster Elektrode und dem Auswahltransistor nicht gewährlei
stet ist. Daher ist eine Barriere unterhalb des Kondensator
dielektrikums, insbesondere unterhalb der unteren Kondensator
elektrode, notwendig, die eine Sauerstoffdiffusion unter
drückt.
In der DE 196 40 448 ist eine derartige Speicherzelle be
schrieben, bei der die Barriere zwischen der ersten Elektrode
und der Anschlußstruktur zum Auswahltransistor ganzflächig
durch eine Nitridation erzeugt wird. In der DE-OS (96 P 2189)
ist ein Kondensator mit einem hoch-ε-dielektrischen oder fer
roelektrischen Kondensatordielektrikum beschrieben, bei dem
die erste Elektrode aus einem Elektrodenkern und einer demge
genüber dünnen edelmetallhaltigen Schicht besteht, und bei
dem der Elektrodenkern aus dem Material der Anschlußstruktur
oder der Oxidationsbarriere besteht. Allen diesen Kondensato
ren mit einem hoch-ε-dielektrischen oder ferroelektrischen
Kondensatordielektrikum ist gemeinsam, daß eine im Prinzip
planare Anordnung der ersten Elektrode vorgesehen ist.
Aufgabe der vorliegenden Erfindung ist es, ein weiteres Her
stellverfahren für einen Kondensator insbesondere in einer
DRAM- oder FRAM-Schaltung anzugeben. Es soll vor allem eine
hohe Integrationsdichte ermöglichen, einfach durchführbar
sein und sich durch eine große Prozeßsicherheit auszeichnen.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des
Patentanspruchs 1 gelöst.
Bei der Erfindung werden zunächst auf einem Träger mit im we
sentlichen planarer Oberfläche, der eine Isolationsschicht
mit einem darin eingebetteten Anschluß enthalten kann, eine
erste Schicht aus einem leitenden ersten Material und darauf
eine erhabene Struktur erzeugt. Die erhabene Struktur kann
aus dem ersten Material oder aus einem weiteren Material, das
selektiv ätzbar zum ersten Material ist, bestehen und kann
bspw. in Form eines Spacers gebildet sein. Auf der Hilfs
schicht wird dann eine Schichtenfolge erzeugt, die jeweils
alternierend eine Schicht aus dem ersten Material und eine
Schicht aus einem zweiten Material aufweist, wobei das Mate
rial der untersten Schicht dieser Schichtenfolge vom Material
der erhabenen Struktur verschieden ist. Das weitere Material
ist vorzugsweise mit dem zweiten Material identisch.
Die Schichtenfolge wird im wesentlichen konform aufgebracht,
so daß sie die erhabene Struktur allseits, d. h. an ihrer obe
ren Oberfläche und an ihren Seitenwänden, bedeckt. Das bedeu
tet, daß jede Schicht der Schichtenfolge einen oberen hori
zontalen Abschnitt (oberhalb der erhabenen Struktur), einen
unteren horizontalen Abschnitt (auf der ersten Schicht) und
einen dazwischen liegenden vertikalen Abschnitt (an der Sei
tenwand der erhabenen Struktur) aufweist. Selbstverständlich
fallen unter die Begriffe "horizontal" und "vertikal" auch
Orientierungen, die nur im wesentlichen horizontal bzw. ver
tikal zur Trägeroberfläche sind.
Dann wird die Schichtenfolge oberhalb der erhabenen Struktur
entfernt, so daß von jeder Schicht der Schichtenfolge eine
Oberfläche frei liegt. Dabei wird vorzugsweise auch die obere
Oberfläche der erhabenen Struktur freigelegt; dies ist not
wendig, wenn die erhabene Struktur aus dem zweiten Material
und die unterste Schicht der Schichtenfolge aus dem ersten
Material besteht. Die Schichtenfolge und die erste Schicht
werden im Bereich ihrer unteren horizontalen Abschnitte bis
hinunter zum Träger entsprechend der gewünschten Kondensator
größe strukturiert, so daß eine Schichtstruktur mit Flanken
gebildet wird. An diesen seitlichen Flanken, an denen eben
falls eine Oberfläche der Schichten frei liegt, wird dann
eine Stützstruktur aus einem leitenden Material gebildet, die
die Flanken bedeckt.
Anschließend werden mit einer zum ersten Material und zur
Stützstruktur selektiven Ätzung die Schichten aus dem zweiten
Material, ggf. also auch die erhabene Struktur, entfernt. Es
wird ein Ätzprozess mit einer isotropen Komponente einge
setzt, so daß nur die Schichten aus dem ersten Material und
die Stützstruktur stehen bleiben und die erste Kondensator
elektrode bilden. Die freiliegenden Oberflächen der Schichten
aus dem ersten Material (einschließlich der ersten Schicht
und ggf. der erhabenen Struktur) und der Stützstruktur werden
mit einem Kondensatordielektrikum versehen. An der Oberfläche
des Kondensatordielektrikums wird eine zweite Elektrode
gebildet.
Die so gebildete erste Kondensatorelektrode besitzt Lamellen,
die eine gefaltete Form aufweisen und daher eine deutlich
vergrößerte Oberfläche besitzen. Je nach Material der erhabe
nen Struktur sind diese Lamellen um ein zentrales Loch oder
um die zentrale erhabene Struktur herum angeordnet.
Dabei wird eine hohe Stabilität beim Herausätzen des zweiten
Materials sichergestellt, da die Stützstruktur an allen
außenliegenden Flanken der Schichtstruktur gebildet ist. Die
Schichten aus dem ersten Material können daher sehr dünn
sein, beispielsweise 20 bis 50 nm. Ein wesentlicher Vorteil
des Verfahrens ist, daß zum Herausätzen des zweiten Materials
keine Öffnung in die Schichtstruktur geätzt werden muß, die
die Integrationsdichte verringert.
Die erste Schicht gewährleistet den elektrischen Kontakt im
Fall einer im Träger angeordneten Anschlußstruktur und bietet
außerdem einen sicheren Ätzstopp, also eine erhöhte Prozeßsi
cherheit.
Die Schichten aus dem ersten Material und die Stützstruktur
können aus p+-dotiertem Silizium mit einer Dotierstoffkonzen
tration < 1020 cm-3 und die Schichten aus dem zweiten Material
können aus p--dotiertem Silizium mit einer Dotierstoffkonzen
tration < 1019 cm-3 gebildet werden. Aus H. Seidel et al. Jour
nal Electrochemical Society Vol. 137 (1990) Seite 3626 ff.
ist bekannt, daß p--dotiertes Silizium selektiv zu p+-dotier
tem Silizium ätzbar ist. Zwischen Silizium mit einer Bordo
tierung < 1020 cm-3 und Silizium mit einer Bordotierung < 1019 cm-3
werden Ätzratenunterschiede bis zu einem Faktor 1000 er
zielt.
p+-dotiertes Silizium und p--dotiertes Silizium können in
demselben Reaktor abgeschieden werden. Dadurch kann die
Schichtenfolge ohne Anlagenwechsel nur durch Umschalten der
Prozeßparameter realisiert werden. Dies bedeutet eine deutli
che Prozeßvereinfachung.
In einer anderen Ausführungsform können die Schichten aus dem
ersten Material aus dotiertem Silizium und die Schichten aus
dem zweiten Material aus einem germaniumhaltigen Material,
beispielsweise aus reinem Germanium oder aus Germanium und
Silizium, gebildet werden. Werden die Schichten aus Germanium
und Silizium gebildet, so liegt der Germaniumanteil vorzugs
weise zwischen 10% und 100%. Der Siliziumanteil liegt zwi
schen 0% und 90%. Die germaniumhaltigen Schichten können so
wohl dotiert als auch undotiert abgeschieden werden.
Die genannten germaniumhaltigen Schichten lassen sich naßche
misch mit guter Selektivität zu Silizium ätzen. Bei Verwen
dung einer Ätzmischung, die HF, H2O2 und CH3COOH enthält, be
trägt die Selektivität der Ätzung zu Silizium 1 : 30 bis
1 : 1000. Bei dieser Ätzung beträgt die Selektivität zu Sili
ziumoxid und Siliziumnitrid etwa 1 : 30 bis 1 : 1000.
Mit Cholin lassen sich Siliziumschichten selektiv zu Germa
nium ätzen.
Da die Diffusionskoeffizienten von Germanium in Silizium und
von Silizium in Germanium äußerst gering sind, bleibt die
Schichtenfolgen auch bei prozeßbedingten Temperaturbelastun
gen von beispielsweise 800°C unverändert erhalten.
Vorzugsweise werden die Schichten aus dotiertem Silizium in
einem CVD-Prozeß unter Verwendung von Silan als Prozeßgas im
Temperaturbereich zwischen 400 und 600°C bei einem Druck zwi
schen 10 und 400 Tor und einem Silanfluß von 30 bis 300 sccm
mit Abscheiderraten von 10 bis 100 nm pro Minute gebildet.
Die germaniumhaltigen Schichten werden vorzugsweise durch
CVD-Abscheidung unter Verwendung von German bzw. German und
Disilan im Prozeßgas bei einer Temperatur zwischen 400 und
600°C und einem Druck zwischen 10 und 400 Tor gebildet, wobei
der German-Fluß und ggf. der Disilanfluß zwischen 30 und 300
sccm eingestellt wird und die Abscheiderate zwischen 10 und
100 nm pro Minute liegt.
Die dotierten Siliziumschichten werden vorzugsweise in situ
dotiert abgeschieden. Dazu wird der Abscheidung ein Dotier
gas, z. B. Arsin, Phosphin oder Diboran zugeführt. Die Schich
ten aus dotiertem Silizium und die Stützstruktur können so
wohl aus n-dotiertem als auch aus p-dotiertem Silizium ge
bildet werden. Die Schichten aus dotiertem Silizium können
sowohl polykristallin als auch kristallin oder amorph sein.
Dotiertes Silizium und germaniumhaltige Schichten können in
demselben Reaktor abgeschieden werden. Dadurch kann die
Schichtenfolge ohne Anlagenwechsel nur durch Umschalten der
Prozeßparameter realisiert werden.
In Anwendungen, in denen die Stützstruktur und die Schichten
aus dotiertem Silizium, also die erste Kondensatorelektrode,
mit einem Gebiet im Substrat elektrisch verbunden werden sol
len, ist es vorteilhaft, die Dotierung der Stützstruktur und
der Schichten aus dotiertem Silizium entsprechend der Dotie
rung des genannten Substratgebietes zu wählen, um die Bildung
eines pn-Übergangs zu vermeiden. Die erste Kondensatorelek
trode kann dann direkt mit dem Substratgebiet verbunden wer
den, ohne daß ein anderes leitendes Material zwischen diesen
Strukturen gebildet werden muß.
Die Entfernung der Schichtenfolge oberhalb der erhabenen
Struktur kann durch einen anisotropen Ätzprozess bis zur Trä
geroberfläche erfolgen. Damit wird gleichzeitig die Struktu
rierung der Schichtenfolge auf die gewünschte Kondensator
größe erreicht, ohne daß eine Fototechnik benötigt wird. Da
durch ist diese Variante besonders einfach.
Alternativ kann zur Entfernung der Schichtenfolge oberhalb
der erhabenen Struktur ein Schleifverfahren (chemical mecha
nical polishing, CMP) eingesetzt werden, wobei zuvor mit ei
ner planarisierenden Hilfsschicht der Bereich über dem unte
ren horizontalen Abschnitt der Schichtenfolge etwa bis zum
Niveau des oberen horizontalen Abschnitts aufgefüllt wird.
Die Strukturierung auf die gewünschte Kondensatorgröße er
folgt dann mithilfe einer Fototechnik und einer anisotropen
Ätzung. Als Hilfsschicht kann insbesondere Polysilizium oder
Siliziumoxid verwendet werden.
Unter der ersten Schicht kann eine vom Trägermaterial ver
schiedene Ätzstopschicht vorgesehen werden. Dies ist beson
ders dann vorteilhaft, wenn die erwähnte Hilfsschicht aus
Oxid besteht, dessen Reste nach der Strukturierung der
Schichtenfolge auf Kondensatorgröße entfernt werden müssen.
Eine bspw. aus Nitrid bestehende Ätzstopschicht verhindert
dann ein ungewolltes Ätzen des Trägers bzw. ein Unterätzen
des Kondensators.
Für die Herstellung der Stützstruktur können Verfahren einge
setzt werden, wir sie beispielsweise in EP 0779 656 A2 oder
in DE 197 07 977.6 beschrieben sind.
Bei der Herstellung des Kondensators als Speicherkondensator
für eine dynamische Speicherzellenanordnung erfolgt die Her
stellung des Kondensators vorzugsweise als Stapelkondensator.
In diesem Fall umfaßt das Substrat ein Halbleitersubstrat mit
Auswahltransistoren, Bitleitungen, Wortleitungen und einer
isolierenden Schicht, auf deren Oberfläche die Schichtenfolge
aufgebracht wird. Vorzugsweise wird die isolierende Schicht
durch chemisch-mechanisches Polieren planarisiert, so daß
die Schichtenfolge auf einer im wesentlichen planaren Ober
fläche gebildet wird.
Mit dem Verfahren kann auch ein hoch-ε-dielektrischer oder
ferroelektrischer Kondensator hergestellt werden. Als Mate
rial für die erste Elektrode ist dann insbesondere Platin,
aber auch Rutheniumoxid und andere edelmetallhaltige Materia
lien geeignet, die für den Einsatz in einem hoch-ε- oder fer
roelektrischen Kondensator bekannt sind. Die zweite Elektrode
besteht vorzugsweise aus demselben Material wie die erste,
kann aber auch aus einem anderen geeigneten Material,
beispielsweise W oder TiN oder einem anderen Metall, gebildet
werden. Die zweite Elektrode des Kondensators ist von der er
sten Elektrode durch ein hoch-ε-Dielektrikum oder Ferroelek
trikum getrennt. Wenn ein derartiger Kondensator über eine im
Träger angeordnete Anschlußstruktur angeschlossen wird, umfaßt
diese Anschlußstruktur eine Sauerstoffbarriere.
Die Schichtenfolge kann aus Pt- und Al-Schichten bestehen und
kann mittels CVD oder Sputtern aufgebracht werden. Diese
Schichtenfolge ist anisotrop ätzbar mit einem RIE-Verfahren
unter Einsatz von Cl2, Ar, SiCl4 oder PCl3. Die selektive
isotrope Ätzung von Al erfolgt vorzugsweise mit H3PO4/HNO3/H2O
oder HCl, dabei liegt das Ätzratenverhältnis bei mindestens
1 : 100. Alternativ kann auch Ti als zweites Material verwendet
werden, es kann selektiv und isotrop mit NH4OH/H2O2 geätzt
werden. Die Selektivität zu einer aus Siliziumoxid bestehen
den Trägeroberfläche liegt bei mindestens 1 : 100.
Die Erfindung wird im folgenden anhand der Figuren und der
Ausführungsbeispiele näher erläutert.
Fig. 1 bis 6 zeigt einen Querschnitt durch ein Substrat, an
dem ein erstes Ausführungsbeispiel des Verfahrens anhand ei
ner DRAM-Speicherzelle verdeutlicht wird,
Fig. 7 bis 11 zeigt entsprechend ein zweites Ausführungsbei
spiel.
Fig. 12 bis 15 zeigt entsprechend ein drittes Ausführungsbei
spiel.
Fig. 1: Auf ein Substrat 1 wird eine isolierende Schicht 2
aufgebracht. Das Substrat 1 ist z. B. ein Halbleitersubstrat,
insbesondere eine monokristalline Siliziumscheibe, das Aus
wahltransistoren mit Wortleitungen und Bitleitungen umfaßt.
Die isolierende Schicht wird z. B. aus Siliziumoxid gebildet
und planarisiert. In der isolierenden Schicht 2 werden Kon
taktlöcher 3 geöffnet und mit elektrisch leitfähigem Mate
rial, z. B. mit dotiertem Polysilizium, Wolfram, Tantal, Ti
tan, Titan-Nitrid oder Wolfram-Silizid aufgefüllt. Die Kon
taktlöcher 3 werden so angeordnet, daß sie jeweils auf ein
Source-/Draingebiet eines Auswahltransistors im Substrat 1
reichen (in Fig. 6 dargestellt). Auf die Oberfläche der iso
lierenden Schicht 2 wird eine erste Schicht 4 aus einem lei
tenden ersten Material, beispielsweise aus p+-dotiertem Po
lysilizium mit einer Dotierstoffkonzentration von etwa 5 × 1020 cm-3
in einer Schichtdicke von 20 nm aufgebracht. An
schließend wird eine erhabene Struktur 5 auf der ersten
Schicht 4 gebildet, die in diesem Beispiel aus dem ersten Ma
terial besteht und deren Grundfläche über dem Anschluß 3 an
geordnet ist. Dazu kann eine dicke Schicht des ersten Mate
rials abgeschieden und mithilfe eine Fototechnik strukturiert
werden, bspw. kann nur eine Abscheidung zur Herstellung der
ersten Schicht und der erhabenen Struktur erfolgen. Es kann
aber auch eine sublithographische erhabene Struktur gebildet
werden, z. B. indem die erhabene Struktur als Spacer an der
Kante einer (nicht dargestellten) Hilfsstruktur erzeugt wird.
Die genaue Form der erhabenen Struktur ist unkritisch, sie
muß sich nur deutlich genug über die weitgehend ebene Ober
fläche der ersten Schicht erheben. Dann wird konform eine
Schichtenfolge 6 abgeschieden, die jeweils alternierend eine
Schicht 6 1 aus dem ersten Material und eine Schicht 6 2 aus
einem zweiten Material aufweist. Die unterste Schicht der
Schichtenfolge besteht dabei aus dem zweiten Material. Das
zweite Material ist beispielsweise p--dotiertes Polysilizium
mit einer Dotierstoffkonzentration von 1 × 1019 cm-3, die
Schichtdicke beträgt 20 nm. Alternativ können die erste
Schicht 4 und die Schichten 6 1 aus dem ersten Material do
tierte Siliziumschichten und die Schichten 6 2 aus dem zweiten
Material germaniumhaltige Schichten sein. Die Schichten aus
dotiertem Silizium 4, 6 1 können dann sowohl p+- als auch
n+-dotiert sein.
Die oberste Schicht der Schichtenfolge besteht aus dem zwei
ten Material.
Fig. 2: Über die Schichtenfolge wird eine Hilfsschicht 7 aus
Polysilizium abgeschieden, so daß die Oberfläche mindestens
bis zum Niveau der obersten Schicht der Schichtenfolge auf
der erhabenen Struktur aufgefüllt ist. Mittels CMP oder eines
anderen geeigneten Planarisierungsverfahrens wird die Ober
fläche auf die Höhe der erhabenen Struktur planarisiert, wo
durch an der Oberfläche der Querschnitt der alternierenden
Schichtenfolge 6 frei liegt. Mit anderen Worten, es liegt je
weils eine Oberfläche der vertikalen Abschnitte der Schichten
und hier auch der erhabenen Struktur frei.
Fig. 3: Anschließend wird aus der Schichtenfolge 6 durch
anisotropes Ätzen unter Verwendung einer Maske eine Schicht
struktur gebildet, deren laterales Ausmaß dem herzustellenden
Kondensator (bzw. den Kondensatorlamellen) entspricht. Die
verwendete (nicht dargestellte) Maske überdeckt den oberen
horizontalen Abschnitt und den vertikalen Abschnitt der
Schichtstruktur ganz und den unteren horizontalen Abschnitt
höchstens zu einem geringen Teil. Auch die erste Schicht 4
wird dabei bis zur Trägeroberfläche geätzt. Der Querschnitt
der Schichtenfolge liegt danach auch seitlich frei. Das ani
sotrope Ätzen kann bei beiden erläuterten Beispielen für die
Schichtenfolge mit CF4 und SF6 erfolgen.
Fig. 4: Anschließend wird die Schichtstruktur mit einem leit
fähigen Material niedriger Ätzrate, insbesondere mit p+-do
tiertem Silizium 8, ganzflächig überwachsen.
Fig. 5: Durch einen anisotropen Rückätzschritt wird dann ein
leitfähiger Spacer an der Flanke der Schichtstruktur gebil
det, der die Schichten mechanisch und elektrisch verbindet
und eine Stützstruktur 8' bildet.
Durch eine zum ersten Material und zur isolierenden Schicht 2
selektive Ätzung werden anschließend die verbleibenden Teile
der Schichten aus dem zweiten Material 6 2 entfernt. Der Ätz
angriff erfolgt von der horizontalen freiliegenden Oberfläche
(s. Fig. 2) aus, die Herstellung einer (i. a. lithographisch
definierten und damit nicht beliebig kleinen) Öffnung für den
Ätzangriff ist also nicht erforderlich. Vorzugsweise gleich
zeitig werden eventuelle Reste der Hilfsschicht 7 entfernt.
Im Fall von p--dotierten Siliziumschichten 6 2 erfolgt die se
lektive Ätzung z. B. in einer alkalischen Ätzlösung, die Ethy
lendiamin, Brenzcatechin, Pyrazin und Wasser enthält. Im Fall
von germaniumhaltigen Schichten 6 2 erfolgt die Ätzung z. B.
naßchemisch mit einer Ätzmischung, die HF, H2O2 und CH3 COOH
enthält. Vorzugsweise liegt die Konzentration der Lösung in
folgendem Bereich: 1 Teil HF, 200 Teile H2O2, 300 Teile CH3
COOH.
Fig. 6: Die Oberfläche der Schichten aus dotiertem Silizium
6 1 und der Stützstruktur 7 wird mit einem Kondensatordielek
trikum 9 versehen. Das Kondensatordielektrikum 9 wird z. B.
aus einer nachoxidierten Siliziumnitridschicht gebildet.
Durch Abscheidung einer in situ dotierten Polysiliziumschicht
wird anschließend eine Gegenelektrode 10 gebildet. Die Ge
genelektrode 10 kann - unabhängig von dem Material der ersten
Elektrode - aus einer p+- oder n+-dotierten Polysilizium
schicht (Dotierung jeweils beispielsweise 5 × 1020 cm-3) oder
aus einer germaniumhaltigen Schicht bestehen.
In dieser Figur ist außerdem dargestellt, wie der Kondensator
in eine DRAM-Speicherzelle integriert ist. Im dargestellten
Schnitt sind im Substrat 1 Auswahltransistoren angedeutet.
Die Schichten aus dotiertem Silizium 6 1 und die damit verbun
dene Stützstruktur 7 bilden jeweils eine erste Elektrode
(Speicherknoten) für einen Speicherkondensator. Diese erste
Elektrode ist über den darunter angeordneten Kontakt 3 mit
einem Source-/Drain-Gebiet 11 eines Auswahltransistors ver
bunden. Das andere Source-/Draingebiet 12 des Auswahltransi
stors ist mit dem entsprechenden Source-/Drain-Gebiet 12 ei
nes benachbarten Auswahltransistors verbunden und ferner über
einen vergrabenen Bitleitungskontakt 14 mit einer vergrabenen
Bitleitung 15 verbunden. Die vergrabene Bitleitung 15 und der
Bitleitungskontakt 14 sind von der isolierenden Schicht 2
umgeben. Zwischen den Source-/Drain-Gebieten 11 und 12 eines
Auswahltransistors sind das Kanalgebiet 16, ein Ga
tedielektrikum (nicht dargestellt) und eine als Wortleitung
17 wirkende Gateelektrode angeordnet. Die Wortleitung 17 und
der Bitleitungskontakt 14 sind jeweils aus dotiertem Polysi
lizium gebildet. Die Bitleitung 15 wird aus dotiertem Polysi
lizium, Wolframsilizid oder Wolfram gebildet. Auf der der
Bitleitung 15 abgewandten Seite des Source-/Drain-Gebietes 11
ist jeweils eine Isolationsstruktur, z. B. ein flacher mit
isolierendem Material gefüllter Graben 18 (Shallow Trench
Isolation) zur Isolation zwischen benachbarten Auswahltransi
storpaaren vorgesehen.
Das zweite Ausführungsbeispiel unterscheidet sich vom ersten
insbesondere durch die Verwendung des zweiten Materials für
die erhabene Struktur 5 und damit zusammenhängende Maßnahmen.
Davon unabhängig ist ein ferroelektrisches Kondensatodielek
trikum vorgesehen. Es werden dieselben Bezugsziffern wie im
ersten Ausführungsbeispiel und den Fig. 1 bis 6 verwendet.
Im folgenden werden nur die Unterschiede zum ersten Ausfüh
rungsbeispiel näher erläutert.
Fig. 7: Das in der isolierenden Schicht angeordnete Kontakt
loch wird in seinem oberen Bereich mit einer Sauerstoffbar
riere 3a bspw. aus Titannitrid gefüllt. In diesem Beispiel
ist auch dargestellt, daß der obere Teil der isolierenden
Schicht im Hinblick auf die spätere Entfernung von Resten der
Hilfsschicht von einer Ätzstopschicht 2a, bspw. Siliziumni
trid, gebildet werden kann. Auf der isolierenden Schicht 2
bzw. 2a werden mit analogen Verfahrensschritten wie vorher
eine erste Schicht 4 aus Platin, eine erhabene Struktur 5 und
eine Schichtenfolge 6 bestehend aus Pt-Schichten und
Al-Schichten erzeugt. Dabei wird die erhabene Struktur aus dem
zweiten Material, also Al, gebildet, und die unterste Schicht
der Schichtenfolge besteht aus dem ersten Material (Pt). Die
oberste Schicht ist eine Schicht aus dem zweiten Material 6 2.
Fig. 8: Die Schichtenfolge 6, die erhabene Schicht 5 und die
erste Schicht 4 werden wie im ersten Ausführungsbeispiel mit
einer Hilfsschicht abgedeckt. Die Oberfläche wird bis zur er
habenen Struktur abgeschliffen, so daß die Schichtenfolge an
der Oberfläche frei liegt.
Fig. 9: Anschließend wird der anisotrope Ätzprozeß durchge
führt, so daß die laterale Ausdehnung des Kondensators defi
niert ist. Geeignete Ätzprozesse sind eingangs angegeben.
Fig. 10: An den seitlichen Flanken wird eine aus Platin be
stehende Stützstruktur 8' analog dem ersten Beispiel gebil
det. Dann wird mit einem selektiven Ätzprozeß das zweite Ma
terial (Aluminium), also auch die erhabene Struktur 5, ent
fernt. Es kann eine Naßätzung mit H3PO4/HNO3/H2O oder HCl ein
gesetzt werden. Die so hergestellte erste Kondensatorelek
trode weist ein zentrales Loch auf, das von gefalteten und an
der Stützstruktur 8' befestigten Lamellen umgeben ist.
Fig. 11: Der Kondensator wird durch die Bildung von Dielek
trikum 9 und Gegenelektrode 10 vervollständigt. Dabei wird
ein Ferroelektrikum 9, bspw. SBT, mit einem bekannten Ver
fahren auf der ersten Elektrode 4, 6 1, 8' aufgebracht. Die in
einer Speicherschaltung im Träger angeordneten Strukturen
entsprechen vorzugsweise den in Fig. 6 gezeigten und sind
hier der Einfachheit halber nicht dargestellt.
Im dritten Ausführungsbeispiel werden die Schichten der
Schichtenfolge gleichzeitig an der horizontalen Oberfläche
und an der Seite freigelegt. Es werden dieselben Bezugszei
chen wie im ersten Beispiel verwendet und nur die Unter
schiede näher erläutert.
Fig. 12: Auf dem Träger werden die erste Schicht 4 und die
erhabene Struktur 5 aus dem ersten Material gebildet. Darauf
wird die Schichtenfolge 6 wie im ersten Beispiel aufgebracht.
Fig. 13: Es wird eine anisotrope Ätzung bis zur Trägerober
fläche durchgeführt, so daß der Querschnitt der alternieren
den Schichtenfolge gleichzeitig horizontal (um die erhabene
Struktur herum) als auch vertikal freiliegt. Auf diese Weise
erfolgt die Strukturierung auf Kondensatorgröße ohne Foto
technik und selbstjustiert zur erhabenen Struktur 5. Außerdem
entfällt die Hilfsschicht 7.
Fig. 14-15: Der weitere Verfahrensablauf ist wie in den
vorherigen Beispielen: Es wird eine Stützstruktur an den
Flanken (vertikalen Oberflächen der Schichten) gebildet, und
die Schichten aus dem zweiten Material werden selektiv ent
fernt. Das Kondensatordielektrikum 9 wird aufgebracht und die
Gegenelektrode 10 wird gebildet.
Claims (10)
1. Herstellverfahren für einen Kondensator in einer inte
grierten Schaltung,
- - bei dem auf einem Träger (2) eine erste Schicht (4) aus einem leitenden ersten Material aufgebracht wird,
- - bei dem auf der ersten Schicht eine erhabene Struktur (5) aus einem ersten leitenden Material oder einem weiteren Material gebildet wird,
- - bei dem darauf eine Schichtenfolge (6) erzeugt wird, die jeweils alternierend eine Schicht (6 1) aus dem ersten Ma terial und eine Schicht (6 2) aus einem zweiten Material aufweist, wobei das Material der untersten Schicht vom Material der erhabenen Struktur verschieden ist,
- - bei dem die Schichtenfolge oberhalb der erhabenen Struk tur (5) so entfernt wird, daß von jeder Schicht der Schichtenfolge eine Oberfläche frei liegt,
- - bei dem die Schichtenfolge (6) und die erste Schicht (4) bis zum Träger (2) so strukturiert werden, daß eine Schichtstruktur mit Flanken gebildet wird,
- - bei dem eine Stützstruktur (8') aus einem leitenden, ins besondere dem ersten Material gebildet wird, die die Flanken der Schichtstruktur bedeckt,
- - bei dem die Schichten (6 2) aus dem zweiten Material se lektiv zum ersten Material, der ersten Schicht (4) und der Stützstruktur (8') entfernt werden,
- - bei dem auf den freiliegenden Oberflächen der Schichten aus dem ersten Material (6 1), der ersten Schicht (4) und der Stützstruktur (8') ein Kondensatordielektrikum (9) gebildet wird,
- - bei dem auf der Oberfläche des Kondensatordielektrikums (9) eine Gegenelektrode (10) gebildet wird.
2. Herstellverfahren nach Anspruch 1, bei dem die erhabene
Struktur (5) aus dem ersten Material besteht und das Kon
densatordielektrikum (9) auf den freiliegenden Oberflächen
der Schichten aus dem ersten Material (6 1), der erhabenen
Struktur und der Stützstruktur (8') erzeugt wird.
3. Herstellverfahren nach Anspruch 1, bei dem die erhabene
Struktur (5) aus einem selektiv zum ersten Material ent
fernbaren Material, insbesondere aus dem zweiten Material
erzeugt wird, bei dem die erhabene Struktur insbesondere
gleichzeitig mit den Schichten aus dem zweiten Material
entfernt wird, und bei dem das Kondensatordielektrikum (9)
auf den freiliegenden Oberflächen der Schichten aus dem er
sten Material (6) und der Stützstruktur (8') erzeugt wird.
4. Herstellverfahren nach einem der Ansprüche 1-3, bei dem
als erstes Material dotiertes Silizium verwendet wird und
das zweite Material germaniumhaltig ist.
5. Herstellverfahren nach einem der Ansprüche 1-3, bei dem
als erstes Material p+-dotiertes Polysilizium und als
zweites Material p--dotiertes Polysilizium oder undotiertes
Polysilizium verwendet wird.
6. Herstellverfahren nach einem der Ansprüche 1-3, bei dem
als erstes Material ein leitfähiges edelmetallhaltiges Ma
terial verwendet wird.
7. Herstellverfahren nach einem der Ansprüche 1 bis 3, bei dem
eine Ätzstopschicht (2a) insbesondere aus Siliziumnitrid
unter der ersten Schicht (4) aufgebracht wird.
8. Herstellverfahren nach einem der Ansprüche 1 bis 4, bei dem
die Stützstruktur (8') aus dem ersten Material gebildet
wird.
9. Herstellverfahren nach einem der Ansprüche 1 bis 5, bei dem
nach der Erzeugung der Schichtenfolge eine Hilfsschicht (7)
aufgebracht wird,
- - bei dem dann ein CMP- oder ein Rückätzprozeß durchgeführt wird, bis jeweils eine Oberfläche der Schichten der Schichtenfolge und der erhabenen Struktur frei liegen,
- - bei dem dann eine Fotomaske erzeugt wird, die diese frei liegende Oberflächen überdeckt,
- - bei dem dann ein Ätzprozeß durchgeführt wird, der die Schichtenfolge zu einer Schichtstruktur mit seitlichen Flanken strukturiert, und
- - bei dem dann die Stützstruktur (8') an den seitlichen Flanken erzeugt wird.
10. Herstellverfahren nach einem der Ansprüche 1 bis 5,
- - bei dem nach der Erzeugung der Schichtenfolge ein an isotroper Ätzprozeß durchgeführt wird, der die Schichten folge zu einer Schichtstruktur mit seitlichen Flanken strukturiert und gleichzeitig jeweils eine weitere Ober fläche der Schichten der Schichtenfolge und der erhabenen Struktur freilegt,
- - bei dem dann die Stützstruktur an den seitlichen Flanken erzeugt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19860501A DE19860501A1 (de) | 1998-12-28 | 1998-12-28 | Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19860501A DE19860501A1 (de) | 1998-12-28 | 1998-12-28 | Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19860501A1 true DE19860501A1 (de) | 2000-07-06 |
Family
ID=7892976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19860501A Withdrawn DE19860501A1 (de) | 1998-12-28 | 1998-12-28 | Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19860501A1 (de) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19720213A1 (de) * | 1996-08-16 | 1998-02-19 | United Microelectronics Corp | Verfahren zur Herstellung einer Halbleiter-Speichervorrichtung |
-
1998
- 1998-12-28 DE DE19860501A patent/DE19860501A1/de not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19720213A1 (de) * | 1996-08-16 | 1998-02-19 | United Microelectronics Corp | Verfahren zur Herstellung einer Halbleiter-Speichervorrichtung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19521489B4 (de) | Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen | |
DE4234676C2 (de) | Verfahren zum Herstellen eines Kondensators | |
DE19941148B4 (de) | Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung | |
DE10002315A1 (de) | Verfahren zum Ausbilden von HSG-Kondensatoren aus ungleichmäßig dotierten amorphen Siliziumschichten und darin ausgebildeten HSG-Kondensatoren | |
DE19543539C1 (de) | Verfahren zur Herstellung einer Speicherzellenanordnung | |
DE19842704C2 (de) | Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform | |
DE69733055T2 (de) | Herstellungsverfahren für DRAM-Stapelkondensator | |
DE10128718B4 (de) | Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor | |
DE10130626B4 (de) | Verfahren zur Herstellung eines Halbleiterspeicherelements mit einem mit einer Kondensatorelektrode verbundenen Anschluss | |
DE19947053C1 (de) | Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung | |
DE19546999C1 (de) | Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung | |
DE19821776C1 (de) | Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung | |
DE10100582A1 (de) | Verfahren zur Herstellung von Grabenkondensatoren für integrierte Halbleiterspeicher | |
DE10045694A1 (de) | Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung | |
EP1125328B1 (de) | Verfahren zur herstellung einer dram-zellenanordnung | |
EP0443439B1 (de) | Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung | |
DE19821777C1 (de) | Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung | |
EP1129482B1 (de) | Verfahren zur Herstellung von einer DRAM-Zellenanordnung | |
EP0756326A1 (de) | Kondensator in einer Halbleiteranordnung und Verfahren zu seiner Herstellung | |
DE19632835C1 (de) | Verfahren zur Herstellung eines Kondensators in einer Halbeiteranordnung | |
EP0925607B1 (de) | Verfahren zur herstellung einer dram-zellenanordnung | |
DE10242877A1 (de) | Halbleitersubstrat sowie darin ausgebildete Halbleiterschaltung und zugehörige Herstellungsverfahren | |
EP0862207A1 (de) | Verfahren zur Herstellung eines DRAM-Grabenkondensators | |
EP0867926A1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
DE19707977C1 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ON | Later submitted papers | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |