DE19856833A1 - Verfahren zur Herstellung eines integrierten Schaltkreises - Google Patents
Verfahren zur Herstellung eines integrierten SchaltkreisesInfo
- Publication number
- DE19856833A1 DE19856833A1 DE19856833A DE19856833A DE19856833A1 DE 19856833 A1 DE19856833 A1 DE 19856833A1 DE 19856833 A DE19856833 A DE 19856833A DE 19856833 A DE19856833 A DE 19856833A DE 19856833 A1 DE19856833 A1 DE 19856833A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor wafer
- adhesive
- substrate
- area
- conductor tracks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
Bei einem Verfahren zur Herstellung eines integrierten Schaltkreises wird ein Halbleiterwafer mit Substratbereichen (12), auf denen integrierte Schaltungen mit Anschlußkontakten (13) ausgebildet sind, mit Leadframes mit Leiterbahnen (16) bestückt. Dazu wird zunächst Kleber (14) auf dem Halbleiterwafer (12) im Bereich der Anschlußkontakte (13) aufgebracht, und zwar mit einem Druckverfahren wie Schablonendruck oder Offsetdruck. Anschließend werden die Leadframes auf die Substratbereiche (12) aufgebracht.
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines
integrierten Schaltkreises sowie einen Halbleiterwaver mit
Substratbereichen, der in einem erfindungsgemäßen Verfahren
verwendbar ist.
Im Stand der Technik sind Verfahren zur Herstellung von inte
grierten Schaltkreisen bekannt, bei denen ein Substratbereich
eines Halbleiterwavers bzw. ein Halbleiterchip mit einem
Leadframe verbunden werden. Im Bezug auf die Lage des Halb
leiterchips zum Leadframe ist es möglich, den Halbleiterchip
entweder so auf dem Leadframe anzuordnen, daß seine unstruk
turierte Rückseite zum Leadframe weist (COL = "Chip on Lead")
oder so, daß seine strukturierte Vorderseite zum Leadframe
weist (LOC = "Lead on Chip"). In allen Fällen wird ange
strebt, eine dauerhafte, mechanische Verbindung zwischen
Halbleiterchip und Leadframe herzustellen, damit Folgepro
zesse wie Wirebonding und Molding fehlerfrei durchlaufen wer
den können. Sowohl beim COL-Prozeß als auch beim LOC-Prozeß
ist es notwendig, daß die Lage von Leadframe und Halbleiter
chip zueinander dauerhaft fixiert ist, damit eine zuverläs
sige Arbeitsweise der integrierten Schaltung über ihre ge
samte vorgesehene Lebensdauer gewährleistet ist.
Die bekannten Techniken weisen den Nachteil auf, daß sie mit
hohem Aufwand durchgeführt werden müssen, wenn zuverlässige
Ergebnisse erreicht werden sollen.
Es ist daher Aufgabe der Erfindung, ein Verfahren zur Her
stellung eines integrierten Schaltkreises bereitzustellen,
mit dem sich zuverlässig arbeitende integrierte Schaltungen
herstellen lassen. Weiterhin soll ein Halbleiterwaver bereit
gestellt werden, der sich in einem solchen verbesserten Ver
fahren verwenden läßt.
Diese Aufgabe wird gemäß der Erfindung durch den Gegenstand
der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltun
gen ergeben sich aus den jeweiligen Unteransprüchen.
Das erfindungsgemäße Verfahren sieht dabei die folgenden
Schritte vor:
- - Vorsehen eines Halbleiterwavers mit Substratbereichen, auf denen integrierte Schaltungen mit Anschlußkontakten aus gebildet sind,
- - Vorsehen von Leadframes mit Leiterbahnen, die so ausge bildet sind, daß bei aufgebrachtem Zustand je eines Leadfra mes auf je einen Substratbereich die Anschlußkontakte im Be reich der Leiterbahnen gelegen sind,
- - Vorsehen von Kleber auf den Leadframes im Bereich der Leiterbahnen und/oder auf dem Halbleiterwaver im Bereich der Anschlußkontakte, und zwar mit einem Druckverfahren wie Scha blonendruck oder Offsetdruck,
- - Aufbringen der Leadframes auf die Substratbereiche.
Die Erfindung beruht auf dem Grundgedanken, daß Kleber mit
einem Druckverfahren auf das Leadframe und/oder auf den Halb
leiterwaver aufgebracht wird. Dabei liegt der Kleber vorzugs
weise im pastöser Form vor. Es können elektrisch leitende,
wärmeleitende oder auch isolierende Kleber beispielsweise auf
Epoxidbasis verwendet werden, die ein Duroplast bilden. Auch
der Einsatz von thermoplastischen Materialien als Kleber ist
vorgesehen.
Das Leadframe liegt vorzugsweise bereits in fertig prozes
sierter Form vor, in der es ausgestanzt und mit entsprechen
den galvanischen Oberflächen versehen ist. In besonderen, für
eine Kontaktierung vorgesehenen Oberflächenbereichen kann
eine Silberbeschichtung angeordnet sein. Zum Aufbringen des
Klebers auf Leiterbahnen des Leadframes kann eine Schablonen
drucktechnik oder eine Offsetdrucktechnik verwendet werden,
wobei sowohl eine positive Offsetdrucktechnik als auch eine
negative Offsetdrucktechnik verwendbar ist. Es ist auch denk
bar, ein Stempeldruckverfahren zum Aufbringen des Klebers zu
verwenden. Es ist auch möglich, ein Dispense-Verfahren zum
Aufbringen des Klebers zu verwenden, was jedoch gegenüber
Druckverfahren eine längere Fertigungszeit nach sich zieht,
da jede einzelne Leiterbahn für sich gesehen und separat mit
Kleber beschichtet werden muß.
Gemäß der Erfindung wird der Kleber in einer Dicke aufge
bracht, die größer als ca. 40 µm vor curing ist. Dadurch wird
gewährleistet, daß eine Beschädigung der Oberfläche des Halb
leiterchips bei der weiteren Verarbeitung vermieden wird. Au
ßerdem ist dadurch nach der Montage ein Mindestabstand zwi
schen Leadframe und der Oberfläche des Halbleiterchips einge
halten, so daß sich keine oder nur geringe ungewollte parasi
täre Kapazitäten aufbauen. Vorzugsweise beträgt der Abstand
zwischen den Leiterbahnen des Leadframes und der Oberfläche
des Halbleiterchips nach dem Aufbringen der Leadframes auf
einen Substratbereich mindestens 15 µm. Die Kleberschicht
beim Aufbringen auf das Leadframe muß also mindestens um den
Betrag der plastischen Verformung während des Aufbringens des
Leadframes auf den Halbleiterchip dicker sein.
Das erfindungsgemäße Verfahren stellt besonders zuverlässige
integrierte Schaltkreise bereit, da die Leiterbahnen des
Leadframes in den Bereich des Halbleiterchips vollständig mit
Kleber beschichtet sind. Somit braucht die Preßmasse den Zwi
schenraum zwischen Leadframe und Halbleiterchip nicht mehr
ausfüllen. Dadurch wird der Entstehung von Lunkern beim Um
hüllen des Substratbereichs mit einem Kunststoffgehäuse vor
gebeugt.
Weiterhin hat sich herausgestellt, daß mit dem erfindungsge
mäßen Verfahren hergestellten integrierten Schaltungen beson
ders zuverlässig funktionieren. Dies wird darauf zurückge
führt, daß beim Umhüllen der Substratbereiche mit einem
Kunststoffgehäuse keine Preßmasse mehr unter die Leiterbahnen
des Leadframes eingeführt wird, die im Stand der Technik zu
Beschädigungen von Passivierungsschichten oder Signalleitun
gen der Substratbereiche geführt haben. Weiterhin wird ange
nommen, daß die Zuverlässigkeit der mit dem erfindungsgemäßen
Verfahren hergestellten integrierten Schaltkreise darauf be
ruht, daß zwischen den Leiterbahnen des Leadframes und der
Oberfläche des Substratbereichs nur noch zwei Grenzflächen
vorhanden sind.
Das erfindungsgemäße Verfahren, bei dem das Leadframe
und/oder der Substratbereich mit Kleber bedruckt wird, bietet
weiterhin den Vorteil, daß die zum Bedrucken verwendeten
Werkzeuge fast um den Faktor 100 günstiger und in wesentlich
kürzerer Zeit verfügbar sind als Stanzwerkzeuge, die für das
Ausstanzen von Klebefolien notwendig wären, mit denen Lead
frames ebenfalls auf einem Substratbereich befestigbar sind.
Darüber hinaus sind Drucktechniken insbesondere hinsichtlich
der Positionierbarkeit besonders genau und überaus schnell
ausführbar, so daß sich durch eine Erhöhung des Prozeßdurch
satzes und durch Verminderung des Ausschusses eine erhebliche
Kostenreduzierung ergibt.
Dabei werden Lunker beim Umhüllen des Substratbereichs mit
einem Kunststoffgehäuse insbesondere dadurch vermieden, da
die Kleberschicht in der Mitte der Leiterbahnen des Leadfra
mes am dicksten ist. Beim Aufbringen des Leadframes auf den
Substratbereich breitet sich der Kleber daher von der Mittel
linie der Leiterbahn nach außen zu auf dem Substratbereich
aus. Vorteilhafterweise kann bei dem erfindungsgemäßen Ver
fahren die bisher verwendete Ausrüstung zum Die-bonden ohne
Modifikation weiter verwendet werden.
In einer bevorzugten Ausgestaltung der Erfindung wird das
fertig prozessierte Leadframe nur partiell mit Kleber be
schichtet. Durch Verwendung eines thermoplastischen Klebers
kann dabei ein "trockener" Die-Bond-Prozeß durchgeführt wer
den. Der Kleber wird in einem pastösen Zustand aufgebracht
und durch einen anschließenden Wärmeprozeß wird das Lösungs
mittel ausgetrieben. So erhält man eine feste, belastbare
Oberfläche, die erst unter Einwirkung von Wärme ihre Kle
bereigenschaften offenbart. Es ist auch ein "feuchter" Pro
zeß denkbar, bei dem Epoxidharze als Kleber verwendet werden.
Bei diesen Prozessen ist es vorteilhaft, auf große Reinheit
der Klebeoberfläche als auch der verwendeten Ausrüstung zu
achten, insbesondere dann, wenn zwischen dem Applizieren des
Klebers und dem Die-Bonding, d. h. das Aufbringen des Lead
frames auf den Substratbereich eine größere Zeitspanne liegt.
Die Erfindung hat sich als besonders vorteilhaft herausge
stellt, wenn der Kleber nicht auf das Leadframe, sondern auf
den Substratbereich eines Halbleiterwavers aufgebracht wird,
da dann Schwierigkeiten bei der Behandlung des Leadframes im
Zusammenhang mit Kleber vermieden werden.
Durch die Verwendung eines elektrisch leitfähigen Klebers
kann eine direkte elektrisch leitende Verbindung zwischen
Leiterbahnen des Leadframes und Anschlußkontakten des
Substratbereichs folgen. Der elektrisch leitfähige Kleber
kann als thermoplastischer Kunststoff oder als duroplasti
scher Kunststoff ausgebildet sein und auch ein Lösungsmittel
aufweisen.
Weiterhin ist es besonders vorteilhaft, die Substratbereiche
mit Kleber zu bedrucken, solange sie noch Bestandteile eines
einzigen Halbleiterwavers sind. Der Halbleiterwaver bietet
nämlich den Vorteil, daß eine große Maßhaltigkeit gegeben
ist. Weiterhin kann der Halbleiterwaver flächig bedruckt wer
den, so daß ein hoher Durchsatz beim erfindungsgemäßen Ver
fahren erreichbar ist. Weiterhin kann mit einem sogenannten
Down-setting-Leadframe gearbeitet werden, ohne daß der Appli
kationsschritt des Klebers dadurch beeinflußt wird. Mit einem
Down-setting-Leadframe, bei dem das Leadframe in dessen Lei
terbahnen wenigstens eine Stufe aufweist, lassen sich beson
ders zuverlässig arbeitende integrierte Schaltungen bereit
stellen.
Gerade beim Anwenden von Schablonendruckverfahren kann eine
gute Positioniergenauigkeit bei einer ausreichenden Dicke der
aufgebrachten Kleberschicht erreicht werden. Ein Schablonen
druckverfahren kann besonders einfach auf einem Halbleiterwa
ver ausgeführt werden.
Die Erfindung sieht auch den Schritt des Vereinzeln des Halb
leiterwavers in die Substratbereich vor, und zwar vor dem
Schritt des Aufbringen des Leadframes auf die Substratberei
che oder danach. Sofern das Vereinzeln des Halbleiterwavers
in die Substratbereiche vor dem Aufbringen der Leadframes auf
die Substratbereiche durchgeführt wird, ergibt sich der be
sondere Vorteil, daß diejenigen Substratbereiche, die fehler
hafte elektrische Schaltungen aufweisen, ausgesondert werden
können. Dadurch läßt sich der Ausschuß des erfindungsgemäßen
Verfahrens vermindern.
Das erfindungsgemäße Verfahren kann auch den Schritt des Ver
bindens der Leiterbahnen des Leadframes mit den Anschlußkon
takten der Substratbereiche aufweisen, indem Verbindungs
drähte vorgesehen werden. Alternativ dazu ist es auch mög
lich, einen leitfähigen Kleber zwischen den Leiterbahnen des
Leadframes und den Anschlußkontakten vorzusehen.
In einem abschließenden Schritt ist gemäß der Erfindung der
Schritt des Umhüllens der vereinzelten Substratbereiche mit
je einem Kunststoffgehäuse vorgesehen.
Die Erfindung ist auch in einem Halbleiterwaver mit Substrat
bereichen verwirklicht, auf denen integrierte elektrische
Schaltungen ausgebildet sind. Dabei ist im Bereich der An
schlußkontakte, in dem später ein Leadframe vorgesehen werden
soll, ein in einem Druckverfahren verarbeitbarer Kleber auf
gebracht. Hierzu können die Substratbereiche bedruckbare Be
reiche aufweisen, die so ausgestaltete sind, daß sie gegen
über mechanischen Beanspruchungen eine verminderte Empfind
lichkeit aufweisen. Dabei kann der Halbleiterwaver weiterhin
Sägestraßen aufweisen, die die Halbleiter-Substratbereiche
voneinander trennen.
Die Erfindung ist in der Zeichnung anhand eines Ausführungs
beispiels näher veranschaulicht.
Fig. 1 zeigt eine Draufsicht auf einen Bereich eines erfin
dungsgemäßen Halbleiterwavers in einem Zustand bei seiner
Herstellung,
Fig. 2 zeigt einen Bereich eines weiteren erfindungsgemäßen
Halbleiterwavers in einem Zustand bei seiner Herstellung,
Fig. 3 zeigt einen Querschnitt durch einen Substratbereich
des Halbleiterwavers aus Fig. 2 bei einem späteren Herstel
lungsschritt.
Fig. 1 zeigt eine Draufsicht auf einen Bereich eines Halb
leiterwavers 1, auf dem durch Sägestraßen 2 voneinander ge
trennte Chips 3 ausgebildet sind. Der besseren Übersicht hal
ber ist nur ein Chip 3 mit einer Bezugsziffer versehen.
Die Chips 3 sind mit in dieser Ansicht nicht gezeigten elek
trischen Schaltungen strukturiert, die über Anschlußkon
takte 4 zugreifbar sind. Der besseren Übersicht halber ist
nur ein Anschlußkontakt 4 der insgesamt fünf Anschlußkontakte
4 mit einer Bezugsziffer versehen.
Wie man in Fig. 1 besonders gut sieht, ist im Bereich der
Anschlußkontakte 4 je ein Kleberstreifen 5 aufgedruckt, und
zwar so, daß sich der Kleberstreifen 5 von der Oberfläche des
Anschlußkontakts 4 zu einem Randbereich des Chips 3 er
streckt. Dabei ist die Erstreckung des Kleberstreifens 5 in
einer Richtung quer zu seiner Erstreckungsrichtung zwischen
Anschlußkontakt 4 und einem Randbereich des Chips 3 kleiner
ausgeführt als diejenige des Anschlußkontakts 4.
In einem Schritt nach dem in Fig. 1 dargestellten Zustand
wird ein in dieser Ansicht nicht gezeigtes Leadframe auf den
Chip 3 aufgebracht, wobei Leiterbahnen des Leadframes in Lei
terbahnbereichen 6 auf dem Chip 3 plaziert werden. In Fig. 1
sind die Leiterbahnbereiche 6 mit Strichlinien umgrenzt. Die
Leiterbahnen stehen dann über den Kleberstreifen 5 mit dem
Anschlußkontakt 4 in Verbindung.
In einem nachfolgenden Schritt werden die Chips 3 des Halb
leiterwavers 1 vereinzelt und in ein in dieser Ansicht nicht
gezeigtes Kunststoffgehäuse eingebracht.
Fig. 2 zeigt einen Bereich eines Halbleiterwavers 10 in der
Draufsicht. Der Halbleiterwaver 10 weist durch Sägestraßen 11
voneinander getrennte Chips 12 auf, von denen in dieser An
sicht nur ein einziger mit einer Bezugsziffer versehen ist.
Auf der Oberseite des Chips 12 sind in dieser Ansicht nicht
gezeigte elektrische Schaltungen ausgebildet, die über An
schlußkontakte 13 mit elektrischen Signalen beaufschlagbar
sind. Im Bereich eines jeden Anschlußkontakts 13 ist mit ei
nem Druckverfahren ein Kleberstreifen 14 aufgebracht, und
zwar so, daß er sich von einem Bereich neben dem Anschlußkon
takt 13 zu einem benachbarten Randbereich des Chips 12 er
streckt.
In dieser Ansicht nicht gezeigte Leiterbahnen eines Leadfra
mes werden in einem nachfolgenden Fertigungsschritt auf die
Kleberstreifen 14 aufgebracht, so daß sie jeweils in einem
Leiterbahnbereich 15 zu liegen kommen, der mit Strichlinien
angedeutet ist.
Dieser Fertigungsschritt ist in dem in Fig. 3 gezeigten Zu
stand der Herstellung des Chips 12 vollzogen. Wie man in
Fig. 3 besonders gut sieht, sind Leiterbahnen 16 auf die Kle
berstreifen 14 aufgebracht und mit einem Wirebonding-Verfah
ren Verbindungsdrähte 17 zwischen den Anschlußkontakten 13
und den Leiterbahnen 16 hergestellt.
1
Halbleiterwaver
2
Sägestraße
3
Chip
4
Anschlußkontakt
5
Kleberstreifen
6
Leiterbahnbereich
10
Halbleiterwaver
11
Sägestraße
12
Chip
13
Anschlußkontakt
14
Kleberstreifen
15
Leiterbahnbereich
16
Leiterbahn
17
Verbindungsdraht
Claims (13)
1. Halbleiterwafer (1; 10) mit Substratbereichen (3; 12), auf
denen integrierte Schaltungen ausgebildet sind, die An
schlußkontakte (4; 13) aufweisen,
dadurch gekennzeichnet, daß
im Bereich der Anschlußkontakte (4; 13) ein in einem Druck
verfahren verarbeitbarer Kleber (5; 14) aufgebracht ist.
2. Halbleiterwafer nach Anspruch 1,
dadurch gekennzeichnet, daß
der Kleber (5) leitfähigen Kunststoff aufweist.
3. Halbleiterwafer nach Anspruch 1 oder Anspruch 2,
dadurch gekennzeichnet, daß der Kleber (5) mit dem An
schlußkontakten (4) in Verbindung steht.
4. Halbleiterwafer nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
der Kleber ein Lösungsmittel aufweist.
5. Halbleiterwafer nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
die Substratbereiche bedruckbare Bereiche aufweisen.
6. Halbleiterwafer nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
die Halbleitersubstratbereiche (3; 12) durch Sägestraßen (2;
11) voneinander getrennt sind.
7. Verfahren zur Herstellung eines integrierten Schaltkrei
ses, das die folgenden Schritte aufweist:
- - Vorsehen eines Halbleiterwafers (1; 10) mit Substratbe reichen (3; 12), auf denen integrierte Schaltungen mit An schlußkontakten (4; 13) ausgebildet sind,
- - Vorsehen von Leadframes mit Leiterbahnen (16), die so ausgebildet sind, daß bei aufgebrachtem Zustand je eines Leadframes auf je einen Substratbereich die Anschlußkontakte (4; 13) im Bereich der Leiterbahnen (16) gelegen sind,
- - Vorsehen von Kleber (5; 14) auf den Leadframes im Bereich der Leiterbahnen und/oder auf dem Halbleiterwafer (3; 12) im Bereich der Anschlußkontakte (4; 13), und zwar mit einem Druckverfahren wie Schablonendruck oder Offsetdruck,
- - Aufbringen der Leadframes auf die Substratbereiche (3; 12).
8. Verfahren nach Anspruch 8,
dadurch gekennzeichnet, daß
der Kleber (5) so auf den Leadframes im Bereich der Lei
terbahnen und/oder auf dem Halbleiterwafer (1) im Bereich der
Anschlußkontakte (4) vorgesehen wird, daß er in aufgebrachtem
Zustand der Leadframes auf die Substratbereiche (3) mit den
Anschlußkontakten (4) in Verbindung steht.
9. Verfahren nach Anspruch 8,
dadurch gekennzeichnet, daß
der Kleber (15) so auf den Leadframes im Bereich der
Leiterbahnen und/oder auf dem Halbleiterwafer (10) im Bereich
der Anschlußkontakte (13) vorgesehen wird, daß er in aufge
brachtem Zustand der Leadframes auf die Substratbereiche (12)
nicht mit den Anschlußkontakten (13) in Verbindung steht.
10. Verfahren nach Anspruch 10,
dadurch gekennzeichnet, daß
der Schritt des Verbindens der Leiterbahnen (16) mit den
Anschlußkontakten (13) durch Verbindungsdrähte (17) vorgese
hen ist.
11. Verfahren nach einem der Ansprüche 8 bis 10,
dadurch gekennzeichnet, daß
der Schritt des Vereinzelns des Halbleiterwafers in die
Substratbereiche vorgesehen ist, und zwar entweder vor dem
Schritt des Aufbringens der Leadframes auf die Substratberei
che oder danach.
12. Verfahren nach einem der Ansprüche 8 bis 11,
dadurch gekennzeichnet, daß
ein leitfähiger Kleber (5) verwendet wird.
13. Verfahren nach einem der Ansprüche 8 bis 12,
dadurch gekennzeichnet, daß
der Schritt des Umhüllens der Substratbereiche (3; 12) mit
einem Kunststoffgehäuse vorgesehen ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19856833A DE19856833A1 (de) | 1998-12-09 | 1998-12-09 | Verfahren zur Herstellung eines integrierten Schaltkreises |
PCT/DE1999/003928 WO2000035014A1 (de) | 1998-12-09 | 1999-12-08 | Verfahren zur herstellung eines integrierten schaltkreises |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19856833A DE19856833A1 (de) | 1998-12-09 | 1998-12-09 | Verfahren zur Herstellung eines integrierten Schaltkreises |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19856833A1 true DE19856833A1 (de) | 2000-06-21 |
Family
ID=7890525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19856833A Withdrawn DE19856833A1 (de) | 1998-12-09 | 1998-12-09 | Verfahren zur Herstellung eines integrierten Schaltkreises |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE19856833A1 (de) |
WO (1) | WO2000035014A1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5286679A (en) * | 1993-03-18 | 1994-02-15 | Micron Technology, Inc. | Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer |
DE19704385C2 (de) * | 1996-02-09 | 1998-04-09 | Mci Computer Gmbh | Verfahren zum Verbinden von Halbleiterchips mit einem Anschlußrahmen |
EP0844665A2 (de) * | 1996-11-21 | 1998-05-27 | Texas Instruments Incorporated | Halbleiterscheibengrosse Verpackung |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0982847A (ja) * | 1995-09-14 | 1997-03-28 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
KR0179920B1 (ko) * | 1996-05-17 | 1999-03-20 | 문정환 | 칩 사이즈 패키지의 제조방법 |
US5776799A (en) * | 1996-11-08 | 1998-07-07 | Samsung Electronics Co., Ltd. | Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same |
US5840598A (en) * | 1997-08-14 | 1998-11-24 | Micron Technology, Inc. | LOC semiconductor assembled with room temperature adhesive |
-
1998
- 1998-12-09 DE DE19856833A patent/DE19856833A1/de not_active Withdrawn
-
1999
- 1999-12-08 WO PCT/DE1999/003928 patent/WO2000035014A1/de active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5286679A (en) * | 1993-03-18 | 1994-02-15 | Micron Technology, Inc. | Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer |
DE19704385C2 (de) * | 1996-02-09 | 1998-04-09 | Mci Computer Gmbh | Verfahren zum Verbinden von Halbleiterchips mit einem Anschlußrahmen |
EP0844665A2 (de) * | 1996-11-21 | 1998-05-27 | Texas Instruments Incorporated | Halbleiterscheibengrosse Verpackung |
Non-Patent Citations (1)
Title |
---|
JP 7-169795 A, In: Patent Abstracts of Japan * |
Also Published As
Publication number | Publication date |
---|---|
WO2000035014A1 (de) | 2000-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0641154B1 (de) | Baugruppe zur Aufnahme elektronischer Bauelemente | |
DE19747105B4 (de) | Bauelement mit gestapelten Halbleiterchips | |
DE3937996A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
DE10333841A1 (de) | Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben | |
DE3116406A1 (de) | Halbleiteranordnung | |
DE19827237A1 (de) | Substrat für Halbleiterbauelementgehäuse und Halbleiterbauelementgehäuse unter Verwenden desselben, sowie Herstellungsverfahren für diese | |
WO2017032772A1 (de) | Laserbauelement und verfahren zu seiner herstellung | |
DE102009008738A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung | |
DE3810899C2 (de) | ||
DE19808193A1 (de) | Leadframevorrichtung und entsprechendes Herstellungsverfahren | |
DE102014117246B4 (de) | Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements | |
DE19532755C1 (de) | Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls | |
DE19752195A1 (de) | Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip | |
DE102008058003B4 (de) | Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul | |
DE10124970B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung | |
DE102019127007B4 (de) | Stapel elektrischer bauelemente und verfahren zur herstellung desselben | |
EP0009610A1 (de) | Verfahren zur Herstellung prüfbarer Halbleiter-Miniaturgehäuse in Bandform | |
DE19745243B4 (de) | Verfahren zum Herstellen eines mit Harz verschlossenen Halbleiterbauelements und Prägevorrichtung dafür | |
DE102017209904B4 (de) | Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes | |
DE3834361C2 (de) | ||
DE19856833A1 (de) | Verfahren zur Herstellung eines integrierten Schaltkreises | |
DE102020117341A1 (de) | Gehäuse-leiter-design mit rillen für verbesserte dammbalkentrennung | |
DE10339022A1 (de) | Halbleitervorrichtung | |
DE4231705C2 (de) | Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung | |
DE10047135B4 (de) | Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |