DE19833068A1

DE19833068A1 - Endstufe für einen Decoder

Info

Publication number: DE19833068A1
Application number: DE1998133068
Authority: DE
Inventors: Thoai Thai Le; Helmut Schneider; Eckhard Brass; Dieter Haerle; Thoralf Graetz
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1998-07-22
Filing date: 1998-07-22
Publication date: 1999-11-04

Abstract

An Decoderschaltungen werden im allgemeinen hohe Anforderungen gestellt, insbesondere hinsichtlich Flächenbedarf und Schaltgeschwindigkeit. Durch Einsatz eines Transmission-Gates bekannter Art als Schaltstufe (TG) in einer Endstufe für einen Decoder wird die Schaltzeit beim Abschaltvorgang der Ausgangssignalleitung (WL) der Endstufe gegenüber dem bisher praktizierten "power gated decoding" mit einer Schaltstufe gemäß einer CMOS-Inverterschaltung deutlich verkürzt. Das dort zusätzlich anzusteuernde Eingangssignal (RST) zur Beschleunigung des Abschaltvorgangs kann mit einem Eingangssignal (xi) der Schaltstufe (TG) verbunden werden. Der Designprozeß bei integrierten Schaltungen wird dadurch vereinfacht.

Description

Die vorliegende Erfindung betrifft eine Endstufe für einen Decoder nach dem Oberbegriff des Patentanspruchs 1.

Integrierte Halbleiterchips können mehrere Funktionsgruppen beinhalten, wie zum Beispiel Speicherzellenfelder, Multiple xer, Ausgangstreiber oder Decoder. Mit einem Decoder werden eine oder mehrere Ausgangssignalleitungen in Abhängigkeit me hrerer Eingangssignale ausgewählt. So ist es zum Beispiel mög lich, mit einer begrenzten Zahl von Adreßleitungen eines in tegrierten Halbleiterspeichers eine von sehr vielen Speicher zellen auszuwählen, indem die Adresse der jeweiligen Spei cherzelle decodiert wird und dann die entsprechende Wortlei tung der Speicherzelle ausgewählt wird. Der Vorgang der Deco dierung erfolgt bei einer großen Anzahl von Adressen übli cherweise mehrstufig. In der letzten Stufe werden einer Schaltstufe eines Decoders bereits vordecodierte Signale zu geführt, die die zu adressierende Leitung entsprechend der Signalkombination auswählt. Für die Realisierung der dazu notwendigen digitalen Schaltfunktionen können als Schaltstufe zum Beispiel MOS-Inverterschaltungen bekannter Art verwendet werden. Ein Grundgatter dieser Art ist zum Beispiel die CMOS-Inverterschaltung.

Decoder integrierter Halbleiterchips stellen im allgemeinen ein sensibles Schaltungsteil dar, insbesondere bei integrier ten Halbleiterspeichern. Weil Decoder eine zentrale Funktion in integrierten Schaltungen übernehmen, sind die Anforderun gen hinsichtlich Treiberleistung und Schaltgeschwindigkeit meist sehr hoch und darüber hinaus präzise einzuhalten. Da beispielsweise jede Wortleitung eines Speichers einen Decoder benötigt und die Anzahl der Speicherzellen bei modernen Spei chern immer höher wird, bestehen weiterhin besondere layout getriebene Anforderungen. Decoder sollten demzufolge mög lichst klein sein und müssen in das entsprechende Layoutra ster des Speicherzellenfeldes passen ("on-pitch").

In der US-A-4,344,005 werden beispielsweise sogenannte Row- Decoder (Decoder, die die adressierte Wortleitung einer Spei cherzelle auswählen) mit einer Schaltstufe gemäß einer CMOS-Inverterschaltung nach dem Prinzip "power gated decoding" be trieben. Ein Nachteil der CMOS-Inverterschaltung ist, daß der Abschaltvorgang einer Ausgangssignalleitung (zum Beispiel Wortleitung einer Speicherzelle) auf Bezugspotential relativ lange andauert. Durch eine Schaltung, die während des Ab schaltvorgangs durch Ansteuerung mit einem Resetsignal die Ausgangssignalleitung auf Bezugspotential klemmt, kann die Dauer des Abschaltvorgangs etwas verkürzt werden. Dazu ist eine zusätzliche Signalleitung für das Resetsignal notwendig, die separat angesteuert werden muß. Damit entsteht ein dem entsprechender zusätzlicher Aufwand im Designprozeß inte grierter Schaltungen.

Die Aufgabe der vorliegenden Erfindung ist es, eine Endstufe für einen Decoder zur Auswahl einer Ausgangssignalleitung in Abhängigkeit zweier vordecodierter Eingangssignale so zu rea lisieren, daß der Abschaltvorgang der Ausgangssignalleitung auf Bezugspotential noch weiter beschleunigt wird.

Die Aufgabe wird gelöst durch eine Endstufe für einen Decoder nach den Merkmalen des Patentanspruchs 1.

Vorteilhafte Aus- und Weiterbildungen sind in Unteransprüchen gekennzeichnet.

Im folgenden wird die Erfindung anhand von den in der Zeich nung dargestellten Figuren näher erläutert.

Es zeigen:

Fig. 1 eine Schaltung nach dem Prinzip "power gated deco ding" mit einer Schaltstufe gemäß einer CMOS-Inverterschaltung und einer Ansteuerung zur Klem mung der Ausgangssignalleitung auf Bezugspotential,

Fig. 2 einen Decoder mit einer Schaltung einer Endstufe für den Decoder mit einer Schaltstufe, die ein Transmission-Gate enthält, und einer Ansteuerung zur Klemmung der Ausgangssignalleitung auf Bezugs potential,

Fig. 3 einen Verlauf der Signale WLo und WLn auf der Aus gangssignalleitung WL für xi = 0 und den Schaltvor gang yi = 1 nach yi = 0 für beide Decoderschaltun gen.

Fig. 1 zeigt eine Schaltung mit einer Schaltstufe INV vom Typ CMOS-Inverter gemäß dem Prinzip "power gated decoding": Das Eingangssignal yi ist ein bereits vordecodiertes Signal. Es nimmt das Potential einer Betriebsspannung VDD nur während der Zeitdauer an, in der das Ausgangssignal WLo auf der Aus gangssignalleitung WL das gewünschte Potential der Betriebs spannung VDD annehmen soll. Das Ausgangssignal WLo folgt dem Potential des Signals yi unter Voraussetzung, daß das Signal xi ein Bezugspotential VSS annimmt, das heißt, der Transistor T1 ist leitend, der Transistor T2 sperrt. Zusätzlich zur Schaltstufe INV ist eine Ansteuerung A vorhanden, die die Ausgangssignalleitung WL während der Zeitdauer, in der diese nicht ausgewählt ist, auf Bezugspotential VSS hält (ein floa tender Zustand der Signalleitung WL ist während eines Be triebs unerwünscht). Dazu nimmt das Signal RST ein im Ver gleich zum Bezugspotential VSS positives Potential an, wo durch der Transistor T3 leitend wird und die Ausgangssignal leitung WL auf Bezugspotential VSS klemmt. Sie wird aber auch unterstützend beim Abschaltvorgang des Ausgangssignals WLo von dem Potential VDD der Betriebsspannung auf Bezugspotenti al VSS eingesetzt.

Fig. 2 zeigt einen Decoder mit einer Schaltung einer Endstu fe für den Decoder mit einer Schaltstufe TG, die ein Trans mission-Gate enthält. Die Vorstufe VS des Decoders weist n Eingänge mit den Signalen a₀ bis a_n-1 auf. Die Eingangssignale xi und yi einer Endstufe des Decoders werden in der Vorstufe VS aus den Signalen a₀ bis a_n-1 vordecodiert. Die Ausgangs signalleitung WL einer Endstufe des Decoders wird anhand der Kombination der Eingangssignale xi und yi ausgewählt. Im fol genden wird der Aufbau der Schaltung einer Endstufe für den Decoder beschrieben:

Die Schaltstufe TG umfaßt zwei Transistoren T1 und T2, die mit ihren Drain-Source-Strecken parallel geschaltet sind und an zwei Kopplungsknoten K1 und K2 miteinander verbunden sind. Das Gate des ersten Transistors T1 der Schaltstufe TG ist an einer Eingangssignalleitung an das erste Eingangssignal xi angeschlossen. Das Gate des zweiten Transistors T2 der Schaltstufe TG ist über einen Inverter an einer Eingangs signalleitung an dem ersten Eingangssignal xi angeschlossen. Ein erster Kopplungsknoten K1 der Transistoren T1, T2 ist an der Ausgangssignalleitung WL angeschlossen. Ein zweiter Kopp lungsknoten K2 der Transistoren T1, T2 ist an eine Eingangs signalleitung an das zweite Eingangssignal (yi) angeschlos sen. Die Transistoren der Decoderschaltung sind Feldeffekt transistoren, wobei der erste Transistor T1 der Schaltstufe TG vom p-Kanal-Typ und der zweite Transistor T2 der Schaltstufe TG vom n-Kanal-Typ ist.

Die Ansteuerung A besteht aus einem dritten Transistor T3 vom n-Kanal-Typ, wobei ein erster Anschluß des dritten Transi stors T3 mit der Ausgangssignalleitung WL der Schaltstufe TG verbunden ist, und ein zweiter Anschluß des dritten Transi stors T3 mit dem Bezugspotential VSS verbunden ist. Das Gate des dritten Transistors T3 ist mit dem Gate des zweiten Tran sistors T2 der Schaltstufe TG verbunden.

Durch die Verwendung eines Transmission-Gates als Schaltstufe TG in Fig. 2 wird der Abschaltvorgang auf der Ausgangs signalleitung WL im Vergleich zur Verwendung eines CMOS-Inverters beschleunigt. Anhand des Signalverlaufs in Fig. 3 soll dies in Relation zu der Schaltung in Fig. 1 verdeut licht werden:
Die Eingangssignale xi und yi sind, wie beschrieben, vordeco dierte Eingangssignale. Es werden jeweils zwei Zustände un terschieden:

- das Signal xi ist inaktiv bei xi = "log 1", das heißt das Signal xi weist gegenüber der Bezugsspannung VSS ein posi tives Potential auf (z. B. die Betriebsspannung VDD), das Signal xi ist aktiv bei xi = "log 0", das heißt das Signal xi weist Bezugspotential VSS auf;
- das Signal yi ist inaktiv bei yi = "log 0", das heißt das Signal yi weist Bezugspotential VSS auf, das Signal yi ist aktiv bei yi = "log 1", das heißt das Signal yi weist ge genüber der Bezugsspannung VSS ein positives Potential auf (z. B. die Betriebsspannung VDD).

Ausgangspunkt der Betrachtung ist der Betriebszustand xi = "log 0" und yi = "log 1" Nach der Schaltung aus Fig. 1 be deutet das, der Transistor T1 ist leitend, der Transistor T2 sperrt. Das Ausgangssignal WLo weist das Potential WLo = yi = VDD auf. Soll das Ausgangssignal WLo den Zustand WLo = VSS einnehmen, wird das Signal yi zum Zeitpunkt t1 aus dem akti ven Zustand in den inaktiven Zustand geschaltet (yi = "log 0" = VSS). Ohne die Ansteuerung A würde der Abschaltvorgang des Ausgangssignals WLo auf Bezugspotential VSS sehr lange dau ern, da der Transistor T1 bei kleiner werdendem Potential von yi in den niedrig leitenden Bereich gelangt. Da bei xi = "log 0" am Transistor T1 eine Durchlaßspannung zwischen Drain- und Sourceelektrode abfällt, kann sich zudem das Potential des Ausgangssignals WLo dem Potential VSS nur bis auf den Betrag dieser Durchlaßspannung nähern. Der geschilderte Abschaltvor gang kann etwas beschleunigt werden, indem während des Ab schaltvorgangs der Transistor T3 der Ansteuerung A zum Zeit punkt t2 durch ein aktiv geschaltetes Signal RST (z. B. RST = VDD) leitend geschaltet wird. Dadurch wird die Ausgangs signalleitung WL zusätzlich auf Bezugspotential geklemmt. Da der Transistor T3 vom n-Kanal-Typ ist, fällt am Transistor T3 bei RST = VDD keine Durchlaßspannung zwischen der Ausgangs signalleitung WL und Bezugspotential VSS ab. Der Transistor T3 muß jedoch aus Designgründen im allgemeinen kleiner dimen sioniert werden als die Transistoren T1 und T2 der Schaltstu fe TG. Dadurch steigt auch die Empfindlichkeit gegen Durch schlag beim Einschalten des Transistors T3 zwischen Drain- und Sourceelektrode an, die Durchschlagsspannung ist dadurch niedriger als bei den Transistoren T1 und T2. Aufgrund von etwaigen Fertigungstoleranzen muß deshalb auch ein gewisser Toleranzbereich bestehen zwischen dem Potential der Betriebs spannung VDD und der Spannung auf der Ausgangssignalleitung WL zum Zeitpunkt t2, bei dem der Transistor T3 mit dem akti ven Signal RST angesteuert wird. Der Einschaltzeitpunkt t2 des Transistors T3 muß somit bei niedrigeren Potentialen des Signals WLo nach dem Zeitpunkt t1 liegen.

Nach der Schaltung aus Fig. 2 bedeutet der Zustand xi = "log 0", daß die Transistoren T1 und T2 leitend geschaltet sind. Das heißt, die Eingangssignalleitung mit dem Signal yi und die Ausgangssignalleitung WL sind niederohmig miteinander verbunden. Das Ausgangssignal WLn folgt dem Eingangssignal yi (WLn = VDD bei yi = "log 1"). Dadurch, daß im ganzen zugelas senen Signalspannungsbereich immer mindestens einer der bei den Transistoren T1 und T2 leitend ist, kann die Ausgangs signalleitung WL durch das Eingangssignal yi auf Bezugspoten tial VSS gehalten werden. Der Transistor T2, der vom n-Kanal- Typ ist, ist bei dem Schaltvorgang yi = "log 1" nach yi = "log 0" bereits vor dem Zeitpunkt t1 leitend und schaltet nicht verzögert zum Zeitpunkt t2, wie der n-Kanal-Transistor T3 in der Schaltung nach Fig. 1. Dadurch wird der Schaltvor gang WLn = VDD nach WLn = VSS beschleunigt. In diesem Falle übernimmt die Funktion des n-Kanal-Transistors T3 nach Fig. 1 der n-Kanal-Transistor T2 nach Fig. 2. Das Signal RST kann im Zustand RST = VSS bleiben, da der Transistor T3 nicht be nötigt wird. Nur wenn xi = "log 1", das heißt die Leitung mit dem Eingangssignal xi nicht ausgewählt ist, ist das Signal RST = VDD, um die Ausgangssignalleitung WL über den Transi stor T3 auf Bezugspotential zu halten. Deshalb kann die Si gnalleitung mit dem Signal RST mit der Signalleitung mit dem Eingangssignal xi verbunden werden.

Durch die Schaltung nach Fig. 2 läßt sich der geschilderte Abschaltvorgang im Vergleich zur Schaltung nach Fig. 1 er heblich beschleunigen. Außerdem wird der Designprozeß der Schaltung vereinfacht, da eine Schaltung zur Ansteuerung des Signals RST entfällt. Der Transistor T3 muß nicht so präzise dimensioniert werden, da er für den Abschaltvorgang nicht be nötigt wird.

Claims

1. Endstufe für einen Decoder zur Auswahl einer Ausgangs signalleitung (WL) in Abhängigkeit zweier Eingangssignale (xi, yi), umfassend:

- eine Schaltstufe (TG) mit einer Ausgangssignalleitung (WL) mit einem Ausgangssignal (WLn) und zwei Eingangssignallei tungen mit zwei von einer Vorstufe (VS) des Decoders vorde codierten Eingangssignalen (xi, yi) und
- einer Ansteuerung (A) zur Klemmung der Ausgangssignallei tung (WL) auf Bezugspotential (VSS) mit einer Eingangs signalleitung mit einem dritten Eingangssignal (RST),

dadurch gekennzeichnet, daß die Schaltstufe (TG) ein Transmission-Gate enthält und die Eingangssignalleitung mit dem dritten Eingangssignal (RST) der Ansteuerung (A) mit einer der Eingangssignalleitungen der Schaltstufe (TG) verbunden ist.

2. Endstufe für einen Decoder nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltstufe (TG) folgende Merkmale aufweist:

- die Schaltstufe (TG) umfaßt zwei Transistoren (T1, T2), die mit ihren Drain-Source-Strecken parallel geschaltet sind und an zwei Kopplungsknoten (K1, K2) miteinander verbunden sind,
- das Gate des ersten Transistors (T1) der Schaltstufe (TG) ist an einer Eingangssignalleitung an ein erstes Eingangs signal (xi) angeschlossen, das Gate des zweiten Transistors (T2) der Schaltstufe (TG) ist über einen Inverter an einer Eingangssignalleitung an dem ersten Eingangssignal (xi) an geschlossen,
- ein erster Kopplungsknoten (K1) der Transistoren (T1, T2) ist an der Ausgangssignalleitung (WL) angeschlossen,
- ein zweiter Kopplungsknoten (K2) der Transistoren (T1, T2) ist an einer Eingangssignalleitung an ein zweites Eingangs signal (yi) angeschlossen,
- die Transistoren (T1, T2) der Schaltstufe (TG) sind Feldef fekttransistoren, wobei der erste Transistor (T1) der Schaltstufe (TG) vom p-Kanal-Typ und der zweite Transistor (T2) der Schaltstufe (TG) vom n-Kanal-Typ ist.

3. Endstufe für einen Decoder nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ansteuerung (A) zur Klemmung der Ausgangssignalleitung (WL) auf Bezugspoten tial (VSS) folgende Merkmale aufweist:

- die Ansteuerung (A) besteht aus einem dritten Transistor (T3), der ein Feldeffekttransistor vom n-Kanal-Typ ist,
- ein erster Anschluß des dritten Transistors (T3) ist mit der Ausgangssignalleitung (WL) der Schaltstufe (TG) verbun den,
- ein zweiter Anschluß des dritten Transistors (T3) ist mit Bezugspotential (VSS) verbunden,
- das Gate des dritten Transistors (T3) ist mit dem Gate des ersten Transistors (T1) der Schaltstufe (TG) verbunden.