DE19816656A1 - Präzisionsfrequenzteiler - Google Patents
PräzisionsfrequenzteilerInfo
- Publication number
- DE19816656A1 DE19816656A1 DE19816656A DE19816656A DE19816656A1 DE 19816656 A1 DE19816656 A1 DE 19816656A1 DE 19816656 A DE19816656 A DE 19816656A DE 19816656 A DE19816656 A DE 19816656A DE 19816656 A1 DE19816656 A1 DE 19816656A1
- Authority
- DE
- Germany
- Prior art keywords
- bars
- clock
- frequency
- extended
- decimal point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 229910002056 binary alloy Inorganic materials 0.000 claims 1
- 238000012935 Averaging Methods 0.000 abstract description 3
- 238000012937 correction Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Zum Erzeugen von Frequenzen durch Teilung einer frequenzstabilen Mutterfrequenz wird vorgeschlagen, als Teilungsfaktor eine beliebige, rationale Zahl zu wählen. Der bei der Teilung der Mutterfrequenz resultierende Phasenfehler wird über eine Anzahl von Takten gemittelt.
Description
Bei Frequenzgeneratoren, wie sie beispielsweise in Tunern für Fernsehgeräte oder
Videorecordern eingesetzt werden, ist es allgemein bekannt, die Frequenz eines
Quarzoszillators mittels eines Frequenzteilers auf die gewünschte Frequenz z. B. Tuning
frequenz herunter zu teilen. Mit den bekannten Frequenzteilern lassen sich jedoch nur
ganzzahlige Teilerverhältnisse einstellen, so daß die herunter geteilte Frequenz von der
gewünschten Frequenz um einen Fehlerbetrag abweicht. Zum Ausgleich dieses
Frequenzfehlers wird üblicherweise in einer PLL-Schaltung zunächst der Phasenfehler durch
Vergleich mit der Phase eines Referenzsignals festgestellt, im Falle eines Fernsehempfängers
der Phase des Frabträgers des empfangenen Fernsehsignals. Anschließend wird aufgrund des
festgestellten Phasenfehlers die Frequenz des Quarzoszillators z. B. mittels Kapazitätsdioden
nachgestellt.
Dieses bekannte Verfahren setzt jedoch das Vorliegen eines Referenzsignals voraus, welches
zumindest in regelmäßigen Abständen verfügbar ist.
Es ist ferner bekannt, selbsttaktende Codierungen für digitale Signale vorzusehen, welche
den Referenztakt zu ihrer exakten, phasengenauen Abtastung als Signalbestandteil bereits
enthalten. Mit dem aus der Codierung gewonnenen Referenztakt wird bei jeder Taktflanke
ein Zähler synchronisiert, welcher von einem freilaufenden Oszillator angesteuert wird.
Falls jedoch das digitale Eingangssignal für eine längere Periode ausfällt, z. B., wenn bei
einem digitalen Rundfunksignal zeitweilig kein Empfang möglich ist (in Tunnels, unter
Brücken), driftet die Phase der Abtastfrequenz gegenüber der Phase des Referenzsignals.
Dieser Phasenfehler wird zwar bei Wiedererscheinen des Referenzsignals korrigiert, ohne
daß die Schaltung feststellen kann, wieviele Bits bei dieser Korrektur verlorengegangen sind.
Bei Digitalübertragungsverfahren, bei denen es auf die genaue Anzahl von Bits in einem
bestimmten Zeitrahmen (z. B. Paketlänge) ankommt, kann es vorkommen, daß infolge der
Phasenkorrektur ganze Pakete unbrauchbar werden.
Die Aufgabe der Erfindung besteht darin, ein Verfahren zum Gewinnen von Frequenzen mit
beliebigen Frequenzwerten zu schaffen, welches auch bei Ausfall eines Referenztaktes über
einen längeren Zeitraum phasenfehlerfrei arbeitet. Die Erfindung geht von der Überlegung
aus, die Frequenz eines Oszillators mittels eines Frequenzteilers herunter zu teilen, welcher
im Gegensatz zum Stand der Technik nicht auf ein ganzzahliges Teilerverhältnis beschräkt
ist, sondern jede beliebige rationale Zahl, z. B. 3,53892, mit einer festgelegten Anzahl von
Kommastellen als Teilerverhältnis aufweisen kann. Durch ein derartiges nahezu beliebiges
Teilerverhältnis entsteht bei der Teilung der Mutterfrequenz des Quarzoszillators im Mittel
jeder gewünschte Frequenzwert, wobei über eine Anzahl von Takten gemittelt wird, welche
bezüglich des Zahlenwertes der Kommastellen dem Wert der nächsthöheren Stelle im
Zahlensystem entspricht. Bei einem Teilerverhältnis von z. B. 15,37 müssen 37 von 102 =
100 Takte eine Länge von 16 Takten der Mutterfrequenz aufweisen, während die restlichen
(100-37) = 63 Takte eine Länge von 15 Takten der Mutterfrequenz aufweisen. Entsprechend
müssen bei einem Teilerverhältnis von 15,371, 371 Takte von 103 = 1000 Takte die Länge
von 16 Takten und die restlichen (1000-371) = 629 Takte die Länge von 15 Takten der
Mutterfrequenz aufweisen.
Ein solches Verfahren wird im folgenden beschrieben:
Um einen Takt unbekannter Länge zu adaptieren, genügt es, diesen Takt über mehrere Perioden hinweg zu messen und dann den Mittelwert daraus zu bilden. Bei der Bildung des Mittelwertes ergibt sich normalerweise ein Rest, der, wenn er nicht korrigiert wird, zu den oben dargestellten Fehlern führt. Besteht die Möglichkeit, den Takt immer wieder mit dem zu adaptierenden Signal zu synchronisieren, so ist dies kein Problem. Treten in dem zu adaptierenden Signal jedoch längere Taktpausen auf, so summiert sich der Fehler. Aus diesem Grunde ist es erforderlich, die bei der Mittelung entstehenden Stellen hinter dem Komma auszuwerten.
Um einen Takt unbekannter Länge zu adaptieren, genügt es, diesen Takt über mehrere Perioden hinweg zu messen und dann den Mittelwert daraus zu bilden. Bei der Bildung des Mittelwertes ergibt sich normalerweise ein Rest, der, wenn er nicht korrigiert wird, zu den oben dargestellten Fehlern führt. Besteht die Möglichkeit, den Takt immer wieder mit dem zu adaptierenden Signal zu synchronisieren, so ist dies kein Problem. Treten in dem zu adaptierenden Signal jedoch längere Taktpausen auf, so summiert sich der Fehler. Aus diesem Grunde ist es erforderlich, die bei der Mittelung entstehenden Stellen hinter dem Komma auszuwerten.
Ergeben sich bei n=2m Messungen eine Summe X, so muß dieser Wert durch 2m geteilt
werden, d. h. er muß in einem Schieberegister um m Stellen nach rechts verschoben werden.
Die Stellen, die dabei aus dem Schieberegister herausfallen, entsprechen den Kommastellen,
die bei der Division durch 2m entstehen. Die dabei am weitesten rechts stehende Ziffer
entspricht der höchsten negativen Zweierpotenz, die am wenigsten links stehende Ziffer
entspricht 2-1.
Dabei digitalen Systemen die kleinste Einheit immer ein Takt ist und diese Einheit nicht
unterschritten werden kann, muß durch Hinzufügen und Weglassen von Korrekturtakten
dafür gesorgt werden, daß sich der Fehler, der durch das Weglassen der Bruchteile eines
Taktes entsteht, im Laufe der Zeit auf ein Minimum reduziert.
Die Wertigkeit 2k einer Ziffer hinter dem Komma bedeutet, daß auf 2x Signaltakte ein
Signaltakt kommt, der um einen Oszillatortakt verlängert ist. Auf das obige Beisiel
angewandt heißt das, daß jeder 2., 8., 16., 32. und 64. Takt um einen Oszillatortakt
verlängert werden muß, um auf den obigen Mittelwert zu kommen. Dieses entspricht 46
verlängerte Takte auf insgesamt 64 Takte. Das Schema nach dem sich die Anzahl der
zusätzlichen Oszillatortakte richtet, lautet wie folgt:
Anzahl von Takten, die der Zahl hinter dem Komma entspricht, auf die nächst höhere Zweierpotenz der Zahl hinter dem Komma.
Anzahl von Takten, die der Zahl hinter dem Komma entspricht, auf die nächst höhere Zweierpotenz der Zahl hinter dem Komma.
10110,11012 = 101102 + 11012/100002.
Geht man dementsprechend so vor, daß man 46 Takte verlängert und die restlichen bis 64
in ihrer Taktlänge beläßt, dann ist der Fehler nach 64 Takten gleich Null. Dafür ist er
jedoch nach 46 Takten sehr hoch und zwar ist er zu diesem Zeitpunkt
D.h. Nach 46 Signaltakten hat sich ein Fehler aufsummiert, daß der 46. Signaltakt 12,938
Oszillatortakte später endet als er eigentlich enden müßte. Es ist also eine
Phasenverschiebung von 12,938 Oszillatortakten entstanden. Dieser Fehler entwickelt sich
dann in 64-46 = 18 Signaltakten wieder auf Null zurück um dann im nächsten Zyklus
wieder in der gleichen Weise anzusteigen und abzusinken.
In Fig. 1 ist der Verlauf des Phasenfehlers Fn von n = 64 Takten dargestellt, und zwar bei
teilweiser Korrektur, wobei der Wert der Kommastellen 46/64 beträgt.
Beträgt die Taktlänge 10 Generatortakte, so ist nach ca. 35 Takten ein Phasenfehler von
einer Taktlänge aufgetreten. Dies ist für Abtastsysteme jedoch untragbar, da in diesem Fall
ein Symbol zu wenig abgetastet wurde. Um dieses Problem zu umgehen ist es erforderlich,
die Anzahl der zu verlängernden Takte nicht zusammenhängend, sondern verteilt abzu
arbeiten. Tut man dies in geeigneter Weise, so kann man erreichen, daß der Fehler nie über
einen Generatortakt ansteigt (siehe Fig. 3).
Um eine optimale Verteilung der verlängerten und normalen Takte zu erzielen, braucht man
nur das Polynom, das sich aus den Stellen hinter dem Komma ergibt, in geeigneter Weise
zu interpretieren.
Da C1 = 1 ist, bedeutet dies, daß jeder 21. Takt verlängert werden muß. Wäre C2 = 1, so
müßte jeder 4. Takt ebenso verlängert werden. Da C2 = 0 ist, enthält die Verlängerung
jedes 4. Taktes usw., d. h. auf 10000 Taktsignale kommen 1101 Taktsignale die um einen
Oszillatortakt verlängert sind. Dieses Verfahren ist für jede Zahlenbasis gültig, ganz gleich
ob im Dual-, Dezimal-, Hexadezimal- oder einem anderen Zahlensystem gerechnet wird.
In Fig. 2 sind die Phasenfehler für die Fälle fehlender Korrektur (gestrichelte Kurve),
teilweiser Korrektur (punktierte Linie) und erfindungsgemäße Korrektur (durchgezogene
Linie) veranschaulicht.
Fig. 3 zeigt einen vergrößerten Ausschnitt aus Fig. 2 im Bereich des Startpunktes Null.
Der Fehler des optimal korrigierten Frequenzteilers bleibt bei einer Polynomlänge von 16
Stellen bis 2**16 = 65536 kleiner als ein Oszillatortakt.
Geht man weiter nach diesem Schema vor, so erhält man aus dem gegebenen Polynom, das
unten angegebene Muster von Taktverlängerungen.
In der Matrix nach Fig. 4 sind in den Spalten 1. . .n die jeweils 2., 4., 8. usw. Takte
markiert, die verlängert werden. In der Spalte 0 sind die Summen der Spalten 1. . .n
dargestellt. Jede Zeile der Matrix entspricht einem Takt des Teilerausganges. Eine 1 in der
Spalte 0 einer Zeile bedeutet, daß der zugehörige Takt verlängert wird. Wie man sieht, sind
die Lücken zwischen verlängerten und unverlängerten Takten relativ gut verteilt, so daß es
zu keiner übermäßigen Häufung von verlängerten und unverlängerten Takten kommt.
Dadurch wird das oben beschriebene Phänomen, daß der Taktfehler < 1 werden kann,
vermieden. Die Aufgabe besteht nun darin die Adressen der zu verlängernden Takte zu
finden. Und zwar so, daß ein z. B. 16. Takt nicht mit dem zusammenfällt, den man schon
für den 2. oder 4. usw. ausgesucht bat. Wählt man jeden 2. Takt aus einer Folge aus, so hat
er in binärer Numerierung am Ende der Nummer immer entweder eine 0 oder eine 1. Hat
man einmal eine Festlegung getroffen, so ist jeder 2. Takt immer der, der am Ende eine 1
hat.
Für jeden 4. Takt stehen die Endnummern 100 und 010 zur Verfügung. Die 001 und 011
sind bereits von jedem 2. Takt belegt und somit vergeben. Aus später ersichtlichem Grund
wählt man die Endnummer 100 aus. Demzufolge müssen also alle Takte mit der Nummer
xxxxxx100 um 1 verlängert werden, wenn C2 = 1 ist. Für C3 = 1 gilt, daß jeder 8. Takt
verlängert werden muß. Für jeden 8. Takt stehen noch folgende Endnummern: 0010, 0110
und 1000 zur Verfügung. In diesem Falle wählt man die Endnummer 1000 als Adresse aus.
Das bedeutet wieder, daß alle Takte mit der Adresse xxxxxx1000 ausgewählt werden.
Das Schema nach dem die Endnummern gebildet werden, lautet demnach:
Endnummer = 2i
wobei i die Nummer des Bits im Polynom Ci der Kommastellen darstellt. Von der
Taktnummer werden die letzten i+1 Stellen zum Vergleich herangezogen.
Um aus den Takten diejenigen auszusuchen, deren Endnummer eines der oben genannten
Muster aufweisen, müssen nur die i+1 letzten Bits der Adresse des Taktes untersucht
werden. Mathematisch lautet die Vorschrift dann:
Takt verlängern, wenn Modulo(Taktnunnner, 2i+1 = 2) und Ci = 1 ist.
Zur Realisierung dieses Verfahrens benötigt man einen Zähler, der jeden Signaltakt zählt.
Während jedes Signaltaktes muß überprüft werden ob der jeweilige Takt ein 2., 4., 8., 16.
usw. Takt ist, der verlängert werden muß. Wird diese Frage mit ja beantwortet, dann muß
eben dieser Takt verlängert werden. Die Anzahl der Zweierpotenzen, die überprüft werden
hängt von der Länge des Polynoms Ci der Nachkommastellen ab. Angenommen i sei = 16,
so lädt man ein 16 Bit langes Schieberegister mit einer 1 im höchsten Bit. Den
Parallelausgang dieses Schieberegisters führt man nun einer Schaltung zu, die eine Maske
generiert mit der aus dem Taktzähler die Stellen ausgeblendet werden, die man zum
Adreßvergleich benötigt. Desweiteren wird der Parallelausgang des Schieberegisters einer
Schaltung zugeführt, die die Nummer des zu verlängernden Taktes generiert. Zum Schluß
wird ein Komparator benötigt, der die Gleichheit dieser beiden Zahlen feststellt und dann die
Verlängerung des Taktes veranlaßt oder nicht, je nach dem ob das entsprechende Bit von Ci
gesetzt ist oder nicht. Anschließend wird das Bit in dem oben genannten Schieberegister um
eine Stelle verschoben und die Prüfung wiederholt. Dieser Vorgang wiederholt sich so lange
bis das Bit am Ende aus dem Schieberegister fällt. Beim nächsten Takt wird der Taktzähler
um 1 erhöht und die Prozedur geht vorne los.
Wie man sieht, geht die Matrix Numgen die Nummern generiert einfach aus der Matrix
Maske dadurch hervor, daß man die Spalten jeweils um eine Stelle nach rechts verschiebt
und die erste Spalte vollständig mit Nullen füllt. Aus den beiden Matrizen Maske und
Numgen geht hervor, daß nur das niederwertigst gesetzte Bit des Taktzählers interessant ist.
Ist das niederwertigste gesetzte Bit auch im Vektor C0 gesetzt, so muß der Takt verlängert
werden.
Taktzähler = 00101100@ | Kommastelle = 01011110 |
in diesem Fall ist das niederwertigste Bit des Taktzählers in C0
gesetzt, der Takt muß also
verlängert werden.
Taktzähler = 00101101@ | Kommastelle= 01011110 |
in diesem Fall ist das niederwertigste Bit des Taktzählers in C0
gesetzt, der Takt muß also
nicht verlängert werden.
Diese Auswertung kann mit einem Schaltnetz in bool'scher Logik sehr leicht realisiert
werden. Mit der Erfindung lassen sich folgende Vorteile erzielen:
- 1. Jedes beliebige Teilerverhältnis kann realisiert werden.
- 2. Aufgrund von nicht ganzzahligen Teilerverhältnissen können niedrigere Frequenzen des Mutteroszillators verwendet werden.
- 3. Bei mehreren verschiedenen Ausgangsfrequenzen wird nur eine einzige Eingangsfrequenz benötigt.
- 4. Es können driftfreie PLL und Taktrückgewinnungsschaltungen realisiert werden.
- 5. Aufgrund der driftfreien PLL können nicht selbsttaktende Codes verwendet werden.
- 6. Es können Interleaverschaltungen für sehr große Datenunterbrechungen realisiert werden.
Claims (3)
1. Verfahren zum Erzeugen von Frequenzen durch Teilung einer frequenzstabilen
Mutterfrequenz, dadurch gekennzeichnet, daß der Teilungsfaktor eine beliebige,
rationale Zahl ist, und daß der bei der Teilung der Mutterfrequenz resultierende
Phasenfehler über eine Anzahl von Takten gemitteit wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl n von Takten,
über welche der Phasenfehler gemittelt wird, wie folgt bestimmt wird:
n = bm
wobei b die Zahlenbasis des Zahlensystems des Teilerverhältnisses
m die Anzahl der Steilen des Zahlensystems hinter dem Komma des Teilerverhältnisses ist,
daß die Anzahl p von Takten, deren Länge um den Zahlenwert 1 gegenüber dem Zahlenwert vor dem Komma des Teilerverhältnisses vergrößert wird, dem Zahlenwert der Stellen des Zahlensystems hinter dem Komma des Teilerverhältnisses entspricht,
und daß die Anzahl k von Takten, deren Länge dein Zahlenwert vor dem Komma des Teilerverhältnisses entspricht, gleich Differenz (n-p) ist.
n = bm
wobei b die Zahlenbasis des Zahlensystems des Teilerverhältnisses
m die Anzahl der Steilen des Zahlensystems hinter dem Komma des Teilerverhältnisses ist,
daß die Anzahl p von Takten, deren Länge um den Zahlenwert 1 gegenüber dem Zahlenwert vor dem Komma des Teilerverhältnisses vergrößert wird, dem Zahlenwert der Stellen des Zahlensystems hinter dem Komma des Teilerverhältnisses entspricht,
und daß die Anzahl k von Takten, deren Länge dein Zahlenwert vor dem Komma des Teilerverhältnisses entspricht, gleich Differenz (n-p) ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Anzahl p von
Takten und die Anzahl k von Takten auf die Anzahl n=p=k von Takten gemäß
folgender Beziehung aufgeteilt werden:
L = Zahlenwert der Stellen des Zahlensystems hinter dem Komma des Teilerverhältnisses
L* = der im Binärsystem ausgedrückte Wert des Bruchs L dividiert durch n
Falls a = 1 ist, muß jeder 21-te Takt um die Länge 1 verlängert werden
Falls b = 1 ist, muß jeder 22-te Takt um die Länge 1 verlängert werden
Falls z = 1 ist, muß jeder 29-te Takt um die Länge 1 verlängert werden.
L = Zahlenwert der Stellen des Zahlensystems hinter dem Komma des Teilerverhältnisses
L* = der im Binärsystem ausgedrückte Wert des Bruchs L dividiert durch n
Falls a = 1 ist, muß jeder 21-te Takt um die Länge 1 verlängert werden
Falls b = 1 ist, muß jeder 22-te Takt um die Länge 1 verlängert werden
Falls z = 1 ist, muß jeder 29-te Takt um die Länge 1 verlängert werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19816656A DE19816656C2 (de) | 1998-04-15 | 1998-04-15 | Verfahren zum Erzeugen von Frequenzen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19816656A DE19816656C2 (de) | 1998-04-15 | 1998-04-15 | Verfahren zum Erzeugen von Frequenzen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19816656A1 true DE19816656A1 (de) | 1999-11-04 |
DE19816656C2 DE19816656C2 (de) | 2000-08-10 |
Family
ID=7864583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19816656A Expired - Fee Related DE19816656C2 (de) | 1998-04-15 | 1998-04-15 | Verfahren zum Erzeugen von Frequenzen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19816656C2 (de) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3025356A1 (de) * | 1980-07-04 | 1982-01-21 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Schaltungsanordnung zur digitalen phasendifferenz-messung, deren verwendung in einer synchronisierschaltung und entsprechende synchronisierschaltung |
EP0070603B1 (de) * | 1981-07-21 | 1984-11-21 | Koninklijke Philips Electronics N.V. | Synchronisierschaltungsanordnung für einen Fernsehempfänger |
JPH05227059A (ja) * | 1992-02-15 | 1993-09-03 | Mitsubishi Electric Corp | 自動等化器 |
JPH07297713A (ja) * | 1994-04-28 | 1995-11-10 | Sony Corp | 周波数シンセサイザ |
-
1998
- 1998-04-15 DE DE19816656A patent/DE19816656C2/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3025356A1 (de) * | 1980-07-04 | 1982-01-21 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Schaltungsanordnung zur digitalen phasendifferenz-messung, deren verwendung in einer synchronisierschaltung und entsprechende synchronisierschaltung |
EP0070603B1 (de) * | 1981-07-21 | 1984-11-21 | Koninklijke Philips Electronics N.V. | Synchronisierschaltungsanordnung für einen Fernsehempfänger |
JPH05227059A (ja) * | 1992-02-15 | 1993-09-03 | Mitsubishi Electric Corp | 自動等化器 |
JPH07297713A (ja) * | 1994-04-28 | 1995-11-10 | Sony Corp | 周波数シンセサイザ |
Also Published As
Publication number | Publication date |
---|---|
DE19816656C2 (de) | 2000-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69207741T2 (de) | Zeitmesser für Ereignisse im Picosekundenbereich | |
EP0084592B1 (de) | Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers | |
DE3854292T2 (de) | Decoder. | |
DE3208240C2 (de) | Serien-Parallel-Umsetzer | |
DE2400394C3 (de) | Schaltungsanordnung zur digitalen Frequenzteilung | |
DE102008047163A1 (de) | Bestimmen eines Zeitintervalls auf der Grundlage eines ersten Signals, eines zweiten Signals und ein Jitters des ersten Signals | |
DE2726277A1 (de) | Abtastsignaldetektor | |
DE102005024648A1 (de) | Elektrische Schaltung zum Messen von Zeiten und Verfahren zum Messen von Zeiten | |
DE19816656C2 (de) | Verfahren zum Erzeugen von Frequenzen | |
DE2616380A1 (de) | Schaltungsanordnung zur erzeugung einer abgleichsabfrage mit einrichtungen zum vergleichen der phasen der eingabetaktsignale und der auslesetaktsignale eines pufferspeichers | |
DE3343455A1 (de) | Schaltungsanordnung zum erkennen der vertikalaustastluecke in einem bildsignal | |
DE102008064063B4 (de) | Steuersignalerzeugungsschaltung zur Einstellung eines Periodenwerts eines erzeugten Taktsignals als die Periode eines Referenzsignals, multipliziert mit oder dividiert durch eine beliebige reelle Zahl | |
EP0068579B1 (de) | Anordnung zur Demodulation eines frequenzmodulierten Eingangssignals | |
DE2606230C3 (de) | Abstimmschaltung für Überlagerungsempfänger | |
DE2735053B2 (de) | Digitaler Phasenregelkreis | |
EP0445884B1 (de) | Schaltungsanordnung zum Erzeugen einer vorgegebenen Anzahl Ausgangsimpulse | |
DE1537012A1 (de) | Netzwerksynchronisation in einem Zeitmultiplex-Vermittlungssystem | |
DE2435057A1 (de) | Schaltungsanordnung zum synchronisieren und/oder erneuten ausloesen eines generators zum erzeugen einer folge von pseudozufaelligen binaersignalen | |
DE102009034932B4 (de) | Zufallsfehlersignalgenerator | |
DE68910419T2 (de) | Statistische Kodierungsvorrichtung zur Erzeugung von Kodewörtern mit einer variablen Anzahl von Binärelementen. | |
EP1366574B1 (de) | Anordnung zur zeitsteuerung für mobile kommunikationssysteme | |
DE2704258C3 (de) | Digital-Analog-Wandler | |
DE69016506T2 (de) | Digitale phasenverriegelte Schleife. | |
DE4316494C1 (de) | Digitale Taktsynchronisierung | |
EP0508070B1 (de) | Verfahren und Schaltungsanordnung zur Erkennung des Synchronausfalls zweier Wortfolgen zwischen einem Messignal und einem Referenzsignal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ON | Later submitted papers | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: SUEDWESTRUNDFUNK -ANSTALT DES OEFFENTLICHEN RECHTS |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |