DE19815906A1 - Gehäuse für Leistungshalbleiter - Google Patents

Gehäuse für Leistungshalbleiter

Info

Publication number
DE19815906A1
DE19815906A1 DE19815906A DE19815906A DE19815906A1 DE 19815906 A1 DE19815906 A1 DE 19815906A1 DE 19815906 A DE19815906 A DE 19815906A DE 19815906 A DE19815906 A DE 19815906A DE 19815906 A1 DE19815906 A1 DE 19815906A1
Authority
DE
Germany
Prior art keywords
chip
leadframe
chips
lead frame
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19815906A
Other languages
English (en)
Inventor
Helmut Strack
Gottfried Beer
Xaver Schloegel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19815906A priority Critical patent/DE19815906A1/de
Publication of DE19815906A1 publication Critical patent/DE19815906A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Bauelement, das einen Chip (2) auf einem Leadframe (1) mit mehreren Leads (4) umfaßt, wobei der Chip (2) mit einem oder mehreren Bonddrähten (3a, 3b) mit einzelnen der Leads (4) verbunden ist. DOLLAR A Um in dem Bauelement eine größere Oberfläche für Halbleiterchips zur Verfügung zu stellen, wird das gattungsgemäße Gehäuse erfindungsgemäß so weitergebildet, daß sowohl auf einer ersten (7) als auch auf einer zweiten Oberfläche (8) des Leadframes (1) jeweils mindestens ein Chip (9, 10) angeordnet ist.

Description

Die Erfindung betrifft ein Bauelement, das einen Chip auf ei­ nem Leadframe mit mehreren Leads umfaßt, wobei der Chip mit einem oder mehreren Bonddrähten mit einzelnen der Leads ver­ bunden ist.
Bauelemente der genannten Art sind z. B. in ein TO220-Gehäuse eingebaute Leistungshalbleiter. Bei diesem Gehäuse wird ein Halbleiter-Chip mit auf einem "Leadframe" aufgelötet bzw. aufgeklebt. Das Leadframe besteht aus mehreren "Leads", die einerseits als elektrischer Anschluß des Chips nach außen dienen und andererseits als mechanische Halterung für den Chip dienen. Die Leads des Leadframes bestehen aus Cu oder Cu-Legierungen. Nach dem Befestigen des Chips auf dem Lead­ frame werden ein oder mehrere Drähte (Al, Cu oder Au etc.) auf Kontaktflächen auf dem Chip, d. h. auf die Chippad's und die entsprechenden Leads des Leadframes gebondet.
Ein Bauelement in einem TO220-Gehäuse ist in Fig. 2 im Quer­ schnitt dargestellt. Das Leadframe ist mit 1 bezeichnet. Es umfaßt mehrere Leads 4, die voneinander isoliert sind. Auf dem Leadframe 1 ist ein Chip 2 angeordnet. Der Chip 2 ist mit Bonddrähten 3a mit einzelnen der Leads 4 verbunden, die den elektrischen Anschluß des Chips 2 nach außen darstellen. Zum Schutz des Chips 2 und der feinen Bonddrähte 3a wird am Ende des Herstellungsprozesses des Bauelements der Aufbau aus Leadframe 1, Chip 2 und Bonddrähten 3a in einer Preßmasse 5 umhüllt.
Das Leadframe 1 dient neben der elektrischen Verbindung des Chips 2 nach außen und der mechanischen Stabilisierung des Aufbaus außerdem auch als Wärmesenke, in die die von dem Chip 2 erzeugte Wärme abfließt. Daher ist das Leadframe 1 mit ei­ nem Kühlkörperfortsatz 11 versehen, mit dem eine Befestigung des Leadframes 1 auf einem größeren Kühlkörper möglich ist. Die Befestigung kann mittels Verschraubung oder Anklemmen er­ folgen. Zur Vergrößerung der wärmeabstrahlenden Oberfläche und zu Befestigungszwecken ist in dem Kühlkörperfortsatz 11 eine Bohrung 6 vorgesehen.
Die maximale Chipgröße des Chips 2 ist damit einerseits durch die Größe des "heatsink" des Leadframes 1 bestimmt. Als Grundfläche für den Chip 2 kann aber andererseits auch deswe­ gen nicht die gesamte Oberfläche des Leadframes 1 ausgenutzt werden, weil noch Metalloberfläche z. B. für die Haftung der Preßmasse benötigt wird. Wird diese Oberfläche für die Haf­ tung der Preßmasse auf dem Leadframe zu klein gewählt, so be­ steht die Gefahr, daß sich die Preßmasse von dem Leadframe löst und das Gehäuse zerstört wird. In einem Gehäuse vom Typ TO220 z. B. haben Chips daher nur bis zu einer maximalen Grö­ ße von etwa 25mm2 Platz.
Die Einschränkung der in dem Bauelement verfügbaren Fläche für Chips ist nachteilig und verhindert den Einsatz von Halb­ leiter-Chips mit größerer Oberfläche für höhere Leistungen oder mit zusätzlichen Funktionen.
Es ist die Aufgabe der vorliegenden Erfindung, das gattungs­ gemäße Bauelement so weiterzubilden, daß in dem Bauelement eine größere Oberfläche für Halbleiter-Chips zur Verfügung steht.
Die Aufgabe wird erfindungsgemäß gelöst durch ein Bauelement mit den Merkmalen nach Anspruch 1. Bevorzugte Ausführungsfor­ men des erfindungsgemäßen Bauelements sind Gegenstand der Un­ teransprüche.
Die Lösung beruht im wesentlichen darauf, daß nicht nur eine Seite des Leadframes für die Chips verwendet wird, sondern auch die zweite Seite. Durch die Ausnutzung beider Seiten des Leadframes wird einerseits an sich bereits eine Verdopplung der zur Verfügung stehenden Oberfläche erreicht. Andererseits ergibt sich aus der erforderlichen beidseitigen Umpressung des Leadframes mit den Chips, daß die für die Haftung der Preßmasse auf dem Metall des Leadframes erforderliche Ober­ fläche auf dem Leadframe reduziert werden kann. Mit anderen Worten, die auf einer Seite des Leadframes zur Verfügung ste­ hende Oberfläche kann zu einem höheren Grad ausgenutzt werden als beim Stand der Technik.
Bei dem gattungsgemäßen Bauelement wird erfindungsgemäß so­ wohl auf einer ersten als auch auf einer zweiten Oberfläche des Leadframes jeweils mindestens ein Chip angeordnet.
Dabei können bei dem erfindungsgemäßen Bauelement mehrere Chips auf jeweils einer Oberfläche des Leadframes angeordnet werden. Dadurch kann das Bauelement für mehrere unterschied­ liche Funktionen ausgelegt werden und an verschiedene Anfor­ derungen angepaßt werden.
Der Vorteil des Bauelements liegt darin, daß die Montageflä­ che für Halbleiter-Chips verdoppelt wird. Außerdem ist bei Bauelementen mit symmetrisch umpreßten Gehäusen eine Umstel­ lung der Werkzeuge für die Montage der Bauelemente für die Weiterverarbeitung nicht erforderlich.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels, bei der Bezug genommen wird auf die beigefügten Zeichnungen.
Fig. 1 zeigt eine Ausführungsform des erfindungsgemäßen Bau­ elements im Querschnitt.
Fig. 2 zeigt das bereits beschriebene Bauelement in einem Aufbau nach dem Stand der Technik im Querschnitt.
In Fig. 1 ist eine Ausführungsform des erfindungsgemäßen Bau­ elements dargestellt. Gleiche Komponenten in der Darstellung in Fig. 1 wie in der Darstellung in Fig. 2 sind mit den glei­ chen Bezugszeichen versehen.
Das erfindungsgemäße Bauelement nach Fig. 1 unterscheidet sich von dem Bauelement nach dem Stand der Technik in Fig. 2 dadurch, daß sich auf der oberen Seite und der unteren Seite in der Figur jeweils ein Chip 9 und 10 befindet. Mit anderen Worten, durch die Anordnung von Halbleiter-Chips sowohl auf einer ersten Oberfläche 7 des Leadframes 1 als auch auf einer zweiten Oberfläche 8 des Leadframes 1 wird die für die Posi­ tionierung von Halbleiter-Chips verfügbare Fläche des Lead­ frames 1 verdoppelt. Es können statt nur eines Chips 2 auf dem Leadframe 1 zwei Chips 9 und 10 angeordnet werden.
Der Chip 9 auf der Oberseite des Leadframes 1 in Fig. 1 wird wie beim Stand der Technik über Bonddrähte 3a je nach Ver­ drahtungs- und Anschlußplan des Bauelements mit einigen der Leads 4 verbunden. Der Chip 10 auf der Unterseite des Lead­ frames 1 in Fig. 1 wird über Bonddrähte 3b je nach Funktion des Chips mit den entsprechenden Leads 4 verbunden. Die Rei­ henfolge des Bondens, also ob erst der obere Chip 9 und dann der untere Chip 10 verdrahtet wird oder umgekehrt, hängt von dem Montageverfahren der Chips bei der Herstellung des Bau­ elements ab.
Der Einbau der Halbleiter-Chips 9 und 10 in das Gehäuse des erfindungsgemäßen Bauelements erfordert gegenüber den Stand der Technik keine wesentliche Modifikation des Herstellungs­ verfahrens. Es kann z. B. eine Seite komplett montiert werden, d. h. der Chip 9 auf dem Leadframe 1 positioniert werden und gegebenenfalls das Drahtbonden bereits durchgeführt werden, und anschließend kann das gleiche Verfahren auf der Rückseite durchgeführt werden - wobei das Lot auf der Vorderseite 7 u. U. nochmals aufgeschmolzen wird. Die Chips 9 und 10 werden beim Aufschmelzen des Lots jedoch durch die Oberflächenspan­ nung festgehalten. Auch beim Umdrehen des Leadframes, um nach dem ersten Chip 9 den zweiten Chip 10 auf den Leadframe 1 zu positionieren, kann damit der erste Chip 9 nicht verrutschen oder herunterfallen, wobei davon ausgegangen wurde, daß sich der erste Chip 9 sich beim Löten des zweiten Chips 10 auf der Unterseite des Leadframes befindet. Beim Kleben der Chips 9 und 10 tritt das Problem der Haftung der Chips auf dem Lead­ frame ohnehin nicht auf.
Die Reihenfolge der Montage (Löten, Kleben) der beiden Chips 9 und 10 und des Bondens der Drähte 3a und 3b ist beliebig und stellt keine Einschränkung bei der Herstellung des erfin­ dungsgemäßen Bauelements dar. Dem Fachmann sind darüber hin­ aus mögliche Abänderungen des Herstellungsverfahrens für Bau­ elemente mit dem gattungsgemäßen Aufbau zur Verbesserung beim "Clamping" der Kontaktflächen und beim Drahtbonden der Leads 4 bekannt, die daher hier nicht weiter erläutert zu werden brauchen.
Nach dem Umpressen des Leadframes 1 mit den darauf montierten Chips 9 und 10, das nach dem Vorbild des Fullpack erfolgt, ist eine geringe Wärmeabfuhr der von einem oder beiden der Chips 9 und 10 erzeugten Wärme wie im Standardgehäuse nach dem Stand der Technik möglich. Wegen der höheren zur Verfü­ gung stehenden Chipfläche beim erfindungsgemäßen Bauelement gegenüber dem Bauelement nach den Stand der Technik ist für alle Anwendungen mit hohem Strom, die keine zusätzliche Küh­ lung brauchen, das erfindungsgemäße Bauelement aber sehr gut einsetzbar. Dabei sind Bauelemente, die keine zusätzliche Kühlung benötigen, z. B. Bauelemente mit kleinem Einschaltwi­ derstand.
Auch symmetrisch umpreßte Gehäuse, z. B. PDSO, brauchen für die hier beschriebene Anwendung nicht geändert zu werden; der Kunde, der kundenspezifische Chips 9 und 10 auf dem Leadframe 1 anbringt, braucht sein Montageequipment für die Anordnung der Chips auf dem Leadframe 1 also nicht umzustellen.
In der Beschreibung wurde jeweils ein Chip 9 und 10 auf jeder der Oberflächen des Leadframes 1 erläutert. Es können jedoch selbstverständlich auch mehrere Chips auf jeder Oberfläche angeordnet werden. Dadurch läßt sich das erfindungsgemäße Bauelement an spezielle Anforderungen anpassen.
Bezugszeichenliste
1
Leadframe
2
Chip
3
a Bonddraht oben
3
b Bonddraht unten
4
Lead/Draht
5
Preßmasse
6
Bohrung
7
erste Oberfläche des Leadframes
8
zweite Oberfläche des Leadframes
9
erster Chip
10
zweiter Chip
11
Kühlkörperfortsatz

Claims (3)

1. Bauelement, das einen Chip (2) auf einem Leadframe (1) mit mehreren Leads (4) umfaßt, wobei der Chip (2) mit einem oder mehreren Bonddrähten (3a, 3b) mit einzelnen der Leads (4) verbunden ist, dadurch gekennzeichnet, daß sowohl auf einer ersten (7) als auch auf einer zweiten Ober­ flache (8) des Leadframes (1) jeweils mindestens ein Chip (9, 10) angeordnet ist.
2. Bauelement nach Anspruch 1,
dadurch gekennzeichnet, daß mehrere Chips (9, 10) auf jeweils einer Oberfläche (7, 8) des Leadframes (1) angeordnet werden.
DE19815906A 1998-04-08 1998-04-08 Gehäuse für Leistungshalbleiter Withdrawn DE19815906A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19815906A DE19815906A1 (de) 1998-04-08 1998-04-08 Gehäuse für Leistungshalbleiter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19815906A DE19815906A1 (de) 1998-04-08 1998-04-08 Gehäuse für Leistungshalbleiter

Publications (1)

Publication Number Publication Date
DE19815906A1 true DE19815906A1 (de) 1999-10-14

Family

ID=7864086

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19815906A Withdrawn DE19815906A1 (de) 1998-04-08 1998-04-08 Gehäuse für Leistungshalbleiter

Country Status (1)

Country Link
DE (1) DE19815906A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10315532A1 (de) * 2003-04-04 2004-11-11 Infineon Technologies Ag Stromsensorvorrichtung in integrierter Ausführung
DE102010047128A1 (de) 2010-09-30 2012-04-05 Infineon Technologies Ag Hallsensoranordnung zum redundanten Messen eines Magnetfeldes
US9368434B2 (en) 2013-11-27 2016-06-14 Infineon Technologies Ag Electronic component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996013855A1 (en) * 1994-10-27 1996-05-09 National Semiconductor Corporation A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
US5640044A (en) * 1994-04-15 1997-06-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing said semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640044A (en) * 1994-04-15 1997-06-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing said semiconductor device
WO1996013855A1 (en) * 1994-10-27 1996-05-09 National Semiconductor Corporation A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10315532A1 (de) * 2003-04-04 2004-11-11 Infineon Technologies Ag Stromsensorvorrichtung in integrierter Ausführung
DE10315532B4 (de) * 2003-04-04 2014-08-14 Infineon Technologies Ag Stromsensorvorrichtung in integrierter Ausführung und Verfahren zum Herstellen
DE102010047128A1 (de) 2010-09-30 2012-04-05 Infineon Technologies Ag Hallsensoranordnung zum redundanten Messen eines Magnetfeldes
US20120081109A1 (en) * 2010-09-30 2012-04-05 Infineon Technologies Ag Hall sensor arrangement for the redundant measurement of a magnetic field
US9151809B2 (en) 2010-09-30 2015-10-06 Infineon Technologies Ag Hall sensor arrangement for the redundant measurement of a magnetic field
US9368434B2 (en) 2013-11-27 2016-06-14 Infineon Technologies Ag Electronic component

Similar Documents

Publication Publication Date Title
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102005039478B4 (de) Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102015101674B4 (de) Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
WO1998015005A1 (de) Mikroelektronisches bauteil in sandwich-bauweise
DE10393769B4 (de) Halbleiterbauelement mit Klemmen zum Verbinden mit externen Elementen
DE112008002559T5 (de) Drahtlose Halbleiterbaugruppe für effiziente Wärmeabfuhr
DE102005039165A1 (de) Halbleiterleistungsbauteil mit vertikalem Strompfad durch einen Halbleiterleistungschip und Verfahren zu dessen Herstellung
DE102007032775B4 (de) Leistungsverstärker
EP1083603B1 (de) Leistungshalbleiter-Modul
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102020106492A1 (de) Chip -package, verfahren zum bilden eines chip -packages, halbleitervorrichtung, halbleiteranordnung, dreiphasensystem, verfahren zum bilden einer halbleitervorrichtung und verfahren zum bilden einer halbleiteranordnung
DE10336747A1 (de) Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE19902462B4 (de) Halbleiterbauelement mit Chip-on-Chip-Aufbau
DE19815906A1 (de) Gehäuse für Leistungshalbleiter
EP1839344B1 (de) Leuchtdiode sowie led-lichtquelle
DE10249331B4 (de) Kühlvorrichtung
DE112021002694T5 (de) Halbleiterbauteil und verfahren zur herstellung des halbleiterbauteils
DE19928576C2 (de) Oberflächenmontierbares LED-Bauelement mit verbesserter Wärmeabfuhr
DE10303933B4 (de) Halbleiterbauelement mit verringerter anschlussbedingter parasitärer Induktivität und/oder Kapazität
DE102005011159B4 (de) Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben
DE102019113021A1 (de) Elektronikkomponente für ein Fahrzeug mit verbesserter elektrischer Kontaktierung eines Halbleiterbauelements sowie Herstellungsverfahren
DE10349477A1 (de) Halbleiterbauteile mit einem Gehäuse und mit einem Halbleiterchip, sowie Verfahren zur Herstellung desselben
DE102007050608A1 (de) Gehäuse für einen Halbleiter-Chip

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal
8165 Unexamined publication of following application revoked