DE19742673A1 - Ein-Ausgabepufferspeicherschaltung, durch die die für Ein- und Ausgabepufferoperationen erforderlichen Datentransferoperationen minimiert werden können - Google Patents

Description

Die vorliegende Erfindung betrifft ein Datenverarbei­ tungssystem zum Verarbeiten eines Programm- oder Objektda­ tensatzes, z. B. einer ATM-Zelle, mit einer vorgegebenen An­ zahl von Daten und insbesondere eine Ein-Ausgabepufferspei­ cherschaltung, die in einem Ein-Ausgabeabschnitt des Verar­ beitungssystems angeordnet ist oder als Schnittstelle zum Übertragen und Empfangen des Objektdatensatzes zu bzw. von einer Verarbeitungs-Pipeline im Verarbeitungssystem dient.

Beispielsweise wird eine derartige herkömmliche Ein-Ausgabepufferspeicherschaltung in einem LSI-Schaltkreis (großintegrierter Schaltkreis) zum Verarbeiten einer ATM-(asynchronischer Transfermodus) Zelle verwendet und ist in einem Eingabe- oder einem Ausgabeabschnitt des LSI-Schaltkreises angeordnet, um als Puffervorrichtung zum Kom­ pensieren bzw. Absorbieren oder Puffern der Differenz zwi­ schen einer Dateneingabe- oder -ausgaberate außerhalb des LSI-Schaltkreises und einer Datenverarbeitungsrate innerhalb des LSI-Schaltkreises zu dienen.

Wenn ein Verarbeitungssystem innerhalb des LSI-Schalt­ kreises mehrere interne Datenverarbeitungsstufen aufweist, wird ein einem Eingabepufferspeicher zugeführter Objektda­ tensatz über die internen Datenverarbeitungsstufen übertra­ gen, um einen Ausgabepufferspeicher zu erreichen, nachdem bei jeder Stufe eine Datenübertragung bzw. ein Datentransfer und eine interne Datenverarbeitung wiederholt wurden. Alter­ nativ ist in einem anderen Verarbeitungssystem mit einer durch einen Mikroprozessor gebildeten internen Datenverar­ beitungsschaltung erwünscht, daß durch eine Pufferspeicher­ schaltung sowohl ein sequentieller Zugriff für Ein- und Aus­ gabe auf einer FIFO- (First-in-first-out) Basis als auch ein wahlfreier oder Direktzugriff für eine interne Datenverar­ beitung ermöglicht wird.

Fig. 1 zeigt eine typische herkömmliche Eingabepuffer­ speicherschaltung. Die Eingabepufferspeicherschaltung weist einen Eingabeport (FIFO-Eingabeport) 2 und einen Eingabepuf­ ferspeicher auf. Der Eingabepufferspeicher weist eine Einga­ besteuerungsschaltung (FIFO-Eingabesteuerungsschaltung) 3 und ein Speicherelement 31 mit einem ersten und einem zwei­ ten Speicherport IWDATA bzw. ORDATA auf. In der Eingabepuf­ ferspeicherschaltung werden Eingangsdaten als Objektdaten sequentiell über den Eingabeport 2 zugeführt. Unter der Steuerung durch die Eingabesteuerungsschaltung 3 werden die Eingangsdaten über den ersten Speicherport IWDATA als ge­ schriebene Daten in das Speicherelement 31 geschrieben. Die geschriebenen Daten werden über den zweiten Speicherport ORDATA aus dem Speicherelement 31 ausgelesen. Wenn die ge­ schriebenen Daten über den zweiten Speicherport ORDATA aus­ gelesen werden, wird in Abhängigkeit von der Leichtigkeit der Bildung einer Schnittstelle oder einer Verbindung mit einem internen Verarbeitungssystem (nicht dargestellt) ein wahlfreier oder Direktzugriff oder ein sequentieller Zu­ griff, z. B. eine auf einem FIFO-Prinzip basierende Ausgabe, ausgewählt. Bei einem sequentiellen Zugriff ist eine zusätz­ liche Steuerungsschaltung (nicht dargestellt) erforderlich.

Fig. 2 zeigt eine typische herkömmliche Ausgabepuffer­ speicherschaltung. Die Ausgabepufferspeicherschaltung weist einen Ausgabeport (FIFO-Ausgabeport) 5 und einen Ausgabepuf­ ferspeicher auf. Der Ausgabepufferspeicher weist ein Spei­ cherelement 31 mit einem ersten und einem zweiten Speicher­ port IWDATA und ORDATA und eine Ausgabesteuerungsschaltung (FIFO-Ausgabesteuerungsschaltung) 6 auf. Nach Abschluß aller Verarbeitungen in einem internen Verarbeitungssystem werden die verarbeiteten Daten über den ersten Speicherport IWDATA in einem wahlfreien oder Direktschreibmodus oder einem se­ quentiellen Schreibmodus als geschriebene Daten in das Spei­ cherelement 31 geschrieben. Unter der Steuerung durch die Ausgabesteuerungsschaltung 6 werden die geschriebenen Daten über den zweiten Speicherport ORDATA gelesen, um sie sequen­ tiell vom Ausgabeport 5 aus zugeben.

Fig. 3 zeigt ein typisches Verarbeitungssystem mit meh­ reren internen Verarbeitungsstufen. Das Verarbeitungssystem weist einen Eingabepufferspeicher 32, einen Ausgabepuffer­ speicher 33 und erste bis N-te (wobei N eine positive ganze Zahl ist, die größer ist als Eins) interne Verarbeitungsstu­ fen 34₁ bis 34 _N zwischen dem Eingabe- und dem-Ausgabepuffer­ speicher 32 bzw. 33 auf. Objektdaten werden im wesentlichen vom Eingabepufferspeicher 32 zur ersten internen Verarbei­ tungsstufe 34₁ übertragen, um sie durch eine erste Verarbei­ tung in erste verarbeitete Daten zu verarbeiten. Die ersten verarbeiteten Daten werden von der ersten internen Verarbei­ tungsstufe 34₁ zur zweiten internen Verarbeitungsstufe 34₂ übertragen, um sie durch eine zweite Verarbeitung in zweite verarbeitete Damen zu verarbeiten. Ahnlicherweise werden die (N-1)-ten verarbeiteten Daten der N-ten internen Verarbei­ tungsstufe 34 _N zugeführt, um sie durch eine N-te Verarbei­ tung in verarbeitete Ausgangsdaten zu verarbeiten, die dem Ausgabepufferspeicher 33 zugeführt werden. Jede der zweiten bis N-ten internen Verarbeitungsstufen 34₁ bis 34 _N weist ei­ nen an einem Eingangsabschnitt angeordneten Pufferspeicher 35 auf, um die Verarbeitungsphasendifferenz zwischen der vorangehenden internen Verarbeitungsstufe und der betrachte­ ten internen Verarbeitungsstufe zu kompensieren oder zu ab­ sorbieren.

In der JP-A-274516/1992 wird eine Systemanordnung zum Speichern digitaler Daten auf einer FIFO-Basis beschrieben, durch die die Größe einer Schaltungsstruktur erheblich redu­ ziert werden kann (vergl. Fig. 2 in der Veröffentlichung). Die Systemanordnung weist mehrere Direktzugriffsspeicher auf, die jeweils eine Einzelzugrifftorschaltung (Einzelport) und eine Steuereinheit zum Steuern des Zugriffs auf die Di­ rektzugriffspeicher aufweisen, so daß Schreib- und Leseope­ rationen auf die bzw. von den Direktzugriffsspeichern gleichzeitig oder asynchron ausgeführt werden.

In der JP-A-73591/1990 (entspricht der US-A-5255238) wird ein FIFO-Speicher beschrieben, der nicht nur eine ge­ wöhnliche FIFO-Funktion mit serieller Ein- und Ausgabe auf­ weist, sondern auch eine Direktzugriffsfunktion ausführt. Der FIFO-Speicher weist ein Speicherzellenfeld und einen Me­ chanismus zum Festlegen eines sequentiellen Zugriffs oder eines Direktzugriffs auf das Speicherzellenfeld auf. Der Me­ chanismus ermöglicht einen sequentiellen Zugriff und einen Direktzugriff auf das Speicherzellenfeld.

Die vorstehend erwähnten herkömmlichen Systeme weisen folgende Nachteile auf.

Ein Nachteil einer Ein-Ausgabepufferspeicherschaltung, bei der eine Kombination aus den in Fig. 1 und 2 dargestell­ ten herkömmlichen Schaltungsstrukturen verwendet wird, ist ein erhöhter Energieverbrauch. In der Ein-Ausgabepuffer­ speicherschaltung, bei der die in Fig. 1 und 2 dargestellten herkömmlichen Schaltungsstrukturen verwendet werden, dient jeder der Ein- und Ausgabepufferspeicher einfach als FIFO-Speicher. Daher müssen an einem Ausgangsende des Eingabepuf­ ferspeichers oder an einem Eingangsende des Ausgabepuffer­ speichers alle Objektdaten übertragen werden. Ähnlicherweise werden zwischen den internen Verarbeitungsstufen im wesent­ lichen alle Objektdaten übertragen. Dies führt dazu, daß häufig interne Elemente an Schaltungsabschnitten, über die die Objektdaten übertragen werden, geschaltet werden.

Ein anderer Nachteil der Ein-Ausgabepufferspeicher­ schaltung, bei der die in Fig. 1 und 2 dargestellten her­ kömmlichen Schaltungsstrukturen verwendet werden, ist eine Zunahme der Schaltungsgröße bzw. des Schaltungsumfangs eines Datentransfersteuerungsabschnitts. Wie in Verbindung mit dem ersten Nachteil beschrieben wurde, werden in der herkömmli­ chen Schaltung Datentransferoperationen an vielen Stellen ausgeführt. Dadurch nimmt die Schaltungsgröße bzw. der Schaltungsumfang des Datentransfersteuerungs- und -ausfüh­ rungsabschnitts zu. Dadurch wird die Gesamtschaltungsgröße nachteilig beeinflußt.

Ein weiterer Nachteil der in Fig. 3 dargestellten her­ kömmlichen Schaltungsstruktur ist eine Zunahme der Puffer­ speichergröße durch die Pufferspeicher 35 zum Absorbieren oder Kompensieren der Verarbeitungsphasendifferenz zwischen den Verarbeitungsstufen. Nachstehend wird als Beispiel die Operation zum Übertragen der Objektdaten von der vorangehen­ den internen Verarbeitungsstufe zur nachfolgenden internen Verarbeitungsstufe betrachtet. Es wird hierbei vorausge­ setzt, daß die Verarbeitung in der vorangehenden internen Verarbeitungsstufe abgeschlossen ist und der Datentransfer ausgeführt wird, bevor die nachfolgende interne Verarbei­ tungsstufe bereit ist, die nächsten Objektdaten zu empfan­ gen. In diesem Fall muß der Pufferspeicher 35 die Verarbei­ tungsphasendifferenz zwischen der vorangehenden und der nachfolgenden internen Verarbeitungsstufe absorbieren oder kompensieren. Wenn der Pufferspeicher 35 an jedem Abschnitt angeordnet ist, wo ein Datentransfer ausgeführt wird, nimmt die Schaltungsgröße unvermeidlich zu.

Ein weiterer Nachteil der in Fig. 3 dargestellten, her­ kömmlichen Schaltungsstruktur besteht darin, daß im Verar­ beitungssystem eine große Verarbeitungsverzögerung vorhanden ist. Die Daten werden zwischen den Verarbeitungsstufen immer dann übertragen, wenn die Verarbeitung in der vorangehenden Verarbeitungsstufe abgeschlossen ist. Außerdem durchlaufen die Daten den Pufferspeicher 35 an jedem Übergang zwischen den Verarbeitungsstufen, was sich als Nachteil herausge­ stellt hat. Durch diese Struktur nimmt die Gesamtverzögerung zwischen der Dateneingabe und -ausgabe unvermeidlich zu.

Ein noch weiterer Nachteil der vorstehend erwähnten herkömmlichen Schaltungsstruktur ist eine unzureichende Ver­ arbeitungsleistung. Gemäß der vorstehend erwähnten JP-A-274516/1992 können sequentielle Schreib- und sequentielle Leseoperationen zum bzw. vom Pufferspeicher gleichzeitig ausgeführt werden, ein wahlfreier oder Direktzugriff ist je­ doch unmöglich. Daher dient der Pufferspeicher lediglich als FIFO-Speicher. Nachdem die Daten durch Datentransfer vom FIFO-Speicher extrahiert wurden, ist eine Datenverarbeitung möglich. Wie in der JP-A-73591/1990 beschrieben, kann durch sequentielle Schreib- und sequentielle Leseoperationen sowie durch wahlfreien Zugriff auf die Daten Bezug genommen werden und können die Daten überschrieben werden. Es ist jedoch nur ein Speicher vorhanden, so daß der Mechanismus zum Festlegen mehrerer Zugriffsanforderungen und dadurch mehrerer Zu­ griffsoperationen unmöglich ist. In beiden in den zwei vor­ stehend erwähnten Veröffentlichungen erwähnten Fällen ist es nicht möglich, eine Ein-/Ausgabe bzw. eine Bezugnah­ me/Modifikation der Objektdaten gleichzeitig auszuführen. Daher kann die Verarbeitungsfähigkeit oder -leistung des Verarbeitungssystems nicht verbessert werden.

Es ist eine Aufgabe der vorliegenden Erfindung, eine Ein-Ausgabepufferspeicherschaltung bereitzustellen, durch die die Häufigkeit oder Anzahl von Datentransferoperationen, die in einem Datenweg von der Dateneingabe zur Datenausgabe erforderlich sind, minimiert wird, um den Energieverbrauch zu reduzieren, die Schaltungsgröße eines Datentransfersteue­ rungsabschnitts zu reduzieren, eine einem internen Daten­ transfer zugeordnete Pufferspeicherstufe zu eliminieren und die Verarbeitungsverzögerung in einem gesamten Verarbei­ tungssystem zu vermindern.

Es ist eine andere Aufgabe der vorliegenden Erfindung, eine Ein-Ausgabepufferspeicherschaltung bereitzustellen, durch die Datenverarbeitungsoperationen, z. B. Eingabe, in­ terne Datenverarbeitung und Ausgabe von Objektdaten, wie beispielsweise ATM-Zellen, gleichzeitig ausgeführt werden können, um das Leistungsvermögen zu verbessern.

Diese Aufgaben werden durch die Merkmale der Patentan­ sprüche gelöst.

In der erfindungsgemäßen Ein-Ausgabepufferspeicher­ schaltung wird der der Schaltung zugeführte und in ein be­ stimmtes der internen Speicherelemente geschriebene Daten­ satz nicht übertragen, bis er vom Ausgabeport extrahiert wurde, wird jedoch durch Zugriff vom Direktzugriffport ver­ arbeitet, der mit einem beliebigen der internen Speicherele­ mente verbunden werden kann, wobei die Verbindung aufeinan­ derfolgend von einem auf ein anderes Element umgeschaltet werden kann.

Jedes der internen Speicherelemente wird durch die Schaltsteuerungsschaltung gesteuert, um es wahlweise mit der Eingabesteuerungsschaltung, dem Direktzugriffport oder der Ausgabesteuerungsschaltung zu verbinden. Das interne Spei­ cherelement dient als Eingabe-FIFO-Speicher, Direktzu­ griffspeicher für interne Datenverarbeitung und Aus­ gabe-FIFO-Speicher, wenn es mit der Eingabesteuerungsschaltung, dem Direktzugriffport bzw. der Ausgabesteuerungsschaltung verbunden ist.

Die internen Speicherelemente sind jeweils unabhängige interne Speicherelemente mit unabhängigen Speicherports. D.h., daß eine auf einem FIFO-Prinzip basierende Eingabeope­ ration, mindestens eine Direktzugriffoperation und eine auf einem FIFO-Prinzip basierende Ausgabeoperation für verschie­ dene interne Speicherelemente oder verschiedene Datensätze gleichzeitig ausgeführt werden können. D.h., daß bezüglich eines einzelnen Datensatzes eine auf einem FIFO-Prinzip ba­ sierende Eingabeverarbeitung, eine interne Datenverarbeitung durch Direktzugriff und eine auf einem FIFO-Prinzip basie­ rende Ausgabeverarbeitung in einer Pipeline-Verarbeitung ausgeführt werden.

Die Schaltsteuerungsschaltung kann eine Schaltsteuerung durch ein Zeit- oder Zustandüberwachungsverfahren ausführen. Beim Zeitüberwachungsverfahren wird nach Ablauf einer vorge­ gebenen Zeitdauer ein bestimmter Zugriffport auf einen näch­ sten Zugriffport geschaltet. Beim Zustandüberwachungsverfah­ ren wird der Schaltvorgang bezüglich des Zustands des Zu­ griffs von einem aktuell mit dem internen Speicherelement verbundenen Zugriffport und des Zustands der Verfügbarkeit des als nächstes zu verbindenden Zugriffports gesteuert.

Bei der erfindungsgemäßen Ein-Ausgabespeicherpuffer­ schaltung wird, außer bei auf einem FIFO-Prinzip basierenden Eingabe- und auf einem FIFO-Prinzip basierenden Ausgabeope­ rationen, nicht der gesamte Datensatz übertragen. Daher kön­ nen ein mit dem Datentransfer verbundener erhöhter Energie­ verbrauch und eine Zunahme der Schaltungsgröße des Daten­ transfersteuerungsabschnitts vermieden werden. Außerdem ist zwischen den Verarbeitungsstufen kein spezieller Pufferspei­ cher zum Kompensieren von Verarbeitungsphasendifferenzen er­ forderlich. Statt dessen wird ein Pufferspeicher zum Kompen­ sieren von Verarbeitungsphasendifferenzen durch das gesamte Verarbeitungssystem gemeinsam genutzt. Dadurch kann eine Pufferspeicherstufe zwischen den Verarbeitungsstufen elimi­ niert und die Verarbeitungsverzögerung im gesamten System vermindert werden. Die vorstehend beschriebene gemeinsame Nutzung des Pufferspeichers entspricht dem Konzept eines ge­ meinsam genutzten Pufferspeichers in einem ATM-Schalter. Insbesondere wird keine bestimmte Pufferspeicherressource an einer bestimmten Position im System fest bereitgestellt, sondern ein erforderlicher Teil der Pufferspeicherressource wird einer Position zugewiesen, an der er vorübergehend er­ forderlich ist. Dadurch kann die Speicherressource effizient als Ganzes genutzt werden.

Nachstehend werden mehrere bevorzugte Ausführungsformen der Erfindung unter Bezug auf die beigefügten Zeichnungen beschrieben; es zeigen:

Fig. 1 ein Blockdiagramm einer herkömmlichen Eingabe­ pufferspeicherschaltung;

Fig. 2 ein Blockdiagramm einer herkömmlichen Ausgabe­ pufferspeicherschaltung;

Fig. 3 ein Blockdiagramm eines herkömmlichen Verarbei­ tungssystems mit mehreren internen Verarbeitungsstufen;

Fig. 4 ein Blockdiagramm einer ersten Ausführungsform einer erfindungsgemäßen Ein-Ausgabepufferspeicherschaltung;

Fig. 5 ein ausführliches Blockdiagramm der in Fig. 4 dargestellten Ein-Ausgabepufferspeicherschaltung;

Fig. 6 ein Impulsdiagramm zum Beschreiben der Arbeits­ weise der in Fig. 5 dargestellten Ein-Ausgabepufferspeicher­ schaltung;

Fig. 7 ein erstes Beispiel einer Schaltungsanordnung der in Fig. 5 dargestellten Ein-Ausgabepufferspeicher­ schaltung;

Fig. 8 ein zweites Beispiel der Schaltungsanordnung der in Fig. 5 dargestellten Ein-Ausgabepufferspeicherschaltung;

Fig. 9 ein Blockdiagramm einer zweiten Ausführungsform einer erfindungsgemäßen Ein-Ausgabepufferspeicherschaltung;

Fig. 10 ein Blockdiagramm einer dritten Ausführungsform einer erfindungsgemäßen Ein-Ausgabepufferspeicherschaltung; und

Fig. 11 ein Blockdiagramm einer vierten Ausführungsform einer erfindungsgemäßen Ein-Ausgabepufferspeicherschaltung.

Die in Fig. 4 dargestellte erste Ausführungsform einer erfindungsgemäßen Ein-Ausgabepufferspeicherschaltung dient zum Puffern einer Folge von Datensätzen, die eine vorgegebe­ ne Anzahl von Daten aufweisen. Die Ein-Ausgabepuffer­ speicherschaltung weist auf: mehrere interne Speicherelemen­ te 1, die jeweils eine geeignete Speicherkapazität aufwei­ sen, um jeden Datensatz zu speichern, einen Eingabeport 2, dem die Daten jedes Datensatzes zugeführt werden, eine mit dem Eingabeport 2 verbundene Eingabesteuerungsschaltung 3, der sequentiell Daten jedes Datensatzes vom Eingabeport 2 zugeführt werden, um jeden Datensatz in ein beliebiges der internen Speicherelemente 1 zu schreiben, mehrere Direktzu­ griffports 4, die jeweils für einen Zugriff auf ein beliebi­ ges der internen Speicherelemente 1 dienen, um eine interne Datenverarbeitung auszuführen, einen Ausgabeport 5, eine mit dem Ausgabeport 5 verbundene Ausgabesteuerungsschaltung 6 zum Lesen jedes Datensatzes von einem beliebigen der inter­ nen Speicherelemente 1 als einen gelesenen Datensatz, um die Daten des gelesenen Datensatzes sequentiell dem Ausgabeport 5 zuzuführen, und eine Schaltsteuerungsschaltung 7 zum Steu­ ern der Verbindung eines beliebigen der internen Speicher­ elemente 1 zur Eingabesteuerungsschaltung 3, der Verbindung eines beliebigen der internen Speicherelemente 1 zu jedem der Direktzugriffports 4 und der Verbindung eines beliebigen der internen Speicherelemente 1 zur Ausgabesteuerungsschal­ tung 6. In diesem Fall steuert die Schaltsteuerungsschaltung 7 die internen Speicherelemente 1, um jedes der internen Speicherelemente 1 nacheinander mit der Eingabesteuerungs­ schaltung 3, den Direktzugriffports 4 und der Ausgabesteue­ rungsschaltung 6 zu verbinden.

Zu einem bestimmten Zeitpunkt wird jedes der internen Speicherelemente 1 mit der Eingabesteuerungsschaltung 3, den Direktzugriffports 4 oder der Ausgabesteuerungsschaltung 6 verbunden. Diese Verbindungen werden unter der Steuerung durch die Schaltsteuerungsschaltung 7 geschaltet.

Gemäß Fig. 5 wird vorausgesetzt, daß die Anzahl der Di­ rektzugriffports 4 gleich zwei ist, während die Anzahl der internen Speicherelemente 1 gleich vier ist. In der Figur sind die beiden Direktzugriffports 4 durch 4₁ und 4₂ als er­ ster bzw. als zweiter Direktzugriffport bezeichnet, während die vier internen Speicherelemente 1 durch A, B, C und D als erste bis vierte interne Speicherelemente bezeichnet sind. Wie in Fig. 5 dargestellt, weist die Schaltsteuerungsschal­ tung 7 einen Verbindungseinrichtungsmechanismus 8 zum Ein­ richten der Verbindung der Eingabesteuerungsschaltung 3, des ersten und des zweiten Direktzugriffports 4₁ und 4₂ bzw. der Ausgabessteuerungsschaltung 6 zu einem beliebigen der ersten bis vierten internen Speicherelemente 1-A bis 1-D auf. Das Schalten der Verbindung wird für Adressenbusse, Datenbusse, Speicherzugriffsteuerungssignale und ähnliche gemeinsam aus­ geführt. Außer dem Verbindungseinrichtungsmechanismus 8 weist die Schaltsteuerungsschaltung 7 einen Verbindungs­ schaltsteuerungsmechanismus 9 zum Steuern des Verbindungs­ einrichtungsmechanismus 8 gemäß der Definition eines Verbin­ dungsschaltzustands auf.

Nachstehend wird unter Bezug auf Fig. 5 und 6 die Ar­ beitsweise dieser Ausführungsform einer Ein-Ausgabepuffer­ speicherschaltung beschrieben.

Mehrere Datensätze a, b, c, d, e, f, g, . . . werden über den Eingabeport 2 zugeführt. Am Anfang der Operation richtet der Verbindungseinrichtungsmechanismus 8 in der Schaltsteue­ rungsschaltung 7 die Verbindung zwischen der Eingabesteue­ rungsschaltung 3 und dem ersten internen Speicherelement 1-A ein. Dadurch wird der Datensatz a in das erste interne Spei­ cherelement 1-A geschrieben (a-Eingabesteuerung). Nach Ab­ schluß der Eingabe des Datensatzes a schaltet der Verbin­ dungseinrichtungsabschnitt 8 die Verbindung des ersten in­ ternen Speicherelements 1-A auf den ersten Direktzugriffport 4₁ (Direktzugriff #1). Nachdem das erste interne Speicher­ element 1-A mit dem darin gespeicherten Datensatz a mit dem ersten Direktzugriffport 4₁ verbunden ist und einer Lesezu­ griff- oder einer Schreibzugriffoperation unterzogen wurde, schaltet der Verbindungseinrichtungsmechanismus 8 die Ver­ bindung des ersten internen Speicherelements 1-A auf den zweiten Direktzugriffport 4₂ (Direktzugriff #2). Nachdem das erste interne Speicherelement 1-A mit dem zweiten Direktzu­ griffport 4₂ verbunden ist und einer Lesezugriff- oder einer Schreibzugriffoperation unterzogen wurde, wird das interne Speicherelement 1-A mit der Ausgabesteuerungsschaltung 6 verbunden (a-Ausgabesteuerung). Dadurch kann der Datensatz a sequentiell als Ausgangsdaten gelesen werden.

Auf ähnliche Weise werden die dem Datensatz a folgenden Datensätze b, c, d, e, f, g, . . . unter der Steuerung durch die Eingabesteuerungsschaltung 3 in die internen Speicher­ elemente 1-B, 1-C, 1-D, 1-A, 1-B, 1-C, . . . geschrieben. Dar­ aufhin wird jeder der Datensätze b, c, d, e, f, g, . . . ver­ arbeitet, wobei die Verbindung nacheinander zum ersten Di­ rektzugriffport 4₁, zum zweiten Direktzugriffport 4₂ und zur Ausgabesteuerungsschaltung 6 geschaltet wird, und schließ­ lich zu Ausgangsdaten verarbeitet. Die ersten bis vierten internen Speicherelemente 1-A bis 1-D weisen jeweils unab­ hängige Ports auf, und auf die ersten bis vierten internen Speicherelemente wird unabhängig zugegriffen. Daher wird dieses System in einer Pipeline-Struktur betrieben. Bei je­ der Stufe können verschiedene Datensätze gleichzeitig verar­ beitet werden.

Der Verbindungseinrichtungsmechanismus 8 wird durch den Verbindungsschaltsteuerungsmechanismus 9 gemäß der Definiti­ on des Verbindungsschaltzustands gesteuert. Beispielsweise kann die Definition derart sein, daß, nachdem eine vorgege­ bene Zeitdauer nach der Einrichtung einer Verbindung zu der Eingabesteuerungsschaltung 3, der Ausgabesteuerungsschaltung 6 oder den Direktzugriffports 4 (die zusammengefaßt als Zu­ griffport bezeichnet werden können) verstrichen ist, die Verbindung auf einen nächsten Zugriffport geschaltet wird. Alternativ kann die Definition derart sein, daß die Verbin­ dung in Antwort auf eine Anzeige oder Mitteilung über den Abschluß des Zugriffs von einem aktuell verbundenen aktuel­ len Zugriffport freigegeben wird, und unmittelbar eine neue Verbindung eingerichtet wird, wenn der nächste zu verbinden­ de Zugriffport für eine Verbindung bereit ist, und, falls dies nicht der Fall ist, ein Verbindungsbereitschaftszustand beibehalten wird, bis der nächste Zugriffport für eine Ver­ bindung bereit ist. Bei einzelnen Anwendungen werden diese Definitionen in Abhängigkeit von den Eigenschaften der zu verarbeitenden Objektdaten oder den Eigenschaften der Opera­ tion des zu verbindenden Zugriffports selektiv festgelegt. Zur Vereinfachung werden die erstgenannte und die letztge­ nannte Definition nachstehend als Zeitbasisdefinition bzw. als Zustandbasisdefinition bezeichnet.

Nachstehend wird unter Bezug auf Fig. 7 eine erste Schaltungsanordnung einer Ein-Ausgabepufferspeicherschaltung ausführlich beschrieben. Bei dieser Anordnung verwendet der Verbindungsschaltsteuerungsmechanismus die Zeitbasisdefini­ tion. D.h., die Verbindung wird geschaltet, nachdem eine vorgegebene Zeitdauer abgelaufen ist, wie vorstehend be­ schrieben. Die Definition für die Schaltoperation von der Verbindung zur Eingabesteuerungsschaltung 3 zur Verbindung zum ersten Direktzugriffport 4₁ ist jedoch verschieden.

Wie in Fig. 7 dargestellt, weisen die Zugriffports die Eingabesteuerungsschaltung 3, den ersten und den zweiten Di­ rektzugriffport 4₁ und 4₂ und die Ausgabesteuerungsschaltung 6 auf. Die Eingabesteuerungsschaltung 3 weist einen Schreib­ steuerungsabschnitt 10 zum Erzeugen von Adressen 23, Daten 24, Schreibimpulsen 25 und Schreibabschlußimpulsen 26 auf, um die sequentiell zugeführten Objektdatensätze in die Spei­ cherelemente 1 zu schreiben, und einen Schreibobjektspezifi­ zierungsabschnitt 11 zum Spezifizieren einer von mehreren schreibbaren Oberflächen einer Schreibobjektoberfläche.

Jeder von ersten, bis vierten Speicherblöcken, die durch A, B, C und D bezeichnet sind, weist auf: das Speicherele­ ment 1, einen Adresseneingangsmultiplexer 12 für ein von je­ dem Zugriffport zugeführtes Adresseneingangssignal, einen Dateneingangsmultiplexer 13 für ein von jedem Zugriffport zugeführtes Dateneingangssignal und mit einer Schreibfunkti­ on in das Speicherelement 1, einen Schreibsteuerungsein­ gangsmultiplexer 14 für ein von jedem Zugriffport zugeführ­ tes Schreibsteuerungseingangssignal und mit einer Schreib­ funktion in das Speicherelement 1, ein Positionsregister 13 zum Halten von Informationen, die einen Ziel-Zugriffport an­ zeigen, der aktuell mit dem in Betracht kommenden Speicher­ block verbunden werden soll, einen Positionsdecodierer 16 zum Decodieren des Wertes des Positionsregisters 15, um ein Signal zu erzeugen, das die Verbindung des Speicherblocks mit dem Ziel-Zugriffport anzeigt, einen Zeitgeber 17, der in Antwort auf einen Systemtakt automatisch gestartet wird, und immer dann gestoppt wird, wenn der Ziel-Zugriffport aktuali­ siert wird, und die Zeitdauer der Verbindung zum Ziel-Zugriffport anzeigt, einen Vergleicher 19, durch den ent­ schieden wird, ob die durch den Zeitgeber 17 gemessene Zeit­ dauer eine vorgewählte Verbindungsschaltdauer 18 erreicht oder nicht, die für jeden einzelnen Speicherblock oder für die Speicherblöcke gemeinsam definiert ist, ein ODER-Gatter 20 zum Erzeugen eines Zeitgeber-Rücksetzzustandes, wenn ein Verbindungsschaltvorgang stattfindet oder die Schreibopera­ tion des Eingangsdatensatzes abgeschlossen ist, und ODER-Gatter 21 und 22 zum Erzeugen eines Positionsregister­ wert-Aktualisierungszustands, nachdem die Schreiboperation des Datensatzes von der Eingangssteuerungsschaltung 3 in den Speicherblock abgeschlossen ist, oder nachdem ein Verbin­ dungsschaltvorgang stattgefunden hat.

Nachstehend wird die Arbeitsweise der in Fig. 7 darge­ stellten Schaltungsanordnung beschrieben. Am Anfang der Ope­ ration zeigt das Positionsregister 15 in jedem der Speicher­ blöcke den Verbindungszustand (00) einer Verbindung zur Ein­ gabesteuerungsschaltung 3 an. Alle Oberflächen werden in ei­ nem Bereitschaftszustand gehalten, bei dem eine Adressenein­ gabe, eine Dateneingabe oder eine Schreibimpulseingabe von der Eingabesteuerungsschaltung 3 ausgewählt werden. Ein Zei­ gerregister 27 im Schreibobjektspezifizierungsabschnitt 11 der Eingabesteuerungsschaltung 3 zeigt jedoch den Speicher­ block A (00) an. Daher werden die Speicherzugriffsteuerungs­ signale (die Schreibimpulse und die Schreibabschlußimpulse) für die Schreibzugriffoperation für den Datensatz a als er­ ste Eingangsdaten nur dem Speicherblock A zugeführt. Den vom Speicherblock A verschiedenen, übrigen Speicherblöcken wer­ den keine zu schreibenden Daten zugeführt. Wenn der Daten­ satz a in den Speicherblock A geschrieben ist und dem Spei­ cherblock A der Schreibabschlußimpuls zugeführt wurde, wird das Positionsregister 15 auf einen Wert (01) aktualisiert, der die Verbindung zum ersten Direktzugriffport 4₁ anzeigt. Gleichzeitig wird das Zeigerregister 27 des Schreibob­ jektspezifizierungsabschnitts 11 im Ausgabesteuerungsab­ schnitt 3 auf einen Wert (01) aktualisiert, der den Spei­ cherblock B bezeichnet. Im Speicherblock A dient der Wert des Positionsregisters 15 dazu, durch das mit dem ersten Di­ rektzugriffport 4₁ verbundene Verarbeitungssystem erzeugte Signale bezüglich des Adresseneingabesignals, des Datenein­ gabesignals und des Schreibimpulses auszuwählen. Durch ein Ausgangssignal des Positionsdecodierers 16 im Schreibblock A wird dem mit dem ersten Direktzugriffport 4₁ verbundenen Verarbeitungssystem angezeigt, daß der Speicherblock A aktu­ ell mit dem ersten Direktzugriffport 4₁ verbunden ist. Wenn der erste Direktzugriffport 4₁ für eine Schreibzugriffopera­ tion auf den Speicherblock A zugreift, ohne den Speicher­ block, auf den zugegriffen werden soll, zu spezifizieren, wird das Ziel automatisch als Speicherblock A festgelegt. Im Fall einer Lesezugriffoperation wird eine Adressenanzeige so ausgeführt, daß die Daten auf dem Bus A als die zu lesenden Daten ausgewählt werden, ohne daß der Ziel-Speicherblock, auf den zugegriffen werden soll, festgelegt wird. Während der vorstehend erwähnten Verarbeitung wird der Zeitgeber 17 im Speicherblock A von einem Rücksetzwert Null gestartet, und der Zeitgeber mißt kontinuierlich die Zeitdauer, während der der Speicherblock A mit dem ersten Direktzugriffport 4₁ verbunden ist. Wenn der Vergleicher 19 erfaßt, daß die Zeit­ dauer der Verbindung des Speicherblocks A zum ersten Direkt­ zugriffport 4₁ die vorgewählte Zeitdauer erreicht hat, wird der Zeitgeber 17 wieder auf den Wert Null zurückgesetzt, während das Positionsregister 15 auf einen Wert (10) aktua­ lisiert wird, der die Verbindung zum zweiten Direktzugriff­ port 4₂ anzeigt. Die Arbeitsweise des Systems während einer Verbindung zum zweiten Direktzugriffport 4₂ ist derjenigen während der Verbindung zum ersten Direktzugriffport 4₁ ähn­ lich und wird nicht näher beschrieben.

Nach Abschluß der Verbindung zum zweiten Direktzugriff­ port 4₂ und nach dem Schalten der Verbindung zur Ausgabe­ steuerungsschaltung 6 ist die Operation der während der Ver­ bindung zum ersten oder zum zweiten Direktzugriffport 4₁ bzw. 4₂ ausgeführten Operation ähnlich. Während einer Ver­ bindung zur Ausgabesteuerungsschaltung 6 wird keine Schreib­ zugriffoperation ausgeführt. Wenn die Zeitdauer der Verbin­ dung zur Ausgabesteuerungsschaltung 6 die durch den Zeitge­ ber vorgegebene Zeitdauer erreicht hat, wird das Positions­ register 15 im Speicherblock auf den Wert (00) aktualisiert, der die Verbindung zur Eingabesteuerungsschaltung 3 anzeigt. Der Speicherblock ist dann bereit für die Eingabe des Daten­ satzes a.

Nachstehend wird unter Bezug auf Fig. 8 eine zweite Schaltungsanordnung der Ein-Ausgabepufferspeicherschaltung beschrieben. Bei dieser Schaltungsanordnung wird die Zu­ standbasisdefinition zum Schalten der Verbindung im Verbin­ dungsschaltsteuerungsmechanismus 9 verwendet. D.h., die Ver­ bindung wird in Abhängigkeit vom Zustand des Abschlusses des Zugriffs vom aktuell verbundenen Zugriffport und vom Zustand der Verfügbarkeit des nächsten zu verbindenden Zugriffports geschaltet.

Wie in Fig. 8 dargestellt, weisen die Zugriffports die Eingabesteuerungsschaltung 3, den ersten und den zweiten Di­ rektzugriffport 4₁ und 4₂ und die Ausgabesteuerungsschaltung 6 auf. Die Eingabesteuerungsschaltung 3 weist einen Schreib­ steuerungsabschnitt 10 zum Erzeugen von Adressen 23, Daten 24, Schreibimpulsen 25 und Schreibabschlußimpulsen 26 auf, um die sequentiell zugeführten Objektdatensätze in die Spei­ cherelemente 1 zu schreiben, und einen Schreibobjektspezifi­ zierungsabschnitt 11 zum Spezifizieren einer von mehreren schreibbaren Oberflächen als Schreibobjektoberfläche.

Jeder der durch A, B, C und D bezeichneten ersten bis vierten Speicherblöcke weist auf: das Speicherelement 1, ei­ nen Adresseneingangsmultiplexer 12 für ein von jedem Zu­ griffport zugeführtes Adresseneingangssignal, einen Daten­ eingangsmultiplexer 13 für ein von jedem Zugriffport zuge­ führtes Dateneingangssignal und mit einer Schreibfunktion in das Speicherelement 1, einen Schreibsteuerungseingangsmulti­ plexer 14 für ein von jedem Zugriffport zugeführtes Schreib­ steuerungseingangssignal und mit einer Schreibfunktion in das Speicherelement 1, ein Positionsregister 15 zum Halten von Informationen, die einen aktuell mit dem in Betracht kommenden Speicherblock zu verbindenden Ziel-Zugriffport an­ zeigen, einen Positionsdecodierer 16 zum Decodieren des Wer­ tes des Positionsregisters 15, um ein Signal zu erzeugen, durch das die Verbindung des Speicherblocks mit dem Ziel-Zugriffport angezeigt wird, und einen endlichen Automaten 28 zum Erzeugen eines Positionsregister-Aktualisierungs­ steuerungssignals bezüglich des Wertes des Positionsregi­ sters im Speicherblock und der Information, die den Zustand des Zugriffs jedes Zugriffports auf den Speicherblock an­ zeigt.

Nachstehend wird die Arbeitsweise der in Fig. 8 darge­ stellten Schaltungsanordnung beschrieben. Am Anfang der Ope­ ration zeigt das Positionsregister 15 in jedem der Speicher­ blöcke den Verbindungszustand (00) zur Eingabesteuerungs­ schaltung 3 an. Alle Oberflächen werden in einem Bereit­ schaftszustand gehalten, bei dem eine Adresseneingabe, eine Dateneingabe oder eine Schreibimpulseingabe von der Eingabe­ steuerungsschaltung 3 ausgewählt werden. Ein Zeigerregister 27 im Schreibobjektspezifizierungsabschnitt 11 der Eingabe­ steuerungsschaltung 3 zeigt jedoch den Speicherblock A (00) an. Daher werden die Speicherzugriffsteuerungssignale (die Schreibimpulse und die Schreibabschlußimpulse) für die Schreibzugriffoperation für den Datensatz a als erste Ein­ gangsdaten nur dem Speicherblock A zugeführt. Den vom Spei­ cherblock A verschiedenen, übrigen Speicherblöcken werden keine zu schreibenden Daten zugeführt. Wenn dem Positionsre­ gister 15 im Speicherblock A der Datensatz a und der Schreibabschlußimpuls zugeführt wurde, wird das Positionsre­ gister 15 auf einen Wert (01) aktualisiert, der die Verbin­ dung zum ersten Direktzugriffport 4₁ anzeigt. Gleichzeitig wird das Zeigerregister 27 des Schreibobjektspezifizierungs­ abschnitts 11 im Eingabesteuerungsabschnitt 3 auf einen Wert (01) aktualisiert, der den Speicherblock B anzeigt. Im Spei­ cherblock A dient der Wert des Positionsregisters 15 dazu, durch das mit dem ersten Direktzugriffport 4₁ verbundene Verarbeitungssystem erzeugte Signale bezüglich dem Adressen­ eingabesignal, dem Dateneingabesignal und dem Schreibimpuls auszuwählen. Durch ein Ausgangssignal des Positionsdecodie­ rers 16 im Speicherblock A wird dem mit dem ersten Direktzu­ griffport 4₁ verbundenen Verarbeitungssystem angezeigt, daß der Speicherblock A aktuell mit dem ersten Direktzugriffport 4₁ verbunden ist. Wann der erste Direktzugriffport 4₁ für eine Schreibzugriffoperation auf den Speicherblock A zu­ greift, ohne den Speicherblock, auf den zugegriffen werden soll, zu spezifizieren, wird das Ziel automatisch als Spei­ cherblock A festgelegt. Im Fall einer Lesezugriffoperation wird eine Adressenanzeige so ausgeführt, daß die zu lesenden Daten auf dem Bus A wiedergewonnen werden, ohne daß der Ziel-Speicherblock, auf den zugegriffen werden soll, festge­ legt wird. Wenn der Speicherblock A mit dem ersten Direktzu­ griffport 4₁ verbunden ist, d. h., wenn das Positionsregister 15 im Speicherblock A den Wert "01" aufweist, erzeugt der erste Direktzugriffport 4₁ eine den Abschluß des Zugriffs darstellende Speicherblockzugriffanzeige. Außerdem erzeugt der zweite Direktzugriffport 4₂ eine andere Speicherblockzu­ griffanzeige, die den Nichtzugriffzustand anzeigt. Wenn der endliche Automat 28 im Speicherblock A diese Speicherblock­ zugriffanzeigen erfaßt, wird das Positionsregister 15 im Speicherblock A auf den Wert (10) aktualisiert, der eine Verbindung zum zweiten Direktzugriffport 4₂ anzeigt. Die Sy­ stemoperation während einer Verbindung zum zweiten Direktzu­ griffport 42 ist der Operation während einer Verbindung zum ersten Direktzugriffport 4₁ ähnlich und wird nicht näher be­ schrieben.

Nach Abschluß der Verbindung zum zweiten Direktzugriff­ port 4₂ und nach dem Schalten der Verbindung zur Ausgabe­ steuerungsschaltung 6 erfaßt der endliche Automat 28 im Speicherblock A den Zugriffabschluß als durch die Ausgabe­ steuerungsschaltung 6 erzeugte Speicherblockzugriffanzeige, woraufhin das Positionsregister 15 im Speicherblock A auf den Wert (00) aktualisiert wird, aber eine Verbindung zur Eingabesteuerungsschaltung 3 anzeigt. Der Speicherblock ist dann für die Eingabe des Datensatzes a bereit.

Nachstehend wird unter Bezug auf Fig. 9 eine zweite Ausführungsform einer erfindungsgemäßen Ein-Ausgabepuffer­ speicherschaltung beschrieben.

Wie in Fig. 9 dargestellt, sind die Ausgabesteuerungs­ schaltung 6 und der Ausgabeport 5 der ersten Ausführungsform durch einen Direktzugriff-Ausgabeport 29 ersetzt. Diese Aus­ führungsform ist geeignet, wenn die Ein-Ausgabepuffer­ speicherschaltung in einem System verwendet wird, bei dem anstatt des sequentiellen Zugriffs der Direktzugriff als be­ vorzugter Modus zum Extrahieren der Ausgangsdaten verwendet wird.

Nachstehend wird unter Bezug auf Fig. 10 eine dritte Ausführungsform einer erfindungsgemäßen Ein-Ausgabepuffer­ speicherschaltung beschrieben.

Wie in Fig. 10 dargestellt, sind die Eingabesteuerungs­ schaltung 3 und der Eingabeport 2 der ersten Ausführungsform durch einen Direktzugriff-Eingabeport 30 ersetzt. Diese Aus­ führungsform ist geeignet, wenn die Ein-Ausgabepuffer­ speicherschaltung in einem System verwendet wird, bei dem anstatt des sequentiellen Zugriffs der Direktzugriff als be­ vorzugter Modus der Eingabe von Eingangsdaten verwendet wird.

Nachstehend wird unter Bezug auf Fig. 11 eine vierte Ausführungsform einer erfindungsgemäßen Ein-Ausgabepuffer­ speicherschaltung beschrieben.

Wie in Fig. 11 dargestellt, sind die Eingabesteuerungs­ schaltung 3 und der Eingabeport 2 der ersten Ausführungsform durch den Direktzugriff-Eingabeport 30 ersetzt. Außerdem sind die Ausgabesteuerungsschaltung 6 und der Ausgabeport 5 der ersten Ausführungsform durch den Direktzugriff-Ausgabe­ port 29 ersetzt. Diese Ausführungsform ist geeignet, wenn die Ein-Ausgabepufferspeicherschaltung in einem System ver­ wendet wird, bei dem anstatt des sequentiellen Zugriffs der Direktzugriff als Dateneingabe- bzw. -ausgabemodus bevorzugt ist.

Ein erster Vorteil der vorliegenden Erfindung ist, daß die Häufigkeit oder Anzahl von Datentransferoperationen im Verarbeitungssystem minimiert werden kann. Dadurch kann die Schaltungsgröße des Verarbeitungssystems reduziert werden. Dies ist der Fall, weil die für die Datentransferoperationen verwendete Steuerungsschaltung im Verarbeitungssystem we­ sentlich reduziert werden kann. Außerdem kann der Energie­ verbrauch reduziert werden. Dies ist der Fall, weil durch die geringere Anzahl von Datentransferoperationen die Anzahl von Schaltvorgängen für die Elemente im System vermindert wird. Insbesondere in LSI-Schaltungen mit einer CMOS-Struktur kann der Energieverbrauch wirksam reduziert werden.

Ein zweiter Vorteil der vorliegenden Erfindung ist, daß die Pufferspeichergröße zum Kompensieren der Verarbeitungs­ phasendifferenz zwischen den Stufen der Verarbeitungs-Pipe­ line des Verarbeitungssystems reduziert werden kann. Da­ durch kann die Gesamtgröße des Systems reduziert werden. Dies ist der Fall, weil die einzelnen Pufferspeicher nicht fest zwischen den Stufen angeordnet sein müssen, sondern der gemeinsame Pufferspeicher im gesamten System gemeinsam ge­ nutzt wird. Dadurch wird die Effizienz der Verwendung der Speicherressource insgesamt verbessert. Außerdem kann die Verarbeitungsverzögerung im Gesamtsystem reduziert werden. Dies ist der Fall, weil die Pufferspeicher zwischen den Ver­ arbeitungsstufen im System eliminiert sind, so daß keine un­ nötige feste interne Verzögerung mehr vorhanden ist. Ent­ sprechend dem entstehenden Bedarf wird auf einen minimalen Anteil der Pufferspeicherressource zugegriffen.

Ein dritter Vorteil der vorliegenden Erfindung besteht darin, daß, wenn die Ein-Ausgabepufferspeicherschaltung in einer Mikroprozessorschaltung verwendet wird, verschiedene Operationen, z. B. Dateneingabe, Bezugnahme auf Daten, Daten­ modifikation und Datenausgabe, in einer Pipeline-Verarbei­ tung gleichzeitig ausgeführt werden können. Daher ist die parallele Betriebsfähigkeit in verschiedenen Abschnitten des Systems verbessert, so daß die Leistungsfähigkeit des Sy­ stems in der Datenverarbeitung erhöht ist.

Claims (7)

1. Ein-Ausgabepufferspeicherschaltung zum Puffern einer Folge von Eingangsdatensätzen, um eine Folge von Aus­ gangsdatensätzen zu erzeugen, mit:
einem Eingabeport zum Empfangen jeder der Ein­ gangsdatensätze;
mehreren internen Speicherelementen mit jeweils einer geeigneten Speicherkapazität zum Speichern jeder der Eingangsdatensätze;
einer mit dem Eingabeport verbundenen Eingabe­ steuerungsschaltung zum Schreiben jedes der Eingangsdatensätze in ein beliebiges der internen Speicherelemente als in­ ternen Datensatz;
mindestens einem Direktzugriffport zum Ausführen eines direkten Zugriffs auf ein beliebiges der internen Speicherelemente, um den internen Datensatz eines be­ liebigen der internen Speicherelemente einer internen Datenverarbeitung zu unterziehen und einen verarbeite­ ten Datensatz zu erzeugen;
einem Ausgabeport;
einer mit dem Ausgabeport verbundenen Ausgabe­ steuerungsschaltung zum Auslesen des verarbeiteten Da­ tensatzes aus einem beliebigen der internen Speicher­ elemente als gelesenen Datensatz, um den gelesenen Da­ tensatz dem Ausgabeport als jeden der Ausgangsdatensät­ ze zuzuführen; und
einer Schaltsteuerungsschaltung zum Steuern der internen Speicherelemente, um jedes der internen Spei­ cherelemente nacheinander mit der Eingabesteuerungs­ schaltung, dem Direktzugriffport und der Ausgabesteue­ rungsschaltung zu verbinden.

2. Schaltung nach Anspruch 1, wobei jedes der internen Speicherelemente als Eingabe-FIFO- (First-in-first-out) Speicher arbeitet, wenn jedes der internen Speicherele­ mente unter der Steuerung durch die Schaltsteuerungs­ schaltung mit der Eingabesteuerungsschaltung verbunden ist, jedes der internen Speicherelemente als Direktzu­ griffspeicher arbeitet, wenn jedes der internen Spei­ cherelemente unter der Steuerung durch die Schaltsteue­ rungsschaltung mit dem Direktzugriffport verbunden ist, und jedes der internen Speicherelemente als Ausgabe-FIFO- (First-in-first-out) Speicher arbeitet, wenn je­ des der internen Speicherelemente unter der Steuerung durch die Schaltsteuerungseinrichtung mit der Ausgabe­ steuerungsschaltung verbunden ist.

3. Schaltung nach Anspruch 1 oder 2, wobei die Schalt­ steuerungsschaltung in einem vorgegebenen Zeitintervall die mit der Eingabesteuerungsschaltung, dem Direktzu­ griffport bzw. der Ausgabesteuerungsschaltung verbunde­ nen internen Speicherelemente periodisch schaltet, um eine Ausgabeoperation des Ausgangsdatensatzes von einem der internen Speicherelemente zum Ausgabeport durch die Ausgabesteuerungsschaltung, eine Direktzugriffoperation zu einem anderen der internen Speicherelemente durch den Direktzugriffport und eine Eingabeoperation des Eingangsdatensatzes vom Eingabeport zu einem noch ande­ ren der internen Speicherelemente durch die Eingabe­ steuerungsschaltung im vorgegebenen Zeitintervall gleichzeitig auszuführen.

4. Schaltung nach Anspruch 1, 2 oder 3, wobei die Schalt­ steuerungsschaltung die mit der Eingabesteuerungsschal­ tung, dem Direktzugriffport bzw. der Ausgabesteuerungs­ schaltung verbundenen internen Speicherelemente in ei­ nem zustandabhängigen Zeitintervall schaltet, um eine Ausgabeoperation des Ausgangsdatensatzes von einem der internen Speicherelemente zum Ausgabeport durch die Ausgabesteuerungsschaltung, eine Direktzugriffoperation zu einem anderen der internen Speicherelemente durch den Direktzugriffport und eine Eingabeoperation des Eingangsdatensatzes vom Eingabeport zu einem noch ande­ ren der internen Speicherelemente durch die Eingabe­ steuerungsschaltung im zustandabhängigen Zeitintervall gleichzeitig auszuführen, wobei das zustandabhängige Zeitintervall in Abhängigkeit vom Zustand der aktuellen Verbindung jedes der internen Speicherelemente zur Ein­ gabesteuerungsschaltung, zum Direktzugriffport und zur Ausgabesteuerungsschaltung und von einem anderen Zu­ stand der Verfügbarkeit der Eingabesteuerungsschaltung, des Direktzugriffports und der Ausgabesteuerungsschal­ tung bestimmt ist, mit der/dem jedes der internen Spei­ cherelemente aufeinanderfolgend verbunden wird.

5. Schaltung nach einem der Ansprüche 1 bis 4, wobei:
der mindestens eine Direktzugriffport mehrere Di­ rektzugriffports sind;
die Schaltsteuerungsschaltung jedes der internen Speicherelemente nacheinander mit den mehreren Direkt­ zugriffports verbindet, so daß die mehreren Direktzu­ griffports mehrere direkte Zugriffe auf jedes der in­ ternen Speicherelemente ausführen, um den internen Da­ tensatz jedes der internen Speicherelemente in einer Pipeline-Verarbeitung mehreren internen Datenverarbei­ tungen zu unterziehen, um einen verarbeiteten Datensatz zu erzeugen.

6. Schaltung nach einem der Ansprüche 1 bis 5, wobei ein Direktzugriff-Ausgabeport für eine Kombination aus der Ausgabesteuerungsschaltung und dem Ausgabeport ersetzt ist, um den verarbeiteten Datensatz aus einem beliebi­ gen der internen Speicherelemente als den gelesenen Da­ tensatz auszulesen und den gelesenen Datensatz als je­ den der Ausgangsdatensätze aus zugeben.

7. Schaltung nach einem der Ansprüche 1 bis 6, wobei ein Direktzugriff-Eingabeport für eine Kombination aus dem Eingabeport und, der Eingabesteuerungsschaltung ersetzt ist, um jeden der Eingangsdatensätze zu empfangen und jeden der Eingangsdatensätze als den internen Datensatz in einen beliebigen der internen Speicherelemente zu schreiben.