DE19741436A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE19741436A1
DE19741436A1 DE1997141436 DE19741436A DE19741436A1 DE 19741436 A1 DE19741436 A1 DE 19741436A1 DE 1997141436 DE1997141436 DE 1997141436 DE 19741436 A DE19741436 A DE 19741436A DE 19741436 A1 DE19741436 A1 DE 19741436A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor component
pads
nickel
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1997141436
Other languages
English (en)
Inventor
Achim Dipl Ing Neu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1997141436 priority Critical patent/DE19741436A1/de
Publication of DE19741436A1 publication Critical patent/DE19741436A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Description

Die Erfindung betrifft ein Halbleiterbauelement mit einem aus mehreren Schichten aufgebauten Bauelementkörper, der eine Si­ liciumoxidschicht aufweist, auf welcher leitfähige Pads zum Anschluß von Anschlußdrähtchen vorgesehen sind.
Unter Pads werden allgemein Anschlußkontaktstellen am Bauele­ mentkörper verstanden, an denen Anschlußdrähtchen angebracht werden können, die zur elektrischen Verbindung des Halblei­ terbauelements (Chips) mit anderen elektrisch leitenden Be­ reichen der Umgebung dienen.
Um die Anschlußdrähtchen auf den Pads befestigen zu können, ist es erforderlich, die Metallisierung der Pads auf die ent­ sprechende Montagetechnik abzustimmen. Bei der sogenannten Wirebond-Montage, bei welcher die Verbindung mittels Ultra­ schall und gegebenenfalls zusätzlicher Temperatur geschaffen wird, wird üblicherweise als Metallisierung für die Pads eine Aluminiumlegierung in der Form AlSi1, AlCu0,5, AlSiCu verwen­ det. Diese Metallisierungen befinden sich direkt auf Sili­ cium, Siliciumdioxid, Titan oder anderen Diffusionsbarrieren, die als Sperrschicht dienen, oder können sich auch direkt auf aktiv geschalteten Strukturen befinden. Als weitere Montage­ technik ist die Löttechnik bekannt, die insbesondere bei der Flip-Chip-Montage, beispielsweise auf Leadframe, Ball-Grid- Array-Substrat oder einem PC-Board verwendet wird. Da Kupfer jedoch eine hohe Diffusions- und Migrationsneigung hat, er­ fordert der Einsatz von Kupferpads die Notwendigkeit einer Diffusionssperre, um das Eindringen des Kupfers in den Chipaufbau zu verhindern. Hierzu wird üblicherweise eine Ti­ tan-, Titan-Wolfram- oder Titan-Nitrit-Basis verwendet.
Nachteilig ist bei diesen bekannten Pad-Metallisierungen, daß sie nur für jeweils eine Montagetechnik geeignet sind, so daß bei verschiedenen Bausteinarten entweder zwei verschiedene Montagelinien oder kostspielige Umrüstungen der bestehenden Montagelinie erforderlich sind.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Halblei­ terbauelement gemäß dem Oberbegriff des Anspruchs 1 zu schaf­ fen, welches sowohl lötfähig als auch wirebondfähig ist.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale des An­ spruchs 1 gelöst. Vorteilhafte Ausführungsformen der Erfin­ dung sind in den weiteren Ansprüchen beschrieben.
Beim erfindungsgemäßen Halbleiterbauelement weisen die Pads eine Nickelschicht auf. Eine derartige Nickelschicht ist so­ wohl lötfähig als auch wirebondfähig, so daß die beiden ent­ sprechenden Arten von Montagetechniken bzw. Fertigungslinien verwendet werden können. Darüber hinaus ist Nickel ein Me­ tall, das unter Umständen auch eine Befestigung des Anschlus­ ses mittels Leitkleber an den Pads ermöglicht. Von Vorteil ist, daß Nickel eine geringe Diffusionsneigung hat, so daß es selbst als Diffusionssperre wirkt und daher direkt auf das Siliciumoxid aufgebracht werden kann.
Gemäß einer vorteilhaften Ausführungsform der Erfindung ist die Nickelschicht von einer oxidationsverhindernden Deck­ schicht aus leitendem Metall bedeckt. Besonders vorteilhaft ist es hierbei, wenn diese Deckschicht aus Palladium mit einer Dicke von 0,05 bis 0,3 µm, aus Gold mit einer Dicke von 0,1 bis 0,4 µm oder aus einer Kombination einer Palladium- und Goldschicht mit einer Palladiumdicke von 0,05 bis 0,3 µm und einer Golddicke von 20 bis 100 nm besteht. Mittels einer der­ artigen Deckschicht kann die Korrosion des Nickels zuverläs­ sig verhindert werden. Weiterhin kann auf einen Underfill bei der Flip-Chip-Montage verzichtet werden, d. h. auf eine Aus­ füllung von Spalten zwischen dem Bauelementkörper und der darunterliegenden Trägerschicht, beispielsweise mittels Sili­ kongel.
Von Vorteil ist weiterhin, daß Nickel, Palladium und Gold Standard-Targets für Sputter-Anlagen und damit kostengünsti­ ger als komplexe Mehrlegierungstargets sind.
Die Erfindung wird nachfolgend anhand der Zeichnungen bei­ spielhaft näher erläutert. Diese zeigt in der einzigen Figur in schematischer Weise einen Vertikalschnitt durch ein Halb­ leiterbauelement im Bereich eines Pads.
Das dargestellte Halbleiterbauelement besteht aus einer Ba­ sisschicht 1 aus Silicium, die von einer darüberliegenden Si­ liciumoxidschicht 2 bedeckt ist. Im Bereich eines Pads 3 ist die Siliciumoxidschicht 2 im Vergleich zu den Umgebungsberei­ chen etwas erhöht. Auf dem erhöhten Bereich der Siliciumoxid­ schicht 2 ist eine Nickelschicht 4 mit einer Dicke von 0,5 bis 2 µm aufgebracht. Diese Nickelschicht 4 ist wiederum von einer Deckschicht 5, beispielsweise aus Palladium mit einer Dicke von 0,05 bis 0,3 µm, bedeckt.
In den Seitenbereichen neben dem Pad 3 ist die Silicumoxid­ schicht 2 von einer weiteren Siliciumoxidschicht 6 überdeckt, welche mittels CVD-Verfahren (Chemical Vapor Deposition) auf­ gebracht wird.
Diese gesamte Anordnung wird bei der Herstellung des Bauele­ ments mit einer weiteren Schutzschicht 7 überdeckt, die bei­ spielsweise aus Siliciumnitrid bestehen kann. Diese Schutz­ schicht 7 wird anschließend im Bereich des Pads 3 wieder ab­ geätzt, so daß die Pad-Metllisierung freiliegt.
Bezugszeichenliste
1
Basisschicht aus Silicium
2
Siliciumoxid
3
Pad
4
Nickelschicht
5
Deckschicht
6
Siliciumoxidschicht
7
Schutzschicht

Claims (6)

1. Halbleiterbauelement mit einem aus mehreren Schichten auf­ gebauten Bauelementkörper, der thermisches Siliciumoxid (2) aufweist, auf welcher leitfähige Pads (3) zum Anschluß von Kontakten vorgesehen sind, dadurch gekennzeichnet, daß die Pads (3) eine Nickelschicht (4) aufweisen.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Nickelschicht (4) von einer oxidationsverhindernden Deck­ schicht (5) aus leitfähigem Metall bedeckt ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Nickelschicht (4) 0,5 bis 2 µm dick ist.
4. Halbleiterbauelement nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Deckschicht (5) aus Palladium besteht und eine Dicke von 0,05 bis 0,3 µm hat.
5. Halbleiterbauelement nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Deckschicht (5) aus Gold besteht und eine Dicke von 0,1 bis 0,4 µm hat.
6. Halbleiterbauelement nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Deckschicht (5) aus einer Palladiumschicht mit 0,05 bis 0,3 µm Dicke und einer darüber angeordneten Goldschicht mit 20 bis 100 nm Dicke besteht.
DE1997141436 1997-09-19 1997-09-19 Halbleiterbauelement Ceased DE19741436A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997141436 DE19741436A1 (de) 1997-09-19 1997-09-19 Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997141436 DE19741436A1 (de) 1997-09-19 1997-09-19 Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE19741436A1 true DE19741436A1 (de) 1998-12-17

Family

ID=7842980

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997141436 Ceased DE19741436A1 (de) 1997-09-19 1997-09-19 Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE19741436A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1024531A2 (de) * 1999-01-27 2000-08-02 Shinko Electric Industries Co. Ltd. Halbleiterscheibe und Anordnung mit säulenförmigen Elektroden
WO2003028088A2 (en) * 2001-09-27 2003-04-03 Unitive Electronics, Inc. Methods of forming metallurgy structures for wire and solder bonding and related structures
US7427557B2 (en) 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7839000B2 (en) 2002-06-25 2010-11-23 Unitive International Limited Solder structures including barrier layers with nickel and/or copper
US7879715B2 (en) 2002-06-25 2011-02-01 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
DE102014107018A1 (de) * 2014-05-19 2015-11-19 Infineon Technologies Ag Halbleitervorrichtung mit lötbaren und bondbaren elektrischen Kontaktplättchen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268849A (en) * 1978-11-03 1981-05-19 National Semiconductor Corporation Raised bonding pad
JPS58105554A (ja) * 1981-12-18 1983-06-23 Oki Electric Ind Co Ltd Ｉ／ｃチツプ
DE3704547A1 (de) * 1987-02-13 1988-08-25 Bbc Brown Boveri & Cie Verfahren zur herstellung von loetpads und bondpads auf duennschichthybridschaltungen
JPH03190239A (ja) * 1989-12-20 1991-08-20 Fujitsu Ltd はんだバンプの製造方法
JPH08293522A (ja) * 1995-04-24 1996-11-05 Mitsubishi Materials Corp 半導体装置の耐熱電極

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268849A (en) * 1978-11-03 1981-05-19 National Semiconductor Corporation Raised bonding pad
JPS58105554A (ja) * 1981-12-18 1983-06-23 Oki Electric Ind Co Ltd Ｉ／ｃチツプ
DE3704547A1 (de) * 1987-02-13 1988-08-25 Bbc Brown Boveri & Cie Verfahren zur herstellung von loetpads und bondpads auf duennschichthybridschaltungen
JPH03190239A (ja) * 1989-12-20 1991-08-20 Fujitsu Ltd はんだバンプの製造方法
JPH08293522A (ja) * 1995-04-24 1996-11-05 Mitsubishi Materials Corp 半導体装置の耐熱電極

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 6-260577 A. In: Patent Abstracts of Japan, E-1644, 14.12.1994, Vol. 18, No. 661 *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1024531A3 (de) * 1999-01-27 2001-11-28 Shinko Electric Industries Co. Ltd. Halbleiterscheibe und Anordnung mit säulenförmigen Elektroden
US7220657B2 (en) 1999-01-27 2007-05-22 Shinko Electric Industries, Co., Ltd. Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
EP1024531A2 (de) * 1999-01-27 2000-08-02 Shinko Electric Industries Co. Ltd. Halbleiterscheibe und Anordnung mit säulenförmigen Elektroden
WO2003028088A2 (en) * 2001-09-27 2003-04-03 Unitive Electronics, Inc. Methods of forming metallurgy structures for wire and solder bonding and related structures
WO2003028088A3 (en) * 2001-09-27 2003-11-20 Unitive Electronics Inc Methods of forming metallurgy structures for wire and solder bonding and related structures
US6762122B2 (en) 2001-09-27 2004-07-13 Unitivie International Limited Methods of forming metallurgy structures for wire and solder bonding
US7665652B2 (en) 2001-09-27 2010-02-23 Unitive International Limited Electronic devices including metallurgy structures for wire and solder bonding
US7839000B2 (en) 2002-06-25 2010-11-23 Unitive International Limited Solder structures including barrier layers with nickel and/or copper
US8294269B2 (en) 2002-06-25 2012-10-23 Unitive International Electronic structures including conductive layers comprising copper and having a thickness of at least 0.5 micrometers
US7879715B2 (en) 2002-06-25 2011-02-01 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
US7427557B2 (en) 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
US7834454B2 (en) 2004-03-10 2010-11-16 Unitive International Limited Electronic structures including barrier layers defining lips
US8487432B2 (en) 2004-03-10 2013-07-16 Amkor Technology, Inc. Electronic structures including barrier layers and/or oxidation barriers defining lips and related methods
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
DE102014107018A1 (de) * 2014-05-19 2015-11-19 Infineon Technologies Ag Halbleitervorrichtung mit lötbaren und bondbaren elektrischen Kontaktplättchen
US9496237B2 (en) 2014-05-19 2016-11-15 Infineon Technologies Ag Semiconductor device having solderable and bondable electrical contact pads

Similar Documents

Publication Publication Date Title
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE60132855T2 (de) Kontaktierungsstruktur einer integrierten Leistungsschaltung
DE19709295B4 (de) Halbleiterbaugruppe
DE102006022254B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen
EP0698290B1 (de) Leistungshalbleiterbauelement mit pufferschicht
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102005006333A1 (de) Halbleiterbauteil mit mehreren Bondanschlüssen und Verfahren zur Herstellung desselben
DE102011053149B4 (de) Die-Struktur, Die-Anordnung und Verfahren zum Prozessieren eines Dies
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102006015447A1 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE102005039165A1 (de) Halbleiterleistungsbauteil mit vertikalem Strompfad durch einen Halbleiterleistungschip und Verfahren zu dessen Herstellung
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE19741436A1 (de) Halbleiterbauelement
DE102013105084A1 (de) Bump-on-trace-verbindungsstruktur für flip-chip-gehäuse
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE102006023998B4 (de) Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
EP1532682B1 (de) Halbleiterwafer mit elektrisch verbundenen kontakt- und prüfflächen
EP0152557A1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE102004036905A1 (de) Vertikales Leistungshalbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE4017181C2 (de) Elektrisches Bauelement
DE3704200C2 (de)
DE19931004C2 (de) Chipmodul, insbesondere BGA-Package, mit einem Interconnect zur stressfreien Lötverbindung mit einer Leiterplatte
DE102005001590B4 (de) BOC-Package
DE10146854B4 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection