DE19737214A1 - Verfahren zum Betreiben eines Computersystems - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Betreiben eines Com­ putersystems nach dem Oberbegriff des Anspruchs 1 und ein Computersystem nach dem Oberbegriff des Anspruchs 8.

In vielen Fällen werden Computernetze verwendet, um ein Mittel für die Verteilung von Daten, Programmen und dergleichen unter einer An­ zahl von Einzelcomputern vorzusehen. Viele Computernetze verwenden das, was unter der Bezeichnung "Client/Server-System" bekannt ist, wobei ein Netzwerkserver eine Anzahl von zentralisierten Hardware- und Software­ ressourcen für eine Anzahl von Klienten-Computern in dem Netz bereit­ stellt.

Ein Nachteil des Klienten/Server-Systems besteht darin, daß dann, wenn der Server für irgendeine Zeitspanne stillgelegt wird, der Betrieb des Netzes und der verschiedenen Klienten-Computer unterbrochen werden kann. Solche Unterbrechungen stehen im Widerspruch mit einem der fundamentalen Vorteile des Arbeitsplatzrechners (PC), nämlich die Be­ treibbarkeit des PC als eigenständiges Gerät.

Es gibt eine Anzahl von Gründen, aus denen Netzwerkserver pe­ riodisch stillgelegt werden. Es kann beispielsweise erforderlich sein, verbesserte Software zu installieren, oder um verbesserte Hardware zu installieren oder defekte Hardware-Komponenten auszutauschen. Zusätzlich kann ein Server stillgelegt werden, um Hardware auszutauschen oder zu­ sätzliche Hardware-Komponenten zu installieren. Beispielsweise kann es wünschenswert sein, einen Datenspeicher anzuschließen (beispielsweise eine tragbare Festplatte, ein CD-ROM-Laufwerk oder dergleichen), um den Klientencomputern Zugriff auf in einer solchen Speicheranordnung gespei­ cherte Daten zu verschaffen.

Ein Verfahren und eine Vorrichtung, mittels welchen Hardware- Komponenten an einem Server-Computer installiert bzw. von ihm getrennt werden können, sind in US 53 86 567 offenbart.

Dabei werden Anschlußstifte unterschiedlicher Länge an einem Adapter vorgesehen, derart, daß dann, wenn der Adapter in den vollstän­ dig initialisierten Computer eingefügt wird, längere Stifte verwendet werden, um dem Wirt-Computer zu signalisieren, daß ein Adapter eingefügt wird und um Leistung zu dem Adapter zu übertragen, bevor Signale zu dem Adapter bzw. von dem Adapter übertragen werden.

Dabei wird ein mechanisch betätigter Verriegelungsmechanismus für den Adapter vorgesehen, der den Adapter in dem Wirt-Computer verrie­ gelt, bis ein Nutzer verlangt, daß der Adapter freigegeben wird. Dar­ überhinaus werden die längeren Stifte verwendet, um eine Stabilisierung der Leistungsversorgung zu ermöglichen, bevor Signale zu der Komponente bzw. von der Komponente übertragen werden. Ein gespeicherter Identifika­ tionscode wird dann zu dem Wirt-Computer übertragen, um festzustellen, ob der Adapter mit heißer Einfügung kompatibel ist und zugehörige Infor­ mation ausgelesen wird, falls eine solche heiße Einfügung akzeptabel ist.

Das System nach der genannten Druckschrift scheint nicht ohne weiteres an ein Netzwerk anpaßbar zu sein, wo eine Mehrzahl von Klien­ ten-Anwendungen während des Einfügens/und oder Entnehmens einer Kompo­ nente laufen können. In einem Netz kann es erforderlich sein, den Be­ trieb der Klienten-Software während Einfügung und/oder Entnahme einer Hardware-Komponente aufrechtzuerhalten. Bei einigen bekannten Systemen wird für das Einfügen oder Entnehmen von Hardware-Teilen oder -Komponen­ ten der Status des Systems gespeichert, und der Betrieb des primären Wirt-Prozessors wird unterbrochen. Der Wirt-Prozessor kann dann mit neu­ er Software geladen werden, um die Einfüge- oder Entnahmeprozesse zu handhaben. Nach Beendigung von Einfügung oder Entnahme werden die ge­ speicherten Inhalte der Systemregister wiederhergestellt, und die Verar­ beitung wird wieder aufgenommen.

Für einen unabhängig arbeitenden oder Klienten-PC kann ein solches System akzeptabel sein, da der primäre Nutzer eines solchen PC diesen während Einfügung oder Entnahme nicht benutzen wird. Es ist je­ doch unakzeptabel für einen Server-Computer in einem Klient/Server-Sy­ stem, das der Server nicht einmal momentan für Einfügung oder Entnahme von Komponenten stillgesetzt werden darf. Wenn ein Server auch nur mo­ mentan stillgelegt wird, können zahlreiche Klienten-Computer in dem Netz abstürzen.

Aufgabe der Erfindung ist es, ein Verfahren nach dem Oberbe­ griff des Anspruchs 1 bzw. ein Computersystem nach dem Oberbegriff des Anspruchs 8 zu schaffen, die das Einfügen von Komponenten bei einem voll im Betrieb befindlichen Computer ermöglichen.

Diese Aufgabe wird gemäß dem kennzeichnenden Teil des An­ spruchs 1 bzw. 8 gelöst.

Hierdurch kann eine Komponente, etwa eine Platine oder Karte oder dergleichen, an ein Computersystem angeschlossen oder von ihm abge­ trennt werden, wobei der Betrieb des Computersystems, der Betriebssoft­ ware oder eines Netzwerks nicht unterbrochen werden.

Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.

Die Erfindung wird nachstehend anhand von in den beigefügten Abbildungen dargestellten Ausführungsbeispielen näher erläutert.

Fig. 1 zeigt ein Blockdiagramm zur Darstellung der bevorzugten Ausführungsform des Computersystems

Fig. 2 zeigt eine Wellenformdiagramm zur Illustration von Si­ gnalen im Computersystem aus Fig. 1 beim Einfügen und Entnehmen einer Komponente.

Fig. 3 zeigt einen ersten Teil eines Flußdiagramms zur Erläu­ terung des Betriebs des Computersystems und zugehöriger Interrupt-Hand­ habung während des Einfügeprozesses.

Fig. 4a zeigt einen zweiten Abschnitt eines Flußdiagramms zur Darstellung des Betriebs des Computersystems und der zugeordneten Inter­ rupt-Handhabung während des Einfügeprozesses.

Fig. 4b zeigt einen dritten Abschnitt eines Flußdiagramms nach Fig. 3 und 4a.

Fig. 5 zeigt einen ersten Abschnitt eines Flußdiagramms zur Erläuterung der Wirkungsweise des Computersystems und zugehöriger Inter­ rupt-Handhabung während des Entnahmeprozesses.

Fig. 6a bis 6c zeigen weitere Abschnitte des Flußdiagramms nach Fig. 5.

Fig. 7 zeigt ein Statusdiagramm zur globalen Darstellung der Wirkungsweise.

Fig. 8 zeigt ein Blockdiagramm, das darstellt, wie ein Se­ kundärbus-Controller in einer Laptop-Andockstation angewandt werden kann.

Fig. 9 zeigt eine ähnliche Anordnung wie Fig. 8.

Fig. 10 zeigt eine weitere ähnliche Anordnung wie Fig. 8.

Fig. 11 zeigt, wie ein Sekundärbus-Controller in Serie verket­ tet werden kann, um die Anzahl von Einschubschlitzen zu expandieren, die für entnehmbare Komponenten verfügbar sind.

Fig. 12 zeigt, wie ein Sekundärbus-Controller parallel ange­ schlossen werden kann, um zusätzliche entnehmbare oder festverdrahtete Komponenten abzustützen.

Fig. 13 zeigt, wie ein Sekundärbus-Controller verwendet werden kann, um eine Gruppe von Komponenten mit einem Computer über eine Schnittstelle zu koppeln.

Fig. 1 ist ein Blockdiagramm zur Illustration der bevorzugten Ausführungsform, installiert in einem Wirt-Computersystem. Gemäß Fig. 1 kann der Prozessor 101 einen Wirt-Prozessor eines Computersystems umfas­ sen (beispielsweise einen Netzserver-Computer) und irgendeinen Prozes­ sortyp enthalten (beispielsweise Intel 80x86, Motorola 86xx, Cyrix x86, AMD x86, MIPS, Alpha oder dergleichen).

Ein Ziel besteht darin, eine Technik zum "heißen" Einfü­ gen-Entnehmen einer Komponente zu schaffen, die von dem Prozessortyp un­ abhängig ist. In der bevorzugten Ausführungsform können die Vorrichtung und das Verfahren in einem Windows-NT- oder Windows-9x-Betriebssystem angewandt werden.

Der Prozessor 101 kann mit anderen Komponenten über den Wirt-Bus 102 gekoppelt sein, der irgendeine einer Anzahl bekannter Wirt-Bus­ sen umfassen kann (beispielsweise Pentium-Bus, Pentium-Pro-Bus oder der­ gleichen). Darüberhinaus kann der Prozessor 101 einen oder alle einer Anzahl von Prozessoren in einem Multiprozessorsystem umfassen. Der Sy­ stem-Controller 103 kann einer jener Komponenten sein, die an den Pro­ zessor 101 über den Wirt-Bus 102 angekoppelt sind. Der System-Controller 103 kann einen oder mehrere Halbleiterschaltkreise umfassen, etwa einen Teil eines Chipsatzes für ein Computersystem. Der System-Controller 103 kann Eingang und Ausgang zum Prozessor 101 steuern und eine Schnittstel­ le des Prozessors 101 zu weiteren Bussen bilden.

Der primäre PCI-Bus 104 kann eine Schnittstelle zum Prozessor 101 über den System-Controller 103 bilden. Der primäre PCI-Bus 104 kann eine Schnittstelle mit irgendeinem einer Anzahl von Geräten bilden, wo­ bei die Verbindung über den System-Controller 103 erfolgt, etwa Ein­ gangs/Ausgangs-Controller 105, der seinerseits einen Eingangs/Ausgangs­ bus 106 ansteuert. Obwohl der primäre PCI-Bus 104 hier als ein PCI-Bus (periphere Kommunikationsschnittstelle) dargestellt ist, können andere Bustypen verwendet werden. Der PCI-Bus wird in der bevorzugten Ausfüh­ rungsform angewandt, da er eine in erheblichen Umfang industrielle be­ nutzte Komponente darstellt und eine Anzahl von Geräten verfügbar ist, die das CPI-Busprotokoll verwenden.

Der sekundäre Bus-Controller 120 kann als eine Komponente am primären CPI-Bus 104 angesehen werden, die über eine Schnittstelle als Teil des primären CPI-Busses 104 verbunden und in Fig. 1 mit Bezugszei­ chen 111 dargestellt ist. Der Primär-PCI-Busabschnitt 111 enthält Daten, Adressen und Steuerleitungen des PCI-Busses 110. Der Primär-CPI-Bustakt PCICLKp auf Leitung 109 und das Primär-CPI-Bus-Rücksetzsignal PCIRSTp# auf Leitung 110 können direkt zum System-Controller 103 geführt sein, wie in Fig. 1 dargestellt. Im Rücksetzsignal zeigt PCIRST# zeigt # ein aktiv niedriges Signal an.

Der Sekundärbus-Controller 120 kann einen PCI-Expansionsbus-Con­ troller umfassen, der wie hier beschrieben modifiziert ist. Eine Mehrzahl von Sekundärbus-Controllern 120 kann vorgesehen sein, um eine Expansion für eine Anzahl von Komponenten zu ermöglichen. In der bevor­ zugten Ausführungsform kann jeder der Sekundärbus-Controller 120 eine Schnittstelle für bis fünf PCI-Komponenten bilden (beispielsweise vier abtrennbare Komponenten und eine festverdrahtete Komponente). Zusätzli­ che Sekundärbus-Controller 120 können hinzugefügt werden, indem solche Controller direkt eine Schnittstelle mit dem System-Controller 103 in der in Fig. 1 dargestellten Weise bilden, oder indem solche Sekundär­ bus-Controller 120 in Serie verkettet werden.

Der Sekundärbus-Controller 120 kann seinen eigenen Sekundär-PCI-Bus 126 aufweisen, der seinerseits eine Schnittstelle zu einer An­ zahl von PCI-Komponenten zum Kompressor 101 bildet. Bei einer typischen PCI-Busausgestaltung können zehn Komponenten innerhalb eines einzelnen Busses angeschlossen werden. Eine weitere Anzahl von Komponenten können Ausbreitungsverzögerungen oder dergleichen einführen, welche das Verhal­ ten verschlechtern. Natürlich könnten Hardware-Modifikationen vorgenom­ men werden, um zusätzliche Komponenten zu ermöglichen, doch verlangen typische CPI-Spezifikationen die Anschlußmöglichkeit von bis zu zehn Komponenten. In der bevorzugten Ausführungsform können bis zu vier ab­ trennbare Komponenten angeschlossen werden, zusammen mit einer oder meh­ reren festverdrahteten Komponenten.

Jeder Verbinder für eine abtrennbare Komponente kann eine zu­ sätzliche Ausbreitungsverzögerungsbelastung für eine Gesamtanzahl von acht äquivalenten Komponentenbelastungen für vier abtrennbare Komponen­ ten mit sich bringen. In der bevorzugten Ausführungsform kann der Se­ kundärbus-Controller 120 vier abtrennbare CPI-Komponenten vom Sekun­ där-PCI-Bus 126 ansteuern. Die bevorzugte Ausführungsform kann expandiert werden, um zusätzliche abtrennbare oder festverdrahtete Komponenten be­ reitzustellen, indem zusätzliche Registerbits und zugeordnete Logik- und Software-Abstützung vorgesehen werden. Darüberhinaus kann, obwohl in der bevorzugten Ausführungsform als Sekundär-PCI-Bus-Controller dargestellt, der Sekundärbus-Controller 120 eine Schnittstelle zu anderen Arten von Expansionsbussen bilden.

Die Registerbits, die in Tabelle I wiedergegeben sind, werden unten diskutiert. Der Sekundärbus-Controller 120 kann solche Register­ bits benötigen, um Einfügungs-/Entnahmearchitektur zu ermöglichen. Diese Registerbits werden nur beispielshalber wiedergegeben.

TABELLE I

Die in Tabelle II wiedergegebenen Signalnamen werden unten in Verbindung mit dem Sekundärbus-Controller 120 diskutiert.

TABELLE II

Der Sekundärbus-Controller 120 kann eine Schnittstelle mit der festverdrahteten PCI-Komponente 130 über Sekundär-PCI-Bus 126 bilden. Die festverdrahtete PCI-Komponente 130 kann eine PCI-Komponente umfassen (beispielsweise Festplatten-Controller, CD-ROM-Controller, Modem, Netz­ werkkarte, Bildschirmtreiber oder dergleichen), von welcher nicht erwar­ tet wird, daß sie entnommen oder eingefügt wird, während das Computersy­ stem in Betrieb ist. Die Anwendung einer festverdrahteten PCI-Komponen­ te kann optional sein, und die Eliminierung einer festverdrahteten PCI-Kom­ ponente an einem oder mehreren PCI-Expansionsbussen kann eine erhöhte Anzahl von entnehmbaren PCI-Komponenten hinzuzufügen ermöglichen.

Darüberhinaus können zusätzliche festverdrahtete PCI-Komponen­ ten hinzugefügt werden und die Anzahl der entnehmbaren Einschübe ge­ senkt werden. PCI-Komponente 130 kann eine Schnittstelle zum Sekundär­ bus-Controller 120 über Sekundär-PCI-Bus 126 und Sekundär-PCI-Takt PCICLKs auf Leitung 127 und PIC-Rücksetzsignal PCIRSTs# auf Leitung 128 bilden. In Fig. 1 bezeichnet der Index "s" generell Signale, die in Ver­ bindung mit dem Sekundär-PCI-Bus 126 stehen, während der Index "p" Si­ gnale bezeichnet, die dem Primär-PCI-Bus 104 zugeordnet sind.

Zusätzlich zu der festverdrahteten PCI-Komponente 130 kann der Sekundärbus-Controller 120 bis zu vier entnehmbare PCI-Expansionskompo­ nenten über den Verbinder 150 durch den Sekundär-PCI-Bus 126 ansteuern. Wiederum sind hier zwar nur vier entnehmbare Expansionskomponenten über Verbinder 150 dargestellt, doch können zusätzliche entnehmbare Expan­ sionskomponenten zugefügt werden durch Abänderung der Anzahl von Regi­ sterbits und/oder durch Eliminieren der Anwendung einer festverdrahteten PCI-Komponente. Zusätzlich können, wie oben erläutert, multiple Sekund­ ärbus-Controller 120 verkettet werden oder parallel vorgesehen werden, um zu ermöglichen, daß weitere PCI-Expansionskomponenten einem Computer­ system zugefügt werde können.

Um die Erläuterung zu vereinfachen, sind in Fig. 1 nur ein Verbinder 150 und zugeordnete Hardware für entnehmbare Komponenten illu­ striert. Die Notation (3 : 0) in Fig. 1 illustriert jedoch, daß der Ver­ binder 150 und zugeordnete Hardware für vier entnehmbare Komponenten re­ pliziert werden können (d. h. Komponente 0, 1, 2 und 3). Eine weitere Er­ örterung der Elemente der Fig. 1 wird in Verbindung mit Rücksetzen, Ein­ fügen und Entnehmen erläutert.

RÜCKSETZSEQUENZ

Beim Einschalten oder Rücksetzen kann eine Anzahl von Ereig­ nissen innerhalb des Systems der Fig. 1 eintreten, um das Einfügen bzw. Entnehmen unter Spannung (gemeinsam als "heißer Austausch" bezeichnet) zu ermöglichen. Der System-Controller 103 legt das Primär-PCI-Rücksetz­ signal PCIRSTp# auf Leitung 110 und startet den Primär-PCI-Takt PCICLKp auf Leitung 109. Der Sekundärbus-Controller 120 kann dann ein internes Rücksetzen anlegen und die Konfigurationsbits aus Tabelle 1 auf die Falschwerte zurücksetzen.

Der Sekundärbus-Controller 120 kann dann Sekundär-PCI-Rück­ setzsignale PCIRSTs(3 : 0)# und PCIRSTs# solange anlegen wie das Primär- PCI-Rücksetzsignal PCISTp# anliegt. Als solche werden festverdrahtete PCI-Komponente(n) 130 und entnehmbare PCI-Komponenten, angekoppelt an Verbinder 150 rückgesetzt. PCIRSTp#-Aktivzeit kann ein Minimum von 1 ms haben, was es dem internen Takt und der Phasenverriegelungsschleife (PLL) innerhalb des Sekundärbus-Controllers 120 ausreichend Zeit gibt, sich zu synchronisieren.

Der Sekundärbus-Controller 120 kann dann den Sekundär-CPI-Takt­ signalen PCICLKs(3 : 0) und PCICLKs ermöglichen umzuschalten, da SLOT CLK EN_(3 : 0) auf "1111" geht. Während des Rücksetzens tastet der Sekund­ ärbus-Controller 120 das Signal PRSNTS(3 : 0)# ab und speichert den Status jener Signale als Bits PRESENT(3 : 0) und schaltet die Leistung ein zu den belasteten Schlitzen durch Anlegen entsprechender SLOT_EN(3 : 0)-Signale 144. Für jeden leeren Schlitz n bringt der Sekundärbus-Controller 120 die entsprechenden Signale PCICLKs(n), PCIRSTs(n)# und PCIGNTs(n)# auf hochimpedanten Zustand.

Bei der Überprüfung wird der BIOS des Sekundärbus-Controllers 120 den Status von PRESENT(3 : 0) lesen und eine "1" schreiben, um SLOT RST_ENs(3 : 0) dementsprechend zu setzen, um PCIRSTs(3 : 0)# für nicht gela­ dene Schlitze zu aktivieren. Schließlich setzt der BIOS des Sekundärbus- Controllers 120 INSERT_EJECT_EN(3 : 0), um das Einfügen oder Entnehmen zu ermöglichen. Dieser letzte Schritt kann entsperrt oder gesperrt werden als eine Sicherheitsmaßnahme, um nicht autorisiertes Einfügen oder Ent­ nehmen von herausziehbaren Platinen zu verhindern.

EINSETZSEQUENZ

Eine "heiße" Einsetzsequenz kann vier Schritte umfassen, näm­ lich Erkennung, Isolierung, Einsetzung und Rekonfiguration. Zum Zwecke der Erörterung sind Signale an verschiedenen Stiften zu dem und von dem Sekundärbus-Controller 120 in Großbuchstaben gezeigt, während Register­ bits in kursiven Großbuchstaben angegeben sind. Fig. 3, 4A und 4B bilden ein Flußdiagramm zur Illustration von Elementen in den vier Schritten der Einsetzsequenz, beginnend mit dem Startschritt 400.

Ein erster Schritt 410 der Heißeinfügungssequenz ist die Er­ kennung. Der Erkennungsschritt 410 kann automatisch oder manuell ausge­ führt werden. Die automatische Erkennung kann durch die Verwendung von Näherungsschaltern oder Kontaktschaltern erzielt werden, welche die be­ vorstehende Einfügung einer Platine oder dergleichen erfaßt. Alternativ können andere Mittel verwendet werden (beispielsweise eine Anzahl länge­ rer Stifte oder Kontakte an einer Platine, wie in dem oben beschriebenen Stand der Technik erläutert), um die Erkennung auszuführen.

Wie in Fig. 1 dargestellt, können der Entnahmeschalter EJECT(3 : 0)S1 141 und Einfügeschalter INSERT(3 : 0)S2 143 in Serie geschal­ tet werden. Jeder Schlitz kann mit entsprechenden Einfüge- und Entnahme­ schaltern versehen werden. Einfügeschalter 143 können einen Näherungs­ schalter oder dergleichen umfassen (beispielsweise optoelektrisch, Kon­ taktschalter, Halleffektschalter oder dergleichen), welche geschlossen werden können, wenn eine Platine in einen entsprechenden Schlitz einge­ fügt wird.

Jeder Entnahmeschalter 141 kann einen normalerweise geschlos­ senen intermittierenden (beispielsweise federbelasteten) manuellen Be­ nutzerschalter umfassen in Verbindung mit oder plaziert in der Nähe ei­ nes jeweiligen Schlitzes. Wenn ein Benutzer eine Platine entnehmen möch­ te, kann der Benutzer manuell einen entsprechenden Entnahmeschalter be­ tätigen. Das Schließen des Einfügeschalters 143 oder Öffnen des Entnahme­ schalters 141 können eine Einfüge- oder Entnahmeanforderung IREQ(3 : 0)#/EREQ(3 : 0) erzeugen. Durch Plazieren des Entnahme- und Einfü­ geschalters in Serie kann die Anzahl von Stiften, die der Sekundärbus-Con­ troller für Einfüge- und Entnahmeanforderung benötigt, minimiert wer­ den.

TABELLE III

Tabelle III ist eine Wahrheitstabelle für das Signal auf Lei­ tung 122 für verschiedene Positionen der Schalter 141 und 143. Der Ent­ nahmeschalter 141 ist normalerweise geschlossen, und der Einfügeschalter 143 ist normalerweise offen. Unter diesen Bedingungen wird die Leitung 122 durch die Systemspannung 140 über einen Nebenschlußwiderstand hoch­ gezogen. Wenn der Einfügeschalter 143 geschlossen wird, wird die Span­ nung auf Leitung 122 heruntergezogen, wobei der Übergang das Vorhanden­ sein einer Platine in dem entsprechenden Einschubschlitz anzeigt. Wenn der Entnahmeschalter 141 aktiviert wird, während der Einfügeschalter 143 offen ist, sollte die Spannung auf Leitung 12 hoch bleiben. Eine solche Situation ist ein Nullsummenspiel, da ein Verwender nichts aus einem leeren Einschubschlitz entnehmen kann. Wenn jedoch der Einfügeschalter 143 geschlossen ist und der Entnahmeschalter 141 geöffnet wird, wird die Spannung auf Leitung 122 von niedrig auf hoch gehen. Demgemäß zeigt der Übergang von hoch auf niedrig auf Leitung 122 eine Einfügung für einen entsprechenden Schlitz, während ein Übergang von niedrig auf hoch eine Entnahmeanforderung anzeigt.

Eine solche Flankenerkennung ermöglicht, zwei Signale auf nur eine Leitung 122 zu geben und demgemäß Stifte am Sekundärbus-Controller 120 zu sparen. Die Tabelle 4 faßt das Flankenerkennungsschema für die Leitung 122 zusammen.

TABELLE IV

Es ist festzuhalten, daß anstelle der Flankenerkennungstechnik der Tabelle IV eine Pegelerkennungstechnik verwendet werden kann, bei der unterschiedliche Leitungen für Einfüge- und Entnahmesignale verwen­ det werden.

Wie in Fig. 1, 3 und 4 dargestellt, kann der Einfügeanforde­ rungsschalter S2 143 IREQ(3 : 0)#/EREQ(3 : 0) niedrigziehen, um Signal IREQ(3 : 0)# auf Leitung 122 für einen entsprechenden Einschubschlitz zu erzeugen, wie in Schritt 411 dargestellt. Wenn das Signal IREQ(3 : 0)# auf Leitungen 122 erscheint und ein entsprechendes INSERT_EJECT_EN(n)-Bit gesetzt worden ist, erkennt der Sekundärbus-Controller 120, daß eine heiße Einfügesequenz zu beginnen ist.

Alternativ kann der Schritt 411 der Fig. 3 durch Software rea­ lisiert werden, wie im Schritt 412 illustriert. Beispielsweise kann ein Benutzer ein "Start/Einfügung"-Symbol in einer graphischen Benutzerober­ fläche anklicken, wie Windows 95, Windows NT, OS-2 oder dergleichen. OS/BIOS kann dann das Bit INSERT(n) im Sekundärbus-Controller 120 setzen, was anzeigt, daß eine Software-initialisierte Einfügung angefordert wor­ den ist.

Der zweite Schritt 420 in der Heißeinfügesequenz ist die Iso­ lation des Sekundär-PCI-Busses 126 und der mit ihm gekoppelten Komponen­ ten. Der Sekundär-PCI-Bus 126 ist ein synchroner Bus, der den Busbetrieb abstützt. Mit anderen Worten kann den verschiedenen Komponenten am Se­ kundär-PCI-Bus 126 die Steuerung des Sekundär-PCI-Busses 126 durch den Einfüge-Controller 120 erlaubt sein, um Daten zu senden oder zu empfan­ gen. Eine solche Busbetriebstechnik kann verwendet werden, um die Daten­ bandbreite auf einem Bus zu erhöhen. Als solche kann sie für den Se­ kundärbus-Controller 120 notwendig sein, um die Kontrolle über den Se­ kundär-PCI-Bus 126 wiederzugewinnen, bevor eine heiße Einfügung erfolgen kann.

Während des Isolationsschritts 420 gibt der Sekundärbus-Con­ troller 120 die PCI-Busverwaltung im Schritt 421 auf, indem die Signale PCIGNTs# und PCIGNTs(3 : 0)# auf Leitungen 132 bzw. 131 entfernt werden. Der Sekundärbus-Controller 120 wartet darauf, welche Komponente am Se­ kundär-PCI-Bus 126, die die Bussteuerung hat, ihren Zyklus beendet hat. Der Sekundärbus-Controller 120 wartet dann darauf, daß der Sekundär-PCI-Bus 126 im Schritt 122 frei wird. Der Sekundärbus-Controller 120 sperrt dann die Abwägung auf Sekundär-PCI-Bus 126, was irgendeine Komponente am Sekundär-PCI-Bus 126 daran hindert, die Bussteuerung zu übernehmen.

Der Sekundärbus-Controller 120 kann dann die Adreß- und Daten­ leitungen auf dem Sekundär-PCI-Bus 126 im Schritt 423 hochimpedant ma­ chen. Der Sekundärbus-Controller 130 hält dann den PCI-Takt PCICLKs auf Leitung 127 zu der nicht entnehmbaren PCI-Komponente 130 im Schritt 425 niedrig. PCI-Takte PCICLKs(3 : 0) auf Leitungen 124 zu allen besetzten Schlitzen am Verbinder 150 werden im Schritt 425 ebenfalls niedriggehal­ ten. Ob ein bestimmter Einschubschlitz besetzt oder unbesetzt ist, kann erfaßt werden, indem das Vorhandensein von PRSNTS(3 : 0)# Signalen auf Leitungen 123 abgelastet wird, wie im Schritt 424 illustriert. Falls Si­ gnal PRSNTS(n)# und Signal IREQ(n)#/EREQ(n) niedrig liegt, ist der Schlitz n besetzt. Wenn das Signal PRSNTS(n)# hoch liegt, ist der Ein­ schubschlitz n leer.

Die PCI-Takte PCICLKs(3 : 0) auf Leitungen 124 zu unbesetzten Schlitzen bleiben hochimpedant, und die PCI-Rücksetzsignale PCIRSTs(3 : 0)# auf Leitungen 125 zu den besetzten Schlitzen in den Schritten 426 bzw. 427 werden auf hoch gehalten (deaktiviert). Auf diese Weise können Komponenten, die gegenwärtig am Sekundär-PCI-Bus 126 aktiv sind, zeitweilig in einen statischen Zustand versetzt werden, derart, daß irgendwelche Störsignale, die bei dem Einfügeprozeß auftreten, igno­ riert werden.

Wenn INSERT(n) gesetzt ist (d. h. daß die Einfügung von der Software initialisiert wurde), wie im Schritt 428 gezeigt, geht das Pro­ gramm zum Schritt 433. Wenn INSERT(n) nicht gesetzt ist (d. h. die Einfü­ gung wird durch die Hardware initialisiert), kann der Sekundärbus-Con­ troller 120 ein entsprechendes INSERT_REQ_STS(n) setzen und den Notifi­ kationsinterrupt INT# auf Leitung 108 aktivieren, um der Betriebssys­ tem-Software zu notifizieren, daß eine Hardware-initialisierte Einfügung an­ gefordert worden ist. Solche Hardware-initialisierten Einfügeinterrupts können gesperrt werden, indem ein Konfigurationsbit innerhalb des Se­ kundärbus-Controller 120 gesetzt wird, falls die Erfindung in einem Sy­ stem ohne Hardware-Schalter anzuwenden ist.

Im Schritt 430 bestimmt das Betriebssystem BIOS die Quelle des Interrupts. Im Schritt 431 setzt das Betriebssystem BIOS das INSERT_REQ STS(n)-Bit, und der Sekundärbus-Controller 120 deaktiviert INT# im Schritt 432.

Im Schritt 433 kann die Betriebssystem-Software oder Anwender-Soft­ ware eine Benutzeranweisung erzeugen (z. B. "Karte jetzt einschie­ ben") und/oder einen Einschubzeitgeber starten. Ein solcher Einschub­ zeitgeber kann verwendet werden, um ein System am Durchhängen zu hin­ dern, wenn keine Karte eingeschoben wird oder sie unrichtig eingeschoben wird. Wenn der Einschubzeitgeber im Schritt 434 abgelaufen ist, wird dem Benutzer notifiziert, daß der Einschubprozeß unvollständig ist. Andern­ falls ist der Einschubschritt bereit zu erfolgen.

Während des Einschubs kann demgemäß der Notifikationsinterrupt INT# 108 zweimal eingefügt werden, anfänglich für den Zeitablauf des Einfügens und später für die Systemrekonfigurierung. Der erste Einschub­ interrupt kann durch Software mittels Setzen eines entsprechenden Regi­ sterbits gesperrt werden.

Während des Einfügeprozesses 440 bleiben der Primär-PCI-Bus 104 und der Wirtsbus 102 aktiv. Versuche, auf Komponenten am Sekundär- PCI-Bus 126 zuzugreifen, werden während des Einfügeprozesses unterbun­ den. Der Sekundärbus-Controller 120 reagiert auf Versuche von Komponen­ ten am Primärbus mit einem Neuversuch-Befehl an Primärbuskomponenten den Versuch zu unternehmen, auf Komponenten am Sekundär-PCI-Bus 126 während des Einfügeprozesses zuzugreifen, wie im Schritt 421 dargestellt. Wenn der Einfügeschalter 143 automatisiert ist (d. h. ein Näherungsschalter oder ein anderer Typ von Kartensensorschalter verwendet wird), wird er­ wartet, daß der Einfügeprozeß nicht mehr als 100 bis 200 ms braucht. Die meisten Anwender-Software sollten in der Lage sein, eine solche Verzöge­ rung ohne Schwierigkeiten zu tolerieren.

Auf dem Prozessor 101 laufende Software fährt fort, erneute Zugriffsversuche vorzunehmen, bis eine Auszeit-Bedingung auftritt. Um Datenverlust oder Systemabsturz zu verhindern, kann auf dem Prozessor 101 laufende Software modifiziert werden, um Auszeitperioden zu erstrec­ ken, damit die Einfügung von Karten ermöglicht wird. Der Primär-PCI-Bu­ stakt PCICLKp auf Leitung 109 während eines Einfügeprozesses unterbro­ chen wird und demgemäß der Sekundärbus-Controller 120 über den Einfüge­ prozeß hin aktiv bleibt.

Sobald der Sekundär-PCI-Bus 126 isoliert worden ist, kann im Schritt 432 das Einfügen erfolgen. Eine Karte (oder mehrere) oder andere Komponente(n) können in den Verbinder 150 eingesetzt werden, der, wie oben diskutiert, vier Verbinderschlitze in der bevorzugten Ausführungs­ form aufweisen kann. Für die Zwecke dieser Anwendung werden die entnehm­ baren Komponenten als Karten oder Platinen oder dergleichen beschrieben. Die Komponenten können jedoch andere Formate aufweisen, wie Karten vom Typ PCMCIA (d. h. Komponenten im Format von Kreditkarten mit speziali­ siertem Stecker oder Schnittstelle), sogenannte "Smart Cards" oder der­ gleichen.

Sobald eine Komponente in den Verbinder 150 eingefügt worden ist, dekodiert der Sekundärbus-Controller 120 das Vorhandensein der neu eingefügten Komponente durch Erfassen des Präsenz-Signals PRSNTS(3 : 0)# auf Leitung 123 im Schritt 443 nach dem Abklingenlassen der PRSNTS(n)#-Leitung für zwei Sekunden, um sicherzustellen, daß die Karte richtig gefügt ist. Das Präsenz-Signal PRSNTS(3 : 0)# auf Leitungen 123 kann eine logische Kombination des Signals PRSNT1S(3 : 0)# auf Leitungen 145 und PRSNT2S(3 : 0)# auf Leitungen 146 sein. In der hier verwendeten Nomenklatur bezeichnet das Doppelkreuzzeichen ein aktiv niedrig liegen­ des Signal, wie dies im Stand der Technik üblich ist.

Die Signale PRSNT1S(3 : 0)# und PRSNT2S(3 : 0)# sind im Stand der Technik in PCI-Bustypsystemen bekannt. Die Signale PRSNT1S(3 : 0)# und PRSNT2S(3 : 0)# zeigen gemeinsam, welche Art von Leistungserfordernissen eine Komponente hat. Wenn beide Signale PRSNT1S(3 : 0)# und PRSNT2S(3 : 0)# für einen gegebenen Einschub (d. h. Schlitz 0-3) hoch liegen, ist keine Karte in den betreffenden Einschubschlitz eingefügt. Andere Kombinatio­ nen der Signale (d. h. 00, 10, 01) zeigen unterschiedliche Leistungspege­ lerfordernisse (beispielsweise 5 W für eine gegebene Komponente an. Die Signale PRSNT1S(3 : 0)# und PRSNT2S(3 : 0)# erfordern keine Leistung, da sie passiv durch eine Komponente erzeugt werden können (z. B. An-Masse-Legen eines Stiftes oder Kontaktes).

Die Signale PRSNT1S(3 : 0)# und PRSNT2(3 : 0)# können durch eine UND-Funktionslogik 151 UND-verknüpft werden, um das Präsenz-Signal PRSNTS(3 : 0)# auf Leitungen 123 zu erzeugen. Wenn das Präsenz-Signal PRSNTS(3 : 0) für einen gegebenen Einschubschlitz hoch liegt, ist keine Karte in dem betreffenden Schlitz vorhanden. Wenn das Präsenz-Signal PRSNTS(3 : 0)# niedrig liegt, ist entweder eine Einfügung nicht angefor­ dert worden, oder es ist keine Karte in dem betreffenden Schlitz vorhan­ den.

Die UND-Gatterlogik, die in Fig. 1 illustriert wurde, ist nur schematisch. Echte Logik-Hardware-Ausführungen können verändert und an­ dere Signale als die Signale PRSNT1S(3 : 0)# und PRSNT2S(3 : 0)# für die Kartenpräsenz überwacht werden.

Fig. 2 zeigt die Wirkungsweise des Präsenz-Signals PRSNTS(3 : 0)# auf Leitungen 124 für einen gegebenen Einschubschlitz und das Einfüge-/Entnahmeanforderungssignal IREQ(3 : 0)#/EREQ(3 : 0) auf Leitung 122 für denselben gegebenen Schlitz. Sobald eine Einfügeanforderung durch Schließen des Einfügeanforderungsschalters 143 eingeleitet worden ist, kann das Signal IREQ(3 : 0)#/EREQ(3 : 0) niedriggehen, wie in Fig. 2 dargestellt. Nach einiger Zeit (beispielsweise zwei Sekunden), wenn eine Karte eingefügt und eingeschwungen ist, wird das Signal PRSNTS# für den betreffenden Einschubschlitz niedriggehen, wie ebenfalls in Fig. 2 dar­ gestellt.

Nach Erkennen der Einfügung der Karte kann der Sekundärbus-Con­ troller 120 das SLOT_EN(n) für die neu eingefügte Karte im Schritt 444 aktivieren. Das Signal SLOT_EN(n) kann SCR oder eine andere schal­ tende Komponente 180 schalten, um die Systemspannung Vdd der neu einge­ fügten Karte zuzuführen. Optional kann der GPIO-Bus 133 die neu einge­ fügte Karte an Ort und Stelle verriegeln.

Im Schritt 445 wird PCICLK(n) für den neu besetzten Schlitz niedrig gehalten. Im Schritt 446 wird PCIRSTs(n)# für die nun mit Lei­ stung versorgte neu eingesetzte Komponente ebenfalls niedrig gehalten. Die Schritte 445 und 446 werden von der Hardware im Sekundärbus-Control- ler 120 ausgeführt, nachdem Leistung über SCR oder eine andere schalten­ de Komponente 180 angelegt worden ist. Die Verwendung einer Hardware-Lö­ sung kann gegenüber Software bevorzugt sein, um sicherzustellen, daß die neu eingefügte Komponente in richtiger Weise mit Leistung versorgt und rückgesetzt worden ist.

Im Schritt 447 werden PCI-Takte PCICLKs und PCICLKs(n) für den Sekundärbus neu gestartet. Der Sekundärbus PCI 126 kann 1,2 ms leerlau­ fend gehalten werden.

Nach erfolgter Einführung kann die Rekonfiguration erfolgen. Die Rekonfiguration beginnt, wenn der Sekundärbus-Controller 120 den In­ terrupthandhaber, der im Betriebssystem oder BIOS des Prozessors 101 wirkt, über die Notifikation des Interrupt INT# 108 aktiviert, wie im Schritt 451 der Fig. 4B dargestellt. Der Interrupthandhaber dekodiert dann die Quelle des Interrupts im Schritt 452. Wenn das Bit CHG_STS im Sekundärbus-Controller 120 gesetzt ist, kann der Interrupthandhaber er­ kennen, daß ein Änderungsstatusinterrupt erzeugt worden ist. Wenn ein Einfügeinterrupt aufgetreten ist, kann der Interrupthandhaber dann den neu besetzten Schlitz bestimmen, indem er die Bits INSERT_REQ_STS(n) im Sekundärbus-Controller 120 liest, wie im Schritt 452 dargestellt.

Der Einfügeinterrupt kann dann den neubesetzten Schlitz über elektromechanische Verriegelung unter Verwendung der Allgemeinzweck­ schnittstelle GP-I/O-Bus 133 verriegeln. Dieser Verriegelungsschritt ist vollkommen optional und kann eliminiert werden, wenn er nicht benötigt wird. In der bevorzugten Ausführungsform kann eine Kartenverriegelung vorgesehen sein, um fehlerhaftes Ausstoßen der Komponentenkarte oder dergleichen zu verhindern. Die Kartenverriegelungshardware kann Teil der Erfindung sein.

Im Schritt 453 setzt OS/BIOS das CHG_STS-Bit zurück, und der Sekundärbus-Controller 120 deaktiviert die Notifikation des Interrupt INT#108.

Im Schritt 454 wird das PCI-Taktsignal PCICLKs(n) für den neu beladenen Einschubschlitz oder neu beladene Einschubschlitze wie auch (den) vorher besetzte(n) Schlitz(e) gestartet durch Setzen von SLOT_CLK ENs(3 : 0)-Bits für besetzte Schlitze im Sekundärbus-Controller 120. Der Interrupthandhaber vergleicht die PRESENT(3:0)-Bits mit vorher gespei­ cherten Werten im Hauptspeicher, um zu identifizieren, welche(r) Ein­ schubschlitz(e) neu besetzten worden ist (sind). Obwohl hier als Softwa­ re-entsperrter Schritt dargestellt, kann in einer alternativen Ausfüh­ rungsform der Neustart des Sekundär-PCI-Takts für (einen) neu besetz­ te(n) Schlitz(e) in Hardware ausgeführt sein. Im Schritt 454 deaktiviert OS/BIOS das PCI-Rücksetzsignal PCIRSTs(n)# für (einen) neu besetzte(n) Schlitz(e) durch Löschen von SLOT_RST_ENs(n)-Bits entsprechend dem neu besetzten Schlitz im Sekundär-PCI-Bus-Controller 120. Der Sekundär-PCI- Bus-Controller 120 kann die Deaktivierung des PCIRSTs(n)# verzögern, bis der Sekundär-PCI-Bus 126 leerläuft. OS/BIOS rekonfiguriert das System dann, um die neu eingefügten Komponenten zu integrieren.

Sobald der Sekundär-PCI-Bus 126 reaktiviert ist, kann die Se­ kundärarbitrage entsperrt werden. Der Sekundär-PCI-Bus-Controller 120 kann alle internen Konflikte auf dem Sekundär-PCI-Bus 126 anfänglich klären. Die Betriebssystem-Software auf Prozessor 101 kann dann das Sy­ stem für die neue Hardwarekonfiguration rekonfigurieren. Die Arbitrage von Hardware- und Softsware-Ressourcen kann zugeordnet und Konflikte können eliminiert werden. Eine solche Konfliktlösung für Betriebssys­ tem-Software ist beispielsweise in der Spezifikation mit dem Titel "Plug and Play ISA Specification, Version 1.0a" vom 5. Mai 1994 beschrieben.

Die Ressourcenarbitrage kann die vollständige Rekonfiguration des Computersystems erfordern oder auch nicht, abhängig davon, ob ein Ressourcenkonflikt erfaßt wird. Wenn die neu eingefügte Komponente mit einer vorher vorhandenen Komponente in Konflikt steht, kann es erforder­ lich sein, beide oder noch mehr Komponenten zu rekonfigurieren, um Res­ sourcenkonflikte zu eliminieren. Sobald das System rekonfiguriert worden ist, ist der Einfügeprozeß abgeschlossen.

ENTNAHMESEQUENZ

Die heiße Entnahmesequenz kann durch die folgenden fünf Stufen definiert werden: Erfassen, Ressourcenabschluß, Isolation, Entnahme und Rekonfigurierung. Die fünf Schritte in der heißen Entnahmesequenz sind in Fig. 5, 6a, 6b und 6c gezeigt. Fig. 5 zeigt die Erkennungs- und Res­ sourcenabschlußschritte, während die Fig. 6a, 6b und 6c die Isolations-, Entnahme- und Rekonfigurationsschritte darstellen.

Gemäß Fig. 5 beginnt die heiße Entnahmesequenz mit dem START- schritt 500. Die Erkennung kann erfolgen, wenn das Signal EJECT(3 : 0) im Schritt 511 aktiviert wird, indem der Entnahmeanorderungsschalter 141 geöffnet wird. Der Entnahmeanforderungsschalter 141 kann einen normal er­ weise geschlossenen Tastschalter (d. h. federbelastet) umfassen, der von einem Benutzer aktiviert werden kann. Alternativ kann ein elektrisches Signal oder dergleichen, das durch EJECT(3 : 0) repräsentiert wird, den Entnahmeanforderungsschalter 141 öffnen. Im Schritt 512 wird das Signal IREQ(n)#/EREQ(n) auf Leitung 122 hochgezogen. Im Schritt 513 wird das Signal EJECT(3 : 0) deaktiviert (d. h. der Entnahmeanforderungsschalter 141 wird losgelassen), und im Schritt 512 geht das Signal IREQ(n)#/EREQ(n) niedrig. Wie oben diskutiert, erkennt der Sekundärbus-Controller 120 diese Übergangsflanke auf Leitung 122 und erkennt in Kombination mit Si­ gnal PRSNTS(3 : 0)#, daß eine Entnahmeanforderung vorliegt.

Wie in Fig. 5 als Alternative gezeigt, kann ein Benutzer ein "Stop/Eject"-Symbol über Software im Schritt 517 anklicken. Der Sekund­ ärbus-Controller 120 kann dann das EJECT(n)-Bit im Sekundärbus-Control­ ler 120 unter der Voraussetzung, daß eine Ressource geschlossen worden ist, setzen. Das Verfahren geht dann im Schritt A in Fig. 6a über, wobei der Ressourcenschließschritt übersprungen wird.

Sobald ein Entnahmeinterrupt erkannt worden ist, kann dann der Interrupthandhaber im Prozessor 101 Ressourcen, die zu entnehmen sind, schließen. Anwender-Software, die auf eine zu entnehmende Komponente zu­ greift, muß abgeschlossen werden, bevor die Komponente entnommen werden kann, da sonst ein Software-Absturz erfolgen kann. Anwendungen unter Verwendung der zu entnehmenden Ressourcen können durch den Prozessor 101 vorgewarnt werden, daß sie ihre Transaktionen mit der zu schließenden Ressource beenden müssen. Wenn beispielsweise ein Benutzer auf eine Da­ tei von einem entnehmbaren Festplattenspeicher zugreift, der mit dem Verbinder 150 verbunden ist, kann der Benutzer aufgefordert werden, die­ se Datei zu schließen. Welche Ressourcen zu schließen sind, kann durch Überprüfen der EJECT_REQ_STS(3 : 0)-Bits erkannt werden.

Nach Erkennen können Ressourcen geschlossen werden. Der Se­ kundär-PCI-Kontroller 120 setzt das EJECT__REQ__STS(n)-Bit entsprechend der empfangenen Anstiegsflanke des IREQ(n)#/EREQ(n), was anzeigt, daß ein Entnahmeinterrupt im Schritt 521 zu erfolgen hat. Im Schritt 522 ak­ tiviert der Sekundärbus-Controller 120 die Notifikation des Interrupt INT# 108, was dem Prozessor 101 einen Interrupt signalisiert. Im Schritt 523 aktiviert OS/BIOS den Interrupthandhaber, und im Schritt 524 deko­ diert es die Quelle des Interrupts.

Der Prozessor 101 ermittelt, daß ein Entnahmeinterrupt ange­ fordert worden ist, aus dem Status von EJECT_REQ_STS(n). In Reaktion auf einen Entnahmeinterrupt klärt OS/BIOS da EJEC_REQ_STS(n) im Schritt 526. In Reaktion darauf deaktiviert der Sekundärbus-Controller 120 die Noti­ fikation des Interrupt INT# 108 im Schritt 527. Im Schritt 528 schließt OS/BIOS Ressourcen an Sekundär-PCI-Bus 126, welche zu entnehmen sind. Nach Schließen der zu entnehmenden Ressourcen setzt OS/BIO EJECT(n). Das Setzen von EJECT(n) bewirkt, daß der Sekundärbus-Controller 120 den in Fig. 6a diskutierten Isolationsprozeß startet.

Nach Schließen zu entnehmender Ressourcen kann das CLSRES REQ(3 : 0)-Bit (oder die entsprechenden Bits) geklärt werden, wie im Schritt 525 gezeigt. Die Betriebssystem-Software, die auf dem Prozessor 101 läuft, kann modifiziert werden, um einen Benutzer daran zu hindern, die Ressource, die zu entnehmen ist, später wieder zu eröffnen, nachdem sie geschlossen worden ist. Ohne eine solche Vorkehrung wäre es möglich, daß Benutzer-Software die Ressource während des Zeitfensters zwischen dem Schließen der Ressource und der Entnahme der Komponente wieder öffnet. Nachdem die Ressource geschlossen worden ist, wird der Entnahmein­ terrupt beendet, wie im Schritt 526 gezeigt.

Nach dem Schließen der Ressource kann die Isolation erfolgen, wie durch Schritt 610 in Fig. 6a gezeigt. Die Schritte 600-609 illu­ strieren die Isolationsschritte für den heißen Entnahmeprozeß. Der Iso­ lationsschritt für die Entnahme ist ähnlich jenem für die Einfügung. Während des Isolationsschritts deaktiviert der Sekundärbus-Controller 120 den PCI-Bus im Schritt 600 und wartet darauf, welche Komponente an dem Sekundär-PCI-Bus 126, die gerade mit dem Bus kommuniziert, ihren Zy­ klus beendet.

Der Sekundärbus-Controller 120 kann dann die Arbitrage auf dem Sekundär-PCI-Bus 126 in Schritt 601 sperren, wobei irgendeine Komponente an dem Sekundär-PCI-Bus 126 daran gehindert wird, zur Steuerung des Bus­ ses zugelassen zu werden. Der Sekundärbus-Controller 120 wartet dann, daß der Sekundär-PCI-Bus 126 in den Leerlauf gelangt, wie in Schritt 602 gezeigt.

Der Sekundärbus-Controller 120 hält dann den PCI-Takt PCICLKs auf Leitung 127 zu der nicht entnehmbaren PCI-Komponente 130 im Schritt 603 niedrig. PCI-Takte PCICLKs(3 : 1) auf Leitungen 124 zu allen besetzten Einschubschlitzen des Verbinders 150 werden im Schritt 604 ebenfalls niedrig gehalten. Ob ein bestimmter Schlitz besetzt oder unbesetzt ist, kann durch Abtasten des Präsenz-Signals PRSNTS(3 : 0)# auf Leitungen 123, EJECT_REQ(3 : 0) und INSERT_REQ(3 : 0) bestimmt werden.

Die PCI-Rücksetzsignale PCIRSTs(3 : 0)# auf Leitungen 125 zu den nicht freizumachenden Schlitzen und den permanenten Komponenten werden im Schritt 605 hochgehalten. Der Sekundärbus-Controller 120 kann dann die Adreß- und Datenleitungen auf Sekundär-PCI-Bus 126 im Schritt 606 hochimpedant machen. Die PCI-Takte PCICLKs(3 : 1) auf Leitungen 124 zu den freizumachenden Schlitzen werden dann hochimpedant gemacht zusammen mit PCI-Rücksetzsignalen PCIRSTs(3 : 1)# auf Leitungen 125 zu den freizuma­ chenden Einschubschlitzen in den Schritten 607 und 608. Auf diese Weise können Komponenten, die am Sekundär-PCI-Bus 126 bleiben sollen, zeitwei­ lig in einen statischen Zustand derart gebracht werden, da irgendwelche Störsignale, die während des Entnahmeprozesses auftreten, ignoriert wer­ den.

Während des Entnahmevorgangs bleiben der Wirt-Bus und der Pri­ mär PCI-Bus 104 in Betrieb. Komponenten am Primär-PCI-Bus, die versu­ chen, auf Komponenten am Sekundär-PCI-Bus 126 zuzugreifen, werden mit einem Neuversuchabschluß durch den PCI-Kontroller 120 beschieden. Die Entnahme kann eine Latenz von 100 bis 200 ms für den Zugriff sekundärer Ziele oder für einen sekundären Master für die Einleitung von Transak­ tionen einführen. Software, die auf dem Wirt-Prozessor 101 läuft, kann modifiziert werden, um Auszeiten oder Systemabstürze während dieser La­ tenzperiode zu vermeiden.

Der Sekundär-PCI-Controller 120 kann dann einen Benutzer über GP I/O-Bus 133 im Schritt 609 notifizieren, daß eine bestimmte Karte für die Entnahme bereit ist, womit der Isolationsprozeß 610 vervollständigt wird. Beispielsweise können nahe jedem Einschubschlitz rote und grüne lichtemittierende Dioden vorgesehen sein, die Anzeigen, ob es zulässig ist, eine Karte zu ziehen (beispielsweise, daß alle Ressourcenanwendun­ gen geschlossen worden sind, der Sekundärbus statisch ist und derglei­ chen). Wenn einmal die grüne lichtemittierende Diode aufleuchtet, kann dann ein Techniker oder Anwender die zugeordnete Karte entnehmen.

Alternativ kann eine Softwareanzeige (beispielsweise ein Sym­ bol, eine Textbotschaft, ein Audioton oder eine Ansage), die durch den Wirt-Prozessor 101 erzeugt wird, angeben, daß eine bestimmte Karte für die Entnahme bereit ist.

Bei Beendigung des Isolationsprozesses 610 kann der Entnahme­ prozeß 620 beginnen. Im Schritt 621 kann die Entnahme der Karte erfol­ gen. Wenn eine Kartenverriegelung verwendet wird, kann GP I/O-Bus 133 der Kartenverriegelung signalisieren, die zu entnehmende Karte zu der entsprechenden Zeit freizugeben, oder ein Federmechanismus oder derglei­ chen kann die zu entnehmende Karte ausstoßen.

Wie oben diskutiert, gehen bei Aktivierung des Entnahmeschal­ ters 141 das Signal PRSNTS(n)# und EREQ hoch,wie im Schritt 622 angedeu­ tet. Der Sekundärbus-Controller 120 kann dann PRSNTS(n)# während zwei Sekunden ausschwingen lassen, während die Komponente entnommen wird. Wenn der Entnahmeschalter 141 im Schritt 624 deaktiviert wird, kann dann der Sekundärbus-Controller 120 IREQ(n)#/EREQ(n) für 20 ms ausschwingen lassen.

Wenn im Schritt 626 sowohl PRSNTS(n) als auch IREQ(n)#/EREQ(n) als hoch abgetastet werden, wird die physikalische Entnahme als beendet angesehen, wie im Schritt 627 festgehalten. Nach physikalischer Entnahme der Komponente klärt der Sekundärbus-Controller 120 das PRESENT(n)-Bit im Schritt 628 und startet PCICLKs(n) und PCICLKs für vorher besetzte Schlitze und fest verdrahtete Komponenten im Schritt 629.

Im Schritt 630 wird Sekundärbus 126 erneut gestartet. Der Se­ kundärbus-Controller 120 setzt das CGH_STS-Bit zur Anzeige einer Statu­ sänderung im Schritt 631 und aktiviert den Nofitikationsinterrupt INT# 108 im Schritt 632. Das System ist nun für die Rekonfiguration bereit.

Nach Beendigung der Entnahme kann die Rekonfiguration erfol­ gen. Im Schritt 631 wird der Notifikationsinterrupt INT# 108 vom Prozes­ sor 101 empfangen. Im Schritt 631 dekodiert das Betriebssystem BIOS die Quelle des Interrupts. Der Prozessor 101 kann feststellen, daß eine Re­ konfiguration angefordert wird, indem er das CHG_STS-Bit abtastet.

Im Schritt 632 tastet der Interrupthandhaber den gerade frei­ gegebenen Schlitz durch Lesen der PRESENT(3 : 0)-Bits ab, um festzustel­ len, welcher Einschubschlitz freigemacht worden ist, und zu bestätigen, daß der Schlitz tatsächlich frei ist. Sobald der Schlitz freigegeben worden ist, klärt der Interrupthandhaber das CGH_STS-Bit im Schritt 633. Im Schritt 634 deaktiviert der Sekundärbus-Controller das Notifikations­ interrupt INT#, und im Schritt 635 klärt OS/BIOS das EJECT(n)-Bit, was das Ende des Entnahmeprozesses signalisiert.

Schließlich kann das Betriebssystem BIOS im Prozessor 101 das System im Schritt 636 rekonfigurieren, indem die Ressourcenzuordnungen für die entnommene Komponente von dem System entnommen werden. Typi­ scherweise braucht ein solches Entnehmen keine Rekonfiguration des Ge­ samtsystems zu benötigen, da das Entnehmen einer Ressource generell kei­ ne Komponentenkonflikte verursachen wird. Der Schritt 640 zeigt die Beendigung des heißen Entnahmeprozesses.

Fig. 7 illustriert ein Zustandsdiagramm für die Software der Fig. 3, 4a, 4b, 5 und 6a bis 6c. Das Einfügen kann durch den Übergang vom leeren Zustand 0 zum besetzten Zustand (PRESENT) 5 repräsentiert werden. Der Zustand 0 repräsentiert den Zustand eines unbesetzten Ein­ schubschlitzes, der eingegeben wird, wenn das Rücksetzen deaktiviert wird und PRESENT(3 : 0) einen leeren Einschubschlitz anzeigt. Wenn das Einfügen zu erfolgen hat, deaktiviert der Sekundärbus-Controller 120 die Sekundär-PCI-Buskontrolle im Zustand 1. Eine Hardware-eingeleitete Ein­ fügung wird durch den Übergang zum Zustand 2 angezeigt, sobald der Se­ kundär-PCI-Bus inaktiv ist und wenn keine Entnahmeanforderung ausgeführt wurde.

Wenn eine Software-eingeleitete Einfügung erfolgen kann, wird dies durch den Übergang vom Zustand 1 zum Zustand 3 angezeigt. Im Zu­ stand 3 kann eine Einfügeauszeit auftreten, wie oben diskutiert, um Zeit für Einsetzen einer Karte zu lassen, während ein Systemabsturz verhin­ dert wird, falls die Karte nicht eingefügt oder unrichtig eingefügt wird. Zustand 4 repräsentiert den Einfügeinterrupt. Der Wirt-Prozessor 101 wird unterrichtet, und das System wird rekonfiguriert, sobald das Vorhandensein einer neu eingefügten Karte durch den Zustand der PRE­ SENT(3 : 0)-Bits erfaßt wird. Sobald der Interrupt beendet ist, erfolgt ein Übergang zu dem besetzten Zustand des Schlitzes (PRESENT) 5.

Die Entnahme kann durch den Übergang von dem Zustand des be­ setzten Schlitzes 5 zum leeren Schlitzzustand 0 repräsentiert werden. Der Zustand 6 repräsentierte eine Entnahmeanforderung, wobei der Über­ gang durch Aktivierung von INSERT_EJECT_EN und INSERT_REQ-STS symboli­ siert ist. Zustand 7 repräsentiert einen Entnahmewartezeitgeber, um hin­ reichend Zeit für das Schließen der Systemressourcen zu lassen. Wenn ei­ ne Komponente zu entnehmen ist, wie durch die Aktivierung von EJECT(3 : 0) und Deaktivierung von INSERT_REQ_STS angezeigt ist, wird wie im Zustand 1 wieder die Kontrolle für den Sekundär-PCI-Bus 126 gesperrt.

Im Zustand 8 wird der Sekundär-PCI-Bus 126 isoliert, und im Zustand 9 wird die Entnahme erzeugt, was dem Wirtprozessor 101 ermög­ licht, das System zu rekonfigurieren. Das Zustandsdiagramm der Fig. 7 ist vereinfacht worden, um einen Überblick über die Zustände der Be­ triebssoftware zu geben.

Die Vorrichtung ist hinreichend flexibel, um vielfach ange­ wandt zu werden, was die Kosten durch Massenproduktion senkt. Die Vor­ richtung kann an einem Netzwerkserver angewandt worden, um eine Anzahl von Schlitzen für entnehmbare Komponenten bereitzustellen. Zusätzlich kann die Vorrichtung ohne Modifikation als eine Schnittstelle für eine Andockstation oder dergleichen vorgesehen sein.

Fig. 8 ist ein Blockdiagramm zur Illustration, wie der Sekund­ ärbus-Controller 120 in einer Laptop-Andockstation 810 angewandt werden kann, um mit einem Laptop-Computer 820 verbunden zu werden. Ein einziger Sekundärbus-Controller 120 innerhalb der Andockstation 810 kann als Schnittstelle mit einem Primärsystemkontroller 130 über Sekundär-PCI-Bus­ verbindungen 109, 110 und 11 verbunden werden. Ein Vorteil einer sol­ chen Konfiguration besteht darin, daß der Laptop-Computer 820 mit einem Standard-Sekundär-PCI-Busausgang versehen wird, der als Schnittstelle mit irgendeiner PCI-Komponente verwendet werden kann.

Fig. 9 illustriert, wie der Sekundärbus-Controller 120 in ei­ nem Laptop-Computer 920 zur Verwendung mit einer Andockstation 910 ein­ gesetzt werden kann. Der Sekundärbus-Controller 120 kann über Leitungen 122, 137, 124, 125 und 126 mit einem Verbinder oder festverdrahteten Komponenten innerhalb der Andockstation 910 verbunden sein. Eine solche Konfiguration ermöglicht das Einfügen und Entnehmen von Komponenten aus der Andockstation 910 ohne Unterbrechung des Laptop-Computers 920. Dar­ überhinaus kann der Laptop-Computer 920 an- oder abgedockt werden, ohne die Verarbeitung zu unterbrechen. Der Ausdruck "Laptop", wie in diesen Figuren verwendet, kann sich auf irgendwelche Rechneranordnungen einschließlich verschiedener tragbarer Typen beziehen.

Fig. 10 illustriert, wie zwei Sekundärbus-Controller 120 in einem Laptop 1020 und einer Andockstation 1010 anwendbar sind. Da der Sekundärbus-Controller 120 selbst eine PCI-Komponente ist und an einem Sekundärbus als eine PCI-Komponente angeschlossen sein kann, können zwei Sekundärbus-Controller 120 vorgesehen werden, jeweils einer für den Lap­ top-Computer 1020 und die Andockstation 1010, um eine Andockschnittstel­ le zu bilden. Die Konfiguration der Fig. 10 bietet die Vorteile beider Anordnungen der Fig. 8 bzw. 9.

Fig. 11 illustriert, wie der Sekundärbus-Controller 120 in Se­ rie verkettet werden kann, um die Anzahl von für entnehmbare Komponenten verfügbaren Einschubschlitzen zu erhöhen. Ein zusätzlicher Sekundärbus-Con­ troller 120' kann mit dem Sekundärbus-Controller 120 als eine fest­ verdrahtete oder entnehmbare Komponente gekoppelt sein und verwendet werden, um einen zusätzlicher Verbinder 150' anzusteuern. Eine Anzahl solcher Sekundärbus-Controller kann vorgesehen sein, um die Anzahl verfügbarer Schlitze für entnehmbare PCI-Komponenten entsprechend zu er­ höhen.

Fig. 12 illustriert, wie der Sekundärbus-Controller 120 paral­ lel angewandt werden kann, um zusätzliche entnehmbare oder festverdrah­ tete Komponenten abzustützen. Ein Vorteil einer solchen Parallelausfüh­ rung besteht darin, daß nur von einem einzigen Sekundärbus-Controller abgestützte Komponenten während des Einfügens oder Entnehmens stillge­ legt werden müssen.

Fig. 13 illustriert, wie der Sekundärbus-Controller 120 ange­ wandt werden kann, um eine Gruppe von Komponenten (Expansionskomponente 1310) mit dem Computer 1320 zu verbinden. Die Vorrichtung der Fig. 13 kann angewandt werden, um einen Expansionsschlitz zu liefern, beispiels­ weise in einem Netzwerk-Computer oder PC. Anstatt mehrere Expansions­ schlitze in einem PC vorzusehen, kann ein einziger PCI-Schlitz vorgese­ hen werden, um eine Mehrzahl von Expansionskomponenten oder einen Se­ kundär-PCI-Expansionsbus einzustöpseln, ferner ein Modul von Komponenten (beispielsweise ein Multimedia-Modul mit z. B. einer Audiokarte 1340, ei­ nem CD-ROM-Laufwerk 1330, einer Videokarte 1350 und dergleichen) in den Computer 1320 (beispielsweise ein tragbarer Computer) eingestöpselt wer­ den, um eine Einzelschlitzexpansion/Aufrüstung (beispielsweise auf Mul­ timedia-Anwendung) vorzusehen, ohne mehrere Komponenten installieren zu müssen.

Wie in den Beispielen der Fig. 8 bis 13 dargestellt, ist die Vorrichtung sehr flexibel und kann deshalb viele Anwendungen finden ein­ schließlich solcher, die hier nicht diskutiert wurden. Eine anfängliche Ausführungsform soll einen einzigen Expansionsschlitz abstützen, um die Einrichtung primär als eine Andockstation vorzusehen.

Die Signale INSERT REQ(3 : 0) und EJECT REQ(3 : 0) kombiniert wer­ den, um sowohl Einfügeereignisse als auch Entnahmeereignisse zu notifi­ zieren, indem flanken anstatt Pegel verwendet werden, um solche Ereig­ nisse zu signalisieren. Darüberhinaus kann das Signal PRSNTS(3 : 0) weite­ re durch Anwender initialisierte manuelle Schalter qualifiziert werden, um den Beginn und das Ende des Einfüge- oder Entnahmeprozesses anzuzei­ gen.

Zusätzlich kann ein Einfüge/Entnahme-Prozeß (d. h. ein Aus­ tauschprozeß) erzeugt werden, indem die einzelnen oben beschriebenen Schritte angewandt werden, um einem Benutzer zu ermöglichen, eine be­ stimmte Komponente in einem einzigen Prozeßschritt auszutauschen. Wäh­ rend einer solchen Austauschsequenz kann die Rekonfiguration verzögert werden, bis eine neue Komponente eingefügt wird. Wenn die Komponente, die eingefügt wird, identisch mit der entnommenen Komponente oder dieser ähnlich ist (beispielsweise beim Austauschen einer defekten Karte oder dergleichen) brauchen die Rekonfiguration und Arbitrage nicht erforder­ lich zu sein.

Claims (30)

1. Verfahren zum Betreiben eines Computersystems gemäß dem Komponenten in ein in Betrieb befindliches Computersystem mit mindestens einem Wirt-Prozessor (101) und einem Primärbus eingefügt und aus ihm entnommen werden können, gekennzeichnet durch:
Bereitstellen eines Sekundärbusses (126) für den Anschluß von einzufügenden und entnehmbaren Komponenten,
Bereitstellen eines mit einem Primärbus des Computersystems gekoppelten Sekundärbus-Controllers (120),
Empfangen eines ersten Signals, das ein Einfügen oder Entneh­ men einer Komponente anzeigt, in dem Sekundärbus-Controller (120),
Abstoppen eines Bustakts auf dem Sekundärbus (126) in Reaktion auf das erste Signal unter Anhalten der Verarbeitung durch mit dem Se­ kundärbus (126) gekoppelte Komponenten,
Einfügen oder Entnehmen einer Komponente, Empfangen eines zweiten Signals, das das Einfügen oder Entnehmen bestätigt,
erneutes Starten des Bustakts auf dem Sekundärbus (126) in Re­ aktion auf das zweite Signal, und
Rekonfigurieren des Computersystems für an dem Sekundärbus (126) liegende Komponenten.

2. Verfahren nach Anspruch 1, gekennzeichnet durch:
Feststellen in dem Sekundärbus-Controller (120), ob eine Kom­ ponente einzufügen oder zu entnehmen ist, und Setzen eines entsprechen­ den Bits in dem Sekundärbus-Controller (120),
Signalisieren einer Interrupt-Routine an den Wirt-Prozessor (101) in Reaktion auf das erste Signal, welche Interrupt-Routine die Unterschritte umfaßt:
Bestimmen, ob eine Komponente einzufügen oder zu entnehmen ist, aus dem ersten Signal und dem Bit,
Bestimmen, falls eine Komponente einzufügen ist, ob die Komponente in den Sekundärbus (126) eingesetzt worden ist, in Reaktion auf das zweite Signal,
Setzen eines Bits in dem Sekundärbus-Controller (120), um anzugeben, daß der Sekundärbus-Controllertakt für die neu eingefügte Komponente zu starten ist, und
Setzen eines Bits in dem Sekundärbus-Controller (120), um anzugeben, daß das Rücksetzsignal zu der eingefügten Komponente zu deak­ tivieren ist.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Interrupt-Routine den Schritt der Erzeugung eines Signals zum Aktivieren einer physischen Verriegelung der Komponente an dem Sekundärbus (126) umfaßt.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß der Sekundärbuskontroller (120) ein Neuversuchssignal in Reaktion auf Zugriffsanforderungen von dem Computersystem während Einfü­ gens oder Entnehmens einer Komponente erzeugt.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß
beim Neustarten des Bustakts auf dem Sekundärbus (126) ein Rücksetzsignal zu einer neu eingefügten Komponente an dem Sekundärbus (126) aktiviert,
der Bustakt zu der neu eingefügten Komponente im wesentlichen gleichzeitig mit der Aktivierung des Rücksetzsignals neugestartet,
das Rücksetzsignal an die neu eingefügte Komponente an dem Se­ kundärbus (126) deaktiviert und
der Bustakt zu anderen Komponenten an dem Sekundärbus (126) als die neu eingefügte Komponente neugestartet wird.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß eine Interrupt-Routine in dem Wirt-Prozessor (101) in Re­ aktion auf das erste Signal signalisiert wird, die aus dem ersten Signal bestimmt, ob eine Komponente zu ent­ nehmen oder einzufügen ist, und, falls sie zu entnehmen ist, Systemressourcen schließt, die auf diese Komponente zugrei­ fen.

7. Verfahren nach Anspruch 6, gekennzeichnet durch:
Signalisieren einer Interrupt-Routine in dem Wirt-Prozessor (101) in Reaktion auf das zweite Signal, welche Interrupt-Routine die Schritte umfaßt:
Feststellen, ob eine Komponente von dem Sekundärbus (126) ent­ nommen worden ist, und
Bestimmen, welche Komponente an dem Sekundärbus (126) von ihm entnommen worden ist, wobei der Schritt der Rekonfiguration des Compu­ tersystems für Komponenten an dem Sekundärbus (126) den Schritt der Ent­ fernung von Konfigurationsinformation für die von dem Sekundärbus (126) entnommene Komponente umfaßt.

8. Computersystem mit mindestens einem Wirt-Prozessor (101), einem Wirt-Bus (102), der an den mindestens einen Wirt-Prozessor (101) zur Übertragung von Daten- und Adreßinformation zu und von dem minde­ stens einen Wirt-Prozessor (101) angekoppelt ist, einen System-Control­ ler (103), der an den Wirt-Bus (102) als Schnittstelle zwischen dem min­ destens einen Wirt-Prozessor (101) und mindestens einer Komponente ange­ koppelt ist, einen mit dem System-Controller gekoppelten Primärbus für das Ankoppeln des System-Controllers mit mindestens einer Komponente, gekennzeichnet durch einen Sekundärbus-Controller (120), der mit dem Primärbus gekoppelt ist und wie eine Komponente an dem Primärbus arbei­ tend ausgebildet ist, und eine Schnittstelle für zumindest eine entnehm­ bare Komponente zu dem mindestens einen Wirt-Prozessor (101) bildet.

9. Computersystem nach Anspruch 8, gekennzeichnet durch einen mit dem Sekundärbus-Controller (120) gekoppelten Sekundärbus (126) zum Ankoppeln mindestens einer entnehmbaren Komponente an den Sekundärbus-Con­ troller (120).

10. Computersystem nach Anspruch 8 oder 9, gekennzeichnet durch einen mit dem Sekundärbus (126) gekoppelten Verbinder (150) für die Auf­ nahme mindestens einer entnehmbaren Komponente und deren Anschluß an den Sekundärbus (120).

11. Computersystem nach einem der Ansprüche 8 bis 10, gekenn­ zeichnet durch Komponentenpräsenzerkennungsmittel, die an den Sekundär­ bus-Controller (120) angekoppelt sind.

12. Computersystem nach einem der Ansprüche 8 bis 11, gekenn­ zeichnet durch ein Einfügeanforderungsmittel (S2), das mit dem Sekundär­ bus-Controller (120) gekoppelt ist, um eine Anforderung für das Einfügen einer Komponente in einen Verbinder (150) zu signalisieren.

13. Computersystem nach einem der Ansprüche 8 bis 12, gekenn­ zeichnet durch ein Entnahmeanforderungsmittel (S1), das mit dem Sekund­ ärbus-Controller (120) gekoppelt ist, um eine Anforderung für die Ent­ nahme einer Komponente aus einem Verbinder (150) zu signalisieren.

14. Computersystem nach Anspruch 12 oder 13, gekennzeichnet durch eine Einfügestarteinrichtung, die mit dem Sekundärbus-Controller (120) gekoppelt ist, um ein Einfügestartsignal zu empfangen, das an­ zeigt, daß eine Komponente in den Verbinder (150) eingesetzt wird.

15. Computersystem nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß das Komponentenpräsenzerkennungsmittel ein erstes und zweites Leistungssteuersignal umfaßt, angekoppelt an einen Verbinder (150) für den Empfang eines Signals, das indikativ für eine Leistungsan­ forderung einer entnehmbaren Komponente ist.

16. Computersystem nach einem der Ansprüche 11 bis 15, gekenn­ zeichnet durch an Komponentenpräsenzerkennungsmittel und Einfügestart­ mittel angekoppelte Logikmittel für das Kombinieren von deren Signalen und Ausgeben eines Komponentenpräsenzsignals an den Sekundär-Controller (120).

17. Computersystem nach Anspruch 16, dadurch gekennzeichnet, daß die Logikmittel ferner ein UND-Gatter (151) für die UND-Verknüpfung der ersten und zweiten Leistungssteuersignale zum Erzeugen des Komponen­ tenpräsenzsignals für den Sekundärbus-Controller (120) umfassen.

18. Computersystem nach Anspruch 16 oder 17, dadurch gekenn­ zeichnet, daß die Logikmittel ferner eine Verbindung für das Anschließen der ersten und zweiten Leistungssteuersignale zum Erzeugen des Komponen­ tenpräsenzsignals für den Sekundärbus-Controller (120) umfassen.

19. Computersystem nach einem der Ansprüche 8 bis 18, gekenn­ zeichnet durch ein Notifikationsinterruptmittel, das mit dem Sekundär­ bus-Controller (120) und dem System-Controller (103) gekoppelt ist, um ein Interrupt-Signal zu dem mindestens einen Wirt-Prozessor (101) zu übertragen, wobei der Sekundärbus-Controller (120) ein Interrupt-Signal bei Einfügen und Entnehmen einer Komponente in den bzw. aus dem Verbin­ der (150) erzeugt.

20. Computersystem nach einem der Ansprüche 8 bis 19, gekenn­ zeichnet durch eine Sekundärbus-Taktleitung (124) zur Übertragung von Taktsignalen zu dem Verbinder (150), wobei der Sekundärbus-Controller (120) die Taktsignale über die Sekundärbus-Taktleitung (124) zu dem Ver­ binder (150) steuert, um Taktsignale zu einem Verbinder (150) bei Emp­ fang eines Entnahmeanforderungssignals und bei Empfang eines Einfügean­ forderungssignals zu suspendieren.

21. Computersystem nach einem der Ansprüche 8 bis 20, gekenn­ zeichnet durch ein Sekundärbus-Rücksetzmittel (125) zur Übertragung von Rücksetzsignalen zu einem Verbinder (150), wobei der Sekundärbus-Con­ troller (120) Rücksetzsignale über das Sekundärbus-Rücksetzmittel (125) zu am Verbinder (150) vor Einfügung und Entnahme vorhandenen Komponenten deaktiviert und wobei der Sekundärbus-Controller (120) ein Rücksetzsi­ gnal zu einer in dem Verbinder (150) eingefügten Komponente aktiviert, nachdem die Einfügung erfolgt ist.

22. Sekundärbus-Controller für ein Computersystem nach einem der Ansprüche 8 bis 21, gekennzeichnet durch erste Mittel für die Schnittstellenkopplung des Sekundärbus-Controllers (120) mit einer Pri­ märbusschnittstelle, um so den Sekundärbus-Controller (120) als eine an der Primärbusschnittstelle liegende Komponente zu konfigurieren, zweite Mittel für die Schnittstellenankopplung des Sekundärbus-Controllers (120) mit einem Sekundärbus und ein Sekundärbus-Taktsteuermittel für das Steuern von Sekundärbus-Taktsignalen zu einer oder mehreren entnehmbaren Komponente(n) an dem Sekundärbus (126).

23. Sekundärbus-Controller nach Anspruch 22, dadurch gekenn­ zeichnet, daß ein Sekundärbus-Rücksetzsteuermittel zum Steuern von Se­ kundärbus-Rücksetzsignalen zu einer oder mehreren entnehmbaren Komponen­ ten an dem Sekundärbus (126).

24. Sekundärbus-Controller nach Anspruch 22 oder 23, dadurch gekennzeichnet, daß Taktsignale auf der Sekundärbus-Taktsteuerleitung (124) während Einfügens und Entnehmens einer Komponente an den bzw. von dem Sekundärbus (126) stoppbar sind.

25. Sekundärbus-Controller nach einem der Ansprüche 22 bis 24, dadurch gekennzeichnet, daß ein Rücksetzsignal auf einer Sekundär­ bus-Rücksetzsteuerleitung (125) zu einer frisch eingefügten Komponente aktivierbar ist, wenn die Komponente an den Sekundärbus (126) ange­ schlossen wird.

26. Sekundärbus-Controller nach einem der Ansprüche 22 bis 25, dadurch gekennzeichnet, daß Taktsignale zu der frisch eingesetzte Kompo­ nente an dem Sekundärbus (126) im wesentlichen gleichzeitig mit der Ak­ tivierung des Rücksetzsignals zu der neu eingefügten Komponente akti­ vierbar sind.

27. Sekundärbus-Controller nach einem der Ansprüche 22 bis 26, dadurch gekennzeichnet, daß Taktsignale zu anderen Komponenten an dem Sekundärbus (126) im wesentlichen gleichzeitig mit der Deaktivierung des Rücksetzsignals zu der neu eingefügten Komponente neu startbar sind.

28. Sekundärbus-Controller nach einem der Ansprüche 22 bis 27, gekennzeichnet durch ein Notifikationsinterruptmittel für die Kopplung des Sekundärbus-Controllers (120) mit einem System-Controller (103) und zur Übertragung eines Interrupt-Signals zu dem System-Controller (103), wenn eine Komponente an den Sekundärbus (126) angeschlossen bzw. von ihm getrennt wird.

29. Sekundärbus-Controller nach Anspruch 28, gekennzeichnet durch ein Entnahmeanforderungsmittel zum Empfang eines Signals, das eine Anforderung zur Entnahme einer Komponente von dem Sekundärbus (126) in­ diziert, und ein Einfügeanforderungsmittel zum Empfang eines Signals, das eine Anforderung zum Einsetzen einer Komponente in den Sekundärbus (126) indiziert.

30. Sekundärbus-Controller nach Anspruch 29, dadurch gekenn­ zeichnet, daß das Notifikationsinterruptmittel ein erstes Interrupt-Si­ gnal bei Einfügen einer Komponente in den Sekundärbus (126) erzeugt, ein zweites Interrupt-Signal bei Anzeige einer Anforderung zum Entnehmen ei­ ner Komponente von dem Sekundärbus (126) erzeugt und ein drittes Inter­ rupt-Signal bei Entnehmen einer Komponente von dem Sekundärbus (126) er­ zeugt.