DE19732842A1 - Dimensionierbares Analoges Bauelementearray - Google Patents

Dimensionierbares Analoges Bauelementearray

Info

Publication number
DE19732842A1
DE19732842A1 DE1997132842 DE19732842A DE19732842A1 DE 19732842 A1 DE19732842 A1 DE 19732842A1 DE 1997132842 DE1997132842 DE 1997132842 DE 19732842 A DE19732842 A DE 19732842A DE 19732842 A1 DE19732842 A1 DE 19732842A1
Authority
DE
Germany
Prior art keywords
dimensionable
component array
analog component
array according
elementary components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1997132842
Other languages
English (en)
Other versions
DE19732842C2 (de
Inventor
Juergen Dr Kampe
Steffen Dipl Ing Arlt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KAMPE JUERGEN DR ING
Original Assignee
KAMPE JUERGEN DR ING
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KAMPE JUERGEN DR ING filed Critical KAMPE JUERGEN DR ING
Priority to DE1997132842 priority Critical patent/DE19732842C2/de
Publication of DE19732842A1 publication Critical patent/DE19732842A1/de
Application granted granted Critical
Publication of DE19732842C2 publication Critical patent/DE19732842C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802Resistors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118Masterslice integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Stand der Technik
Auf dem breiten Sektor der digitalen Schaltungstechnik ist die programmierbare Ver­ schaltung von Bauelementen bereits seit vielen Jahren bekannt. Die Adaption der im digitalen Schaltungsbereich bewährten Techniken auf den analogen Bereich ist bisher jedoch aufgrund der Komplexität der Beziehungen zwischen Schaltungseigen­ schaften und repräsentierenden Parametern nur teilweise und unzureichend erfolgt. Es ist bekannt, vorstrukturierte Anordnungen auf einem masterähnlichen Untergrund so anzuordnen, daß eine gewünschte Schaltung aus einer bestimmten/begrenzten Anzahl von möglichen Varianten durch entsprechende Verdrahtung realisiert werden kann.
Die Patentanmeldung US-A-4,847,612 zeigt ein konfigurierbares Array, mit matrix­ artig angeordneten Grundböcken, sowie matrixartigen Verbindungen zu den Ein- und Ausgängen der Grundblöcke. Jede der Verbindungslinien kann durch eine Schalter­ matrix erster Ordnung programmiert werden. Die Grundblöcke können jedoch nur zu digitalen Funktionsblöcken konfiguriert werden, wie z. B. PLA-Strukturen.
Zur Realisierung von schaltungstechnischen Systemlösungen ist heutzutage der digi­ tale Bereich nicht mehr ausschließlich relevant. Vielmehr liegt das Hauptaugenmerk auf optimalen analogen Ansätzen, die bisher, aufgrund ihrer Komplexität in der Beschreibung der Zusammenhänge, immer noch aus dem Erfahrungspotential eines Analogentwerfers resultieren. Die Automatisierung im Analogentwurf ist bisher nur in verschiedenen, beherrschbaren Details umgesetzt worden. Dabei wurde verstärkt im Layoutbereich versucht, die zeitaufwendigen Entwurfsarbeiten zu automatisieren. Angelehnt an den digitalen Bereich gibt es Versuche durch eine Vorstrukturierung (Master) den Aufwand nur auf die Verdrahtung von Grundblöcken zu reduzieren.
Ein Beispiel ist in der europäischen Patentanmeldung EP-0 705 465 B1 beschrieben, die in einer Anordnung aus mindestens zwei Matritzen erster Ordnung besteht, wel­ che durch mindestens eine Matrix zweiter Ordnung verbunden ist. Die Matritzen erster Ordnung bestehen hierbei aus sogenannten Grundbausteinen und einer Schal­ termatrix, die über ein Schieberegister die Konfigurationsdaten parallel erhält. Die analogen Grundblöcke umfassen dabei wenigstens eine der Komponenten: Integra­ toren, Komparatoren, Verstärker, Phasendetektoren und einstellbare Referenzen, die aus multiplizierenden D/A-Wandlern gebildet sind. Die beschränkte Auswahl analoger Komponenten als Grundbausteine erweist sich jedoch in vielen Anwendungsbereichen als unzureichend.
Eine ebenfalls anwenderprogrammierbare integrierte Schaltungsanordnung mit einem analogen, einem digitalen und einem Schnittstellen-Abschnitt, die jeweils anwender­ konfigurierbar sind, ist aus der europäischen Patentschrift EP-0 499 383 A2 bekannt. Die Konfiguration beinhaltet jedoch lediglich eine entsprechende Vernetzung der Ele­ mente und damit eine beschränktere Auswahl an realisierbaren Schaltungen. Beispiels­ weise ist keine, in der analogen Schaltungstechnik häufig erforderliche, Rückkopplung von Schaltungselementen möglich.
In der Patentanmeldung/Spezifikation EP 0 322 382 B1 wird ein Ansatz zur konfigu­ rierbaren analogen Schaltung beschrieben. Die hierin vorgestellte Anordnung besteht aus mehreren Batterien von elektronischen Normkomponenten (CMOS-Transistoren und Kapazitäten), die entweder parallel oder seriell verschaltet sind und durch einen Schalter im Sourcezweig der Transistoren zu den gemeinsamen Anschlüssen der Bat­ terie verbunden werden können. Die Verbindung der Batterien ist fest vorgegeben, wodurch sich nur eine spezielle Klasse von Operationsverstärkern mit dieser Anord­ nung realisieren läßt. Ein Nachteil dieser konfigurierbaren Batterien ist der strom­ durchflossene Schalter im Sourcezweig der angeschlossenen Transisitoren, mit seinem zusätzlichen Spannungsabfall. Nachteilig wirkt sich auch die permanent anliegende gesamte Gatekapazitäten am Gateknoten der nicht angeschlossenen Transistoren auf das Verhalten der Schaltung aus. Die Anordnung in der hier vorliegenden Patentschrift beschränkt sich in der Wahl der zu realisierenden Schaltung auf ein breites Spektrum analoger CMOS-Schaltungen und ist daher universeller anwendbar.
Beschreibung der Anordnung
Das im folgenden beschriebene dimensionierbare analoge Bauelementearray basiert auf einer Idee zur Flexibilisierung analoger Schaltungskomponenten. Es liegt ein dimen­ sionierbares Elementarbauelement [EBx] zugrunde, welches dadurch gekennzeichnet ist, daß dieses mit Schaltelementen [SEx] verbunden ist, und über eine Schieberegi­ sterkette [SRx] die Informationen zur Dimensionierung des Elementarbauelementes erhält. Abb. 1.
Die Elementarbauelemente repräsentieren dabei die analogen Basisbausteine Transi­ storen, Widerstände oder Kapazitäten. Bei den Transistoren handelt es sich um MOS- Transistoren, je nach Leitfähigkeit des Kanals, N- oder P-Typs. Die Gates [G] der Transistoren können je nach Dimensionierungsbereich unterschiedlich gestuft sein, so daß der überstreichbare Bereich der möglichen W/L-Verhältnisse, sowie deren Auflösung sehr groß ist, siehe Abb. 2. Die Widerstände und Kapazitäten setzen sich ebenfalls aus mehreren Feldern unterschiedlicher Größe entsprechend dem realisierba­ ren Wertebereich zusammen. Die einzelnen Kapazitätsfelder und Widerstandsbahnen sind ebenfalls unterschiedlich gestuft, so daß der überstreichbare Bereich der Kapa­ zitäts- und Widerstandswerte, sowie deren Auflösung ebenfalls sehr groß ist, siehe Abb. 5 und 4.
Die Transistor-Elementarbauelemente können zudem als spezielle anwendungsorien­ tierte Matchingstruktur ausgeführt werden, indem zwei gleich gestufte Transistoren ein Pärchen als Elementarbauelement bilden siehe Abb. 3, indem sie gegenüberlie­ gend ineinander angeordnet sind. Die damit erreichbaren Eigenschaften, wie identi­ sche Sourcepotentiale und geringe technologische Abweichungen über die Fläche sind Grundlage für einige Grundkomponenten der analogen Schaltungstechnik wie z. B. Differenzeingangsstufen.
An den elektrischen Verbindungspunkten (VIA's) der Elementarbauelemente [EB] befinden sich Schaltelemente [SE], die entsprechend der Dimensionierungsvorgabe die jeweiligen Gateanschlüsse bei Transistoren bzw. die Abgriffe bei den passiven Elemen­ tarbauelementen mit dem entsprechenden elektrischen Potential verbinden oder von diesem elektrischen Potential isolieren. Die Verdrahtung der Drain/Source-Gebiete der Transistorbauelemente bleibt von der Dimensionierung unbeeinflußt bestehen. Die Informationen über die Dimensionierung des Elementarbauelementes [EB] werden den Ausgängen einer Schieberegisterkette [SR] entnommen, welche die Informationen aus einem seriellen zentralen Datenstrom erhält. Die Verdrahtung der von der Di­ mensionierung unabhängigen fixen Anschlußpunkte eines Elementarbauelemente [EB] erfolgt programmierbar über Transferschalter, welche prinzipiell die entsprechenden Bauelemente-Knoten (Terminals) mit den schaltungstechnisch erforderlichen Poten­ tialen verbinden. Da die Verbindungen möglichst verlustarm realisiert werden sollen, sind 8 innere Programmierpotentiale direkt, d. h. ohne Transferschalter im Signalpfad so an Terminals von Elementarbauelementen angeschlossen, daß alle Querstrompfade über nur einen Schalter zwischen zwei Elementarbauelementen programmierbar sind.
Durch eine ausgewählte Anordnung von einer definierten Anzahl von Elementar­ bauelementen wie z. B. Kondensatoren, Widerstände sowie N- und P-Kanal-CMOS- Transistorpaare mit unterschiedlicher Kanallänge, können diese zu abgeschlossenen Funktionsblöcken zusammengefaßt werden, siehe Abb. 6. Mit diesem Funktionsblock kann im schaltungstechnischen Sinn eine separate Teilschaltung realisiert werden wie z. B. Verstärkerstufen, etc. Durch eine geeignete Anordnung etwa durch Aneinander­ reihung zu einer Arraystruktur, entstehen Verdrahtungskanäle zwischen den einzelnen Funktionsblöcken, die als Versorgungstrassen genutzt werden. Dabei werden die Ver­ sorgungspotentiale mit der Schaltermatrix eines jeden Funktionsblockes verknüpft, sowie untereinander über elektrisch programmierbare Schalterboxen verbunden, siehe Abb. 7.

Claims (9)

1. Dimensionierbares analoges Bauelementearray zur Realisierung verschiedener ana­ loger Komplexschaltungen dadurch gekennzeichnet, daß unterschiedliche Elementar-Bauelemente mit Schaltelementen so verbunden sind, daß diese dimensionierbar sind und die Elementar-Bauelemente zu Funktionsblöcken konfigurierbar sind, wobei sowohl die Dimensionierung als auch die Konfigurierung der Elementar-Bauelemente unabhängig voneinander durch elektrisch programmierbare Verbindungen realisiert wird.
2. Dimensionierbares analoges Bauelementearray nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Elementar-Bauelemente P-Kanal-MOS-Transistoren, N-Kanal-MOS-Transi­ storen, Widerstände und Kapazitäten darstellen können, die unabhängig voneinander dimensionierbar sind.
3. Dimensionierbares analoges Bauelementearray nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die dimensionierbaren Transistoren aus mindestens zwei Gates bestehen, die der Realisierung des gewünschten W/L-Verhältnisses dienen und die einzelnen Gates durch die Schaltelemente elektrisch programmierbar sind, indem sie mit unterschiedlichen Potentialen entsprechend der gewünschten Dimensionierung verbunden werden.
4. Dimensionierbares analoges Bauelementearray nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Information über das gewünschte einzustellende W/L-Verhältnis oder den Wi­ derstandswert oder den Kapazitätswert über die Ausgänge einer Schieberegisterkette den Schaltelementen zur Verfügung gestellt wird.
5. Dimensionierbares analoges Bauelementearray nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Schieberegisterketten der Elementar-Bauelemente innerhalb eines Funktions­ blockes seriell miteinander verbunden sind und die Information für die Dimensionie­ rung der Elementar-Bauelemente seriell in die Schieberegisterketten eingelesen wird.
6. Dimensionierbares analoges Bauelementearray nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß die Elementar-Bauelemente eines Blockes untereinander durch mit Hilfe einer Schaltermatrix programmierbaren innere Leitungen verbunden sind.
7. Dimensionierbares analoges Bauelementearray nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die Funktionsblöcke über Leitungssegmente in äußeren Verdrahtungstrassen mit­ einander verbunden sind.
8. Dimensionierbares analoges Bauelementearray nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Verbindungen der äußere Verdrahtungstrasse über Schalterboxen program­ miert werden können, indem die aufeinanderfolgenden Leitungssegmente miteinander verbunden oder voneinander isoliert werden.
9. Dimensionierbares analoges Bauelementearray nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß die Funktionsblöcke und Verdrahtungstrassen mit den Schaltboxen regulär zu einer Arraystruktur angeordnet werden.
DE1997132842 1997-07-30 1997-07-30 Dimensionierbares analoges Bauelementearray Expired - Fee Related DE19732842C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997132842 DE19732842C2 (de) 1997-07-30 1997-07-30 Dimensionierbares analoges Bauelementearray

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997132842 DE19732842C2 (de) 1997-07-30 1997-07-30 Dimensionierbares analoges Bauelementearray

Publications (2)

Publication Number Publication Date
DE19732842A1 true DE19732842A1 (de) 1999-02-18
DE19732842C2 DE19732842C2 (de) 2001-03-22

Family

ID=7837387

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997132842 Expired - Fee Related DE19732842C2 (de) 1997-07-30 1997-07-30 Dimensionierbares analoges Bauelementearray

Country Status (1)

Country Link
DE (1) DE19732842C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10036627A1 (de) * 2000-07-24 2002-02-14 Pact Inf Tech Gmbh Integrierter Schaltkreis
WO2003105229A2 (en) * 2002-06-11 2003-12-18 Koninklijke Philips Electronics N.V. Resistor network such as a resistor ladder network and a method for manufacturing such a resistor network
EP1288966A3 (de) * 2001-08-31 2004-08-18 Infineon Technologies AG Steuerregister

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
4-365367 A *
5-160347 A *
6- 61427 A *
GOODENOUGH,Frank: Analog And Analog-Digital Arrays Blossom. In: Electronic Design, June 22, 1989, S.49-56 *
GOODENOUGH,Frank: Analog Counterparts Of FPGAs Ease System Design. In: Electronic Design, Oct. 14, 1994, S.63-73 *
JP Patents Abstracts of Japan: 4-364775 A *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10036627A1 (de) * 2000-07-24 2002-02-14 Pact Inf Tech Gmbh Integrierter Schaltkreis
EP1288966A3 (de) * 2001-08-31 2004-08-18 Infineon Technologies AG Steuerregister
WO2003105229A2 (en) * 2002-06-11 2003-12-18 Koninklijke Philips Electronics N.V. Resistor network such as a resistor ladder network and a method for manufacturing such a resistor network
WO2003105229A3 (en) * 2002-06-11 2004-03-04 Koninkl Philips Electronics Nv RESISTANCE NETWORK SUCH AS DEGRADING RESISTANCE NETWORK AND METHOD FOR MANUFACTURING SUCH RESISTANCE NETWORK
US7737817B2 (en) 2002-06-11 2010-06-15 Nxp B.V. Resistor network such as a resistor ladder network and a method for manufacturing such a resistor network

Also Published As

Publication number Publication date
DE19732842C2 (de) 2001-03-22

Similar Documents

Publication Publication Date Title
DE69215709T2 (de) Programmierbarer Zwischenschaltungsaufbau mit gemischtem analog/digitalem Betrieb
DE68918813T2 (de) Verarbeitung von abgetasteten analogen elektrischen Signalen.
DE68926184T2 (de) DA-Wandler
DE3215671C2 (de) Programmierbare Logikanordnung
DE2059933A1 (de) Digital-Analog-Wandler
DE3633591C2 (de) Innerer Volldifferenzoperationsverstärker für integrierte CMOS-Schaltungen
DE10354501B4 (de) Logik-Schaltkreis-Anordnung
DE2643020A1 (de) Schmitt-trigger
DE3145889A1 (de) Integrierbarer digital/analog-wandler
DE60017937T2 (de) Digital zu analog-wandler
DE1813580A1 (de) Schaltungsanordnung fuer ein elektronisches Koppelfeld in Fernmelde-,insbesondere Fernsprechvermittlungsanlagen
EP0303819A3 (de) Integrierte Schaltung zum Auslesen eines optoelektronischen Bildsensors
DE19732842A1 (de) Dimensionierbares Analoges Bauelementearray
DE10021928A1 (de) Stromspiegel und Verfahren zum Betreiben eines Stromspiegels
EP0834992B1 (de) Monolithische MOS Switched-Capacitor-Schaltung mit on-chip Oszillator
DE102022203532A1 (de) Leckstromkompensation für thermometrischen digital-analog-wandler (dac) mit analoger decodierung
WO2005088838A1 (de) Logik-grundzelle, logik-grundzellen-anordnung und logik-vorrichtung
DE2839459A1 (de) Schaltungsanordnung zur signalpegelumsetzung
DE60219767T2 (de) Datenempfangsschaltung mit einem Demultiplexer
DE19837574A1 (de) Aktive elektronische Filterschaltung
DE19700983C2 (de) Digital/Analog-Umsetzer
EP0821471B1 (de) Vorrichtung zur selbst-justierenden Arbeitspunkt-einstellung in Verstärker-schaltungen mit Neuron-MOS-Transistoren
WO2001014895A1 (de) Schaltungsanordnung und verfahren zum bewerten von kapazitäten
DE69733732T2 (de) Strombitzelle und stromgeschaltetes Netzwerk mit derartigen Zellen
DE69634060T2 (de) Cmos-programmierbare transkonduktanzschaltung mit widerständen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee
8370 Indication of lapse of patent is to be deleted
8339 Ceased/non-payment of the annual fee