DE19726085A1 - Nichtflüchtige Speicherzelle - Google Patents
Nichtflüchtige SpeicherzelleInfo
- Publication number
- DE19726085A1 DE19726085A1 DE19726085A DE19726085A DE19726085A1 DE 19726085 A1 DE19726085 A1 DE 19726085A1 DE 19726085 A DE19726085 A DE 19726085A DE 19726085 A DE19726085 A DE 19726085A DE 19726085 A1 DE19726085 A1 DE 19726085A1
- Authority
- DE
- Germany
- Prior art keywords
- dielectric layer
- memory cell
- layer
- gate electrode
- nanocrystals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 title claims description 47
- 239000002159 nanocrystal Substances 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 21
- 239000002019 doping agent Substances 0.000 claims description 5
- 210000000352 storage cell Anatomy 0.000 abstract description 2
- 210000004027 cell Anatomy 0.000 description 54
- 239000002800 charge carrier Substances 0.000 description 13
- 230000005641 tunneling Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 230000014759 maintenance of location Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000005855 radiation Effects 0.000 description 5
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000012217 deletion Methods 0.000 description 4
- 230000037430 deletion Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000010791 quenching Methods 0.000 description 2
- 230000000171 quenching effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000010871 livestock manure Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 125000006850 spacer group Chemical class 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
Zur dauerhaften Speicherung von Daten sind nichtflüchtige
Speicherzellen, sogenannte SONOS-Zellen oder MNOS-Zellen,
vorgeschlagen worden, die jeweils einen speziellen
MOS-Transistor umfassen (siehe zum Beispiel Lai et al, IEDM Tech.
Dig. 1986, Seite 580 bis 583). Der MOS-Transistor umfaßt ein
Gatedielektrikum, das mindestens eine Siliziumnitridschicht
unterhalb der Gateelektrode und eine SiO2-Schicht zwischen
der Siliziumnitridschicht und dem Kanalbereich umfaßt. Zur
Speicherung der Information werden Ladungsträger in der Sili
ziumnitridschicht gespeichert.
Die Dicke der SiO2-Schicht beträgt in diesen nichtflüchtigen
Speicherzellen maximal 2,2 nm. Die Dicke der Si3N4-Schicht
beträgt in modernen SONOS-Speichern üblicherweise etwa 10 nm.
Zwischen der Siliziumnitridschicht und der Gateelektrode ist
meist eine weitere SiO2-Schicht vorgesehen, die eine Dicke
von 3 bis 4 nm aufweist. Diese nichtflüchtigen Speicherzellen
sind elektrisch schreib- und löschbar. Beim Schreibvorgang
wird an die Gateelektrode eine solche Spannung angelegt, daß
Ladungsträger aus dem Substrat durch die maximal 2,2 nm dicke
SiO2-Schicht in die Siliziumnitridschicht tunneln. Zum Lö
schen wird die Gateelektrode so beschaltet, daß die in der
Siliziumnitridschicht gespeicherten Ladungsträger durch die
maximal 2,2 nm dicke SiO2-Schicht in den Kanalbereich tunneln
und aus dem Kanalbereich Ladungsträger vom entgegengesetzten
Leitfähigkeitstyp durch die SiO2-Schicht in die Siliziumni
tridschicht tunneln. Gleichzeitig tunneln Ladungsträger vom
ersten Leitfähigkeitstyp aus der Gateelektrode in die Silizi
umnitridschicht. Die Schichtdicken werden so bemessen, daß
der Ladungsträgertransport zum Kanalbereich im Vergleich zum
Ladungsträgertransport aus der Gateelektrode überwiegt. Für
den Löschvorgang sind typischerweise Zeiten von 100 ms erfor
derlich.
Die SONOS-Zellen weisen eine Zeit für den Datenerhalt von ≦
10 Jahren auf. Diese Zeit ist für viele Anwendungen, zum Bei
spiel für die Speicherung von Daten in Computern, zu kurz.
Für Anwendungen, in denen längere Zeiten für den Datenerhalt
gefordert werden, ist es bekannt, als nichtflüchtige Speicher
EEPROM-Zellen mit floating gate zu verwenden. In diesen Spei
cherzellen, die zum Beispiel aus Lai et al, IEDM Tech. Dig.
1986, Seite 580 bis 583 bekannt sind, ist zwischen einer Kon
trollgateelektrode und dem Kanalbereich des MOS-Transistors
eine Floating Gate Elektrode angeordnet, die vollständig von
dielektrischem Material umgeben ist. Auf der Floating Gate
Elektrode wird die Information in Form von Ladungsträgern ge
speichert. Diese Speicherzellen, die auch als FLOTOX-Zellen
bezeichnet werden, sind elektrisch schreib- und löschbar. Da
zu wird die Steuergateelektrode mit einem solchen Potential
verbunden, das Ladungsträger aus dem Kanalbereich auf die
Floating Gate Elektrode fließen (Schreiben) bzw. Ladungsträ
ger von der Floating Gate Elektrode in den Kanalbereich flie
ßen (Löschen). Der Löschvorgang in FLOTOX-Zellen erfordert
Zeiten von typisch 100 ms. Die FLOTOX-Zellen weisen Zeiten
für den Datenerhalt größer als 150 Jahre auf.
Im Vergleich zu den SONOS-Zellen sind sie jedoch kompliziert
im Aufbau. Ferner ist der Platzbedarf der FLOTOX-Zellen im
Vergleich zu den SONOS-Zellen größer, da die Steuergateelek
trode die Floating Gate Elektrode seitlich überlappen muß.
Schließlich ist die sogenannten Radiation hardness von
FLOTOX-Zellen begrenzt. Unter Radiation hardness wird die Un
empfindlichkeit der gespeicherten Ladung gegenüber äußeren
Strahlungsquellen und/oder elektromagnetischen Feldern be
zeichnet.
Ferner ist vorgeschlagen worden (siehe Tiwari et al., Appl.
Phys. Lett. 68 (19), No. 4, March 1996) als Speicherzelle ei
nen MOS-Transistor zu verwenden, der als Gatedielektrikum
zwei Siliziumoxidschichten mit dazwischen angeordneten Nano
kristallen aufweist. Die Nanokristalle bestehen aus Silizium
und stellen kleine voneinander unabhängige Siliziumkörper
dar. Sie weisen einen Durchmesser von etwa 5 nm und Abstände
von etwa 5 nm auf. In diesen Nanokristallen wird Ladung ge
speichert, die ähnlich der gespeicherten Ladung auf einem
Floating Gate eines EEPROM's die Einsatzspannung des
MOS-Transistors beeinflußt. Die unterhalb der Nanokristalle ange
ordnete Siliziumoxidschicht wirkt dabei als Tunneloxid. Die
Dicke des Tunneloxids beträgt etwa 1 bis 2 nm. Die Zeit für
den Datenerhalt beträgt in diesen Speicherzellen einige Wo
chen und ist daher für viele Anwendungen, zum Beispiel für
die Speicherung von Daten in Computern, zu kurz.
Der Erfindung liegt das Problem zugrunde, eine nichtflüchtige
Speicherzelle anzugeben, die für den Löschvorgang Zeiten un
ter 1 s benötigen, die einfach aufgebaut ist und in großer
Packungsdichte integriert werden kann und die im Vergleich zu
den FLOTOX-Zellen eine verbesserte Radiation hardness auf
weist.
Dieses Problem wird erfindungsgemäß gelöst durch eine Spei
cherzelle nach Anspruch 1. Weitere Ausgestaltungen gehen aus
den Unteransprüchen hervor.
Die nichtflüchtige Speicherzelle umfaßt einen MOS-Transistor
mit Sourcegebiet, Kanalbereich, Draingebiet, Gatedielektrikum
und Gateelektrode. Das Gatedielektrikum weist eine erste die
lektrische Schicht und eine zweite dielektrische Schicht auf,
wobei zwischen der ersten dielektrischen Schicht und der
zweiten dielektrischen Schicht Nanokristalle angeordnet sind.
Die Gateelektrode enthält p⁺-dotiertes Silizium. Im Vergleich
zu FLOTOX-Zellen weist diese Speicherzelle eine kleinere
Schreib-/Löschspannung und im Vergleich zu SONOS-Zellen eine
höhere Zeit für den Datenerhalt (Retention-Time) auf.
Von der bekannten Speicherzelle unterscheidet sich die erfin
dungsgemäße Speicherzelle dadurch, daß die Gateelektrode
p⁺-dotiertes Silizium enthält. Im Vergleich zu n-dotiertem Sili
zium oder Metall, das als Gateelektrode in konventionellen
Zellen verwendet wird, ist im Idealfall durch die
p⁺-Dotierung die Besetzungswahrscheinlichkeit von elektronischen
Zuständen in der Gateelektrode um etwa den Faktor 1020 redu
ziert. Beim Löschvorgang können daher keine Elektronen aus
der Gateelektrode in die Nanokristalle tunneln. Der Löschvor
gang der erfindungsgemäßen Speicherzelle erfolgt daher über
Tunneln von Löchern aus dem Kanalbereich durch die erste die
lektrische Schicht in die Nanokristalle und durch Tunneln von
Elektronen aus den Nanokristallen in den Kanalbereich.
Bei Verwendung von n-dotiertem Silizium oder Metall als Ga
teelektrode tunneln zusätzlich Elektronen aus der Gateelek
trode in die Nanokristalle, die beim Löschvorgang ebenfalls
neutralisiert werden müssen. Dieser Elektronenstrom wird in
der erfindungsgemäßen Speicherzelle dadurch unterdrückt, daß
die Zahl der Elektronen in der Gateelektrode durch die Ver
wendung von p⁺-dotiertem Silizium reduziert ist. Die Zeit für
den Löschvorgang ist in der erfindungsgemäßen Speicherzelle
gegenüber konventionellen Speicherzellen um einen Faktor von
ca. 105 bis 108 reduziert, bei jeweils gleicher Tunneloxid
dicke.
Dieses gilt unabhängig von der Dicke der ersten dielektri
schen Schicht, die als Tunneloxid wirkt. Die Schichtdicke der
ersten dielektrischen Schicht ist daher frei wählbar und wird
vorzugsweise so eingestellt, daß die Speicherzelle die für
die jeweilige Anwendung erforderliche Zeit für den Datener
halt, die ebenfalls von dieser Schichtdicke abhängt, auf
weist.
Vorzugsweise werden die erste dielektrische Schicht und die
zweite dielektrische Schicht aus Siliziumoxid gebildet. Die
Dicke der ersten dielektrischen Schicht wird dabei auf 2 bis
5 nm, die Dicke der zweiten dielektrischen Schicht um 1 bis 2
nm größer als die der ersten dielektrischen Schicht einge
stellt. Die Dicke der ersten dielektrischen Schicht im Be
reich zwischen 2 und 5 nm ist größer als die der aus Tiwari
bekannten Speicherzelle und verbessert dadurch die Zeit für
den Datenerhalt (Retention-Time) gegenüber der aus Tiwari be
kannten Speicherzelle.
Diese Ausführungsform der Erfindung macht sich die Erkenntnis
zunutze, daß in konventionellen Speicherzellen der Ladungs
transport durch die erste dielektrische Schicht wegen der
Dicke von maximal 2 nm hauptsächlich über direktes Tunneln
erfolgt. Die Tunnelwahrscheinlichkeit für direktes Tunneln
und damit die Stromstärke für den Ladungsträgertransport
durch direktes Tunneln und modifiziertes Fowler-Nordheim-
Tunneln hängt hauptsächlich von der Dicke der Tunnelbarriere,
das heißt der Dicke der ersten dielektrischen Schicht, und
vom elektrischen Feld ab. Bei einer Schichtdicke des Tunne
loxids von maximal 2 nm überwiegt bei elektrischen Feldern
unter 10 MV/cm stets der Strom durch direktes Tunneln durch
die erste dielektrische Schicht. Über diesen direkten Tunnel
strom und modifiziertes Fowler-Nordheim-Tunneln erfolgt so
wohl das Schreiben als auch das Löschen der Information,
durch entsprechende Beschaltung der Gateelektrode.
Die Ausführungsform der Erfindung macht sich weiterhin die
Erkenntnis zunutze, daß auch ohne Beschaltung der Gateelek
trode in der bekannten Speicherzelle ein Tunnelstrom, der auf
direktes Tunneln zurückgeht, von den Nanokristallen durch die
erste Siliziumoxidschicht zum Kanalbereich fließt. Es wurde
festgestellt, daß dieser direkte Tunnelstrom für die Zeit für
den Datenerhalt bestimmend ist.
Weiterhin wird die Erkenntnis ausgenutzt, daß die Tunnelwahr
scheinlichkeit für direktes Tunneln mit zunehmender Dicke der
ersten dielektrischen Schicht stark abnimmt und bei einer
Dicke von mindestens 3 nm sehr klein ist.
Da in dieser Ausführungsform der erfindungsgemäßen Speicher
zelle die erste dielektrische Schicht mindestens 2 nm dick
ist und die zweite dielektrische Schicht 1 bis 2 nm dicker
als die erste dielektrische Schicht ist, wild in dieser Spei
cherzelle ein Ladungsträgertransport aus den Nanokristallen
zur Gateelektrode oder zum Kanalbereich durch direktes Tun
neln weitgehend vermieden. Das heißt, in den Nanokristallen
gespeicherte Ladung bleibt praktisch unbegrenzt erhalten. Die
Zeit für den Datenerhalt ist in der erfindungsgemäßen Spei
cherzelle daher deutlich größer als in konventionellen Spei
cherzellen.
Vorzugsweise werden die Dicken der ersten dielektrischen
Schicht und der zweiten dielektrischen Schicht in der erfin
dungsgemäßen Speicherzelle so gewählt, daß sie sich um einen
Betrag im Bereich zwischen 0,5 und 2 nm unterscheiden. Die
geringere der beiden Dicken der ersten dielektrischen Schicht
und der zweiten dielektrischen Schicht liegt dabei im Bereich
zwischen 2 und 5 nm. In dieser Ausführungsform ist das Gate
dielektrikum elektrisch symmetrisch. Durch die unterschiedli
chen Dicken der ersten dielektrischen Schicht und der zweiten
dielektrischen Schicht werden die Austrittsarbeitsunterschie
de zwischen dem Kanalbereich und der Gateelektrode und haupt
sächlich die beim Lesebetrieb anliegende, im allgemeinen po
sitive Gatespannung berücksichtigt.
Da die Dicken der ersten dielektrischen Schicht und der zwei
ten dielektrischen Schicht jeweils mindestens 2 nm betragen,
ist die Tunnelwahrscheinlichkeit für direktes Tunneln von La
dungsträgern durch die beiden dielektrischen Schichten sehr
klein. Der Ladungsträgertransport findet beim Schreiben und
Lesen nur durch Fowler-Nordheim-Tunneln durch die erste die
lektrische Schicht bzw. zweite dielektrische Schicht statt.
Die Stromstärke des Ladungsträgertransports durch Fowler-
Nordheim-Tunneln hängt nur von der Stärke des anliegenden
elektrischen Feldes ab. Er ist nicht explizit abhängig von
der Dicke der Tunnelbarriere.
Bei Anlegen einer positiven Spannung an die Gateelektrode
überwiegt das Fowler-Nordheim-Tunneln von Elektronen aus dem
Kanalbereich durch die erste dielektrische Schicht in die
Nanokristalle. Durch Anlegen einer positiven Spannung an die
Gateelektrode wird Information in die Speicherzelle einge
schrieben. Da im Leitungsband der Gateelektrode wegen der
Verwendung von p⁺-dotiertem Silizium die Zahl der Elektronen
reduziert ist, überwiegt bei Anliegen einer negativen Span
nung an die Gateelektrode das Tunneln von Löchern aus dem Ka
nalbereich durch die erste dielektrische Schicht in die Nano
kristalle. Aufgrund der Potentialverhältnisse wäre zwar das
Fowler-Nordheim-Tunneln von Elektronen aus der Gateelektrode
durch die zweite dielektrische Schicht in die Nanokristalle
energetisch günstiger, da jedoch in der Gateelektrode das
Fermi-Niveau auf das Niveau des Valenz-Bandes abgesenkt ist,
ist der Fowler-Nordheim-Tunnelstrom von Elektronen von der
Gateelektrode in die Nanokristalle vernachlässigbar. Durch
Anlegen einer negativen Spannung an die Gateelektrode wird
daher die in den Nanokristallen in Form von Elektronen ge
speicherte Information durch das Tunneln von Löchern aus dem
Kanalbereich durch die erste dielektrische Schicht in die
Nanokristalle gelöscht. Zum Einschreiben bzw. Löschen von In
formationen ist ein Spannungspegel von etwa ±3,5 V bis 5,5 V
erforderlich. Der zum Schreiben bzw. Löschen erforderliche
Spannungspegel liegt somit nur 1 bis 3 V höher als für die
aus Tiwari bekannte Speicherzelle. Die Zeiten, die für den
Löschvorgang benötigt werden, liegen bei der erfindungsgemä
ßen Speicherzelle typischerweise bei 1 ms. Die Zeiten, die
für den Schreibvorgang benötigt werden, liegen typischerweise
bei 1 µs.
Da in dieser Speicherzelle die Wahrscheinlichkeit für direk
tes Tunneln durch die erste dielektrische Schicht und die
zweite dielektrische Schicht vernachlässigbar ist, beträgt
die Zeit für den Datenerhalt in der Speicherzelle zum Bei
spiel für eine Dicke der ersten dielektrischen Schicht, die
als Tunneloxid wirkt, von 5 nm mehr als tausend Jahre.
Die Speicherzelle wird, wie allgemein üblich, in Speicherzel
lenanordnungen integriert, die matrixförmig eine Vielzahl
identischer Speicherzellen aufweist.
Die Nanokristalle enthalten vorzugsweise Silizium und/oder
Germanium. Sie weisen einen mittleren Durchmesser von 2 bis
10 nm und Abstände von 2 bis 10 nm auf.
Da die Speicherzelle keine Floating Gate Elektrode aufweist,
ist ihre Radiation hardness größer als für die vergleichbare
FLOTOX-Zelle. Der MOS-Transistor in der Speicherzelle kann
sowohl als planarer als auch als vertikaler MOS-Transistor
ausgebildet werden.
Im folgenden wird die Erfindung anhand der Ausführungsbei
spiele und der Figuren näher erläutert.
Fig. 1 zeigt eine Speicherzelle mit einem planaren
MOS-Transistor.
Fig. 2 zeigt eine Speicherzelle mit einem vertikalen
MOS-Transistor.
In einem Substrat 1, das mindestens im Bereich einer Spei
cherzelle monokristallines Silizium umfaßt, sind ein Source
gebiet 2 und ein Draingebiet 3, die zum Beispiel n-dotiert
sind, vorgesehen (siehe Fig. 1). Zwischen dem Sourcegebiet 2
und dem Draingebiet 3 ist ein Kanalbereich 4 angeordnet.
Oberhalb des Kanalbereichs 4 ist ein Gatedielektrikum 5 ange
ordnet, die eine erste SiO2-Schicht 51, Nanokristalle 52 und
eine zweite SiO2-Schicht 53 umfaßt. Die erste SiO2-Schicht 51
ist an der Oberfläche des Kanalbereichs 4 angeordnet und
weist eine Dicke von 2 bis 5 nm, vorzugsweise 4 nm auf. An
der Oberfläche der ersten SiO2-Schicht 51 sind die Nanokri
stalle 52 angeordnet. Sie enthalten Silizium und weisen einen
Durchmesser von 5 nm und einen mittleren Abstand von 5 nm
auf. Der Übersichtlichkeit halber sind die Nanokristalle 52
in Fig. 1 als durchgehende Schicht dargestellt. An der Ober
fläche der Nanokristalle 52 ist die zweite SiO2-Schicht 53
angeordnet, deren Dicke um 0,5 bis 2 nm größer als die Dicke
der ersten SiO2-Schicht 51 ist, das heißt im Bereich zwischen
2,5 und 7 nm, vorzugsweise bei 4,5 bis 5 nm liegt.
Auf der Oberfläche des Gatedielektrikums 5 ist eine Gateelek
trode 6 aus p⁺-dotiertem Polysilizium angeordnet. Die Ga
teelektrode 6 weist eine Dicke von zum Beispiel 200 nm und
eine Dotierstoffkonzentration von zum Beispiel 5 × 1020 cm-3
auf.
Ein Halbleiterschichtaufbau 11 aus zum Beispiel monokri
stallinem Silizium umfaßt in vertikaler Aufeinanderfolge ein
Sourcegebiet 12, ein Kanalgebiet 14 und ein Draingebiet 13
(siehe Fig. 2). Das Sourcegebiet 12 und das Draingebiet 13
sind zum Beispiel n-dotiert mit einer Dotierstoffkonzentrati
on von 1021 cm-3. Das Kanalgebiet 14 ist zum Beispiel
p-dotiert mit einer Dotierstoffkonzentration von 1017 cm-3. Das
Sourcegebiet 12, das Draingebiet 13 und das Kanalgebiet 14
weisen eine gemeinsame Flanke 110 auf, die vorzugsweise senk
recht oder leicht geneigt zur Oberfläche des Halbleiter
schichtaufbaus 11 verläuft. Die Flanke 110 kann sowohl die
Flanke eines Grabens oder einer Stufe in einem Substrat als
auch die Flanke einer erhabenen Struktur, zum Beispiel einer
Mesastruktur sein.
An der Flanke 110 ist eine dielektrische Dreifachstruktur 15
angeordnet, die eine erste SiO2-Schicht 151, Nanokristalle
152 und eine zweite SiO2-Schicht 153 umfaßt. Die Oberfläche
der zweiten SiO2-Schicht 153 ist mit einer Gateelektrode 16
bedeckt. Die Gateelektrode 16 ist zum Beispiel in Form eines
Spacers aus p⁺-dotiertem Polysilizium mit einer Dotier
stoffkonzentration von 5 × 1020 cm-3 gebildet. Die erste
SiO2-Schicht 151 weist eine Dicke von zum Beispiel 2 bis 5
nm, vorzugsweise 4 nm auf. Die zweite SiO2-Schicht 153 ist um
0,5 bis 2 nm dicker als die erste SiO2-Schicht 151, das
heißt, sie weist eine Dicke zwischen 2,5 und 7 nm auf. Vor
zugsweise weist sie eine Dicke von 4,5 nm auf. Die Dicken der
ersten SiO2-Schicht 151 sowie der zweiten SiO2-Schicht 153
sind jeweils senkrecht zur Flanke 110 gemessen.
Die Nanokristalle 152 enthalten Silizium und weisen einen
Durchmesser von 5 nm und einen mittleren Abstand von 5 nm
auf. Der Übersichtlichkeit halber sind die Nanokristalle 152
in Fig. 2 als durchgehende Schicht dargestellt. Sie werden
zum Beispiel durch CVD-Abscheidung hergestellt.
Claims (7)
1. Nichtflüchtige Speicherzelle
- - mit einem MOS-Transistor, der als Gatedielektrikum (5) eine erste dielektrische Schicht (51) und eine zweite dielektri sche Schicht (53) aufweist, wobei zwischen der ersten die lektrischen Schicht (51) und der zweiten dielektrischen Schicht (53) Nanokristalle (52) angeordnet sind,
- - wobei der MOS-Transistor eine Gateelektrode (6) aufweist, die p⁺-dotiertes Silizium enthält.
2. Speicherzelle nach Anspruch 1,
bei der die erste dielektrische Schicht (51) und die zweite
dielektrische Schicht (53) jeweils mindestens 2 nm dick sind.
3. Speicherzelle nach Anspruch 1 oder 2,
bei der die erste dielektrische Schicht (51) und die zweite
dielektrische Schicht (53) jeweils SiO2 enthalten.
4. Speicherzelle nach einem der Ansprüche 1 bis 3,
- - bei der die Differenz der Dicken der ersten dielektrischen Schicht (51) und der zweiten dielektrischen Schicht (53) im Bereich zwischen 0,5 nm und 2 nm liegt,
- - bei der die geringere der Dicken der ersten dielektrischen Schicht (51) und der zweiten dielektrischen Schicht (53) im Bereich zwischen 2 nm und 5 nm liegt.
5. Speicherzelle nach einem der Ansprüche 1 bis 4,
bei der das p⁺-dotierte Silizium in der Gateelektrode (6) ei
ne Dotierstoffkonzentration von mindestens 1 × 1020 cm-3
aufweist.
6. Speicherzelle nach einem der Ansprüche 1 bis 5,
bei der die Nanokristalle (52) Silizium aufweisen.
7. Speicherzelle nach Anspruch 6,
bei der die Nanokristalle (52) einen Durchmesser zwischen 2
und 10 nm aufweisen.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19726085A DE19726085A1 (de) | 1997-06-19 | 1997-06-19 | Nichtflüchtige Speicherzelle |
PCT/DE1998/001136 WO1998059375A1 (de) | 1997-06-19 | 1998-04-23 | Nichtflüchtige nanokristallspeicherzelle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19726085A DE19726085A1 (de) | 1997-06-19 | 1997-06-19 | Nichtflüchtige Speicherzelle |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19726085A1 true DE19726085A1 (de) | 1998-12-24 |
Family
ID=7833045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19726085A Withdrawn DE19726085A1 (de) | 1997-06-19 | 1997-06-19 | Nichtflüchtige Speicherzelle |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE19726085A1 (de) |
WO (1) | WO1998059375A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002015278A2 (en) * | 2000-08-14 | 2002-02-21 | Matrix Semiconductor, Inc. | Multigate semiconductor device and method of fabrication |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7262991B2 (en) | 2005-06-30 | 2007-08-28 | Intel Corporation | Nanotube- and nanocrystal-based non-volatile memory |
US7790516B2 (en) | 2006-07-10 | 2010-09-07 | Qimonda Ag | Method of manufacturing at least one semiconductor component and memory cells |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05190860A (ja) * | 1992-01-09 | 1993-07-30 | Hitachi Ltd | 不揮発性半導体記憶装置 |
US5357134A (en) * | 1991-10-31 | 1994-10-18 | Rohm Co., Ltd. | Nonvolatile semiconductor device having charge trap film containing silicon crystal grains |
US5589700A (en) * | 1991-08-20 | 1996-12-31 | Rohm Co., Ltd. | Semiconductor nonvolatile memory |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5036955B1 (de) * | 1970-10-27 | 1975-11-28 |
-
1997
- 1997-06-19 DE DE19726085A patent/DE19726085A1/de not_active Withdrawn
-
1998
- 1998-04-23 WO PCT/DE1998/001136 patent/WO1998059375A1/de active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5589700A (en) * | 1991-08-20 | 1996-12-31 | Rohm Co., Ltd. | Semiconductor nonvolatile memory |
US5357134A (en) * | 1991-10-31 | 1994-10-18 | Rohm Co., Ltd. | Nonvolatile semiconductor device having charge trap film containing silicon crystal grains |
JPH05190860A (ja) * | 1992-01-09 | 1993-07-30 | Hitachi Ltd | 不揮発性半導体記憶装置 |
Non-Patent Citations (1)
Title |
---|
TIWARI, S. et al.: A silicon monocrystals based memory. US-Z.: Appl.Phys.Lett. 68 (10),March 1996,p. 1377-1379 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002015278A2 (en) * | 2000-08-14 | 2002-02-21 | Matrix Semiconductor, Inc. | Multigate semiconductor device and method of fabrication |
WO2002015278A3 (en) * | 2000-08-14 | 2002-06-13 | Matrix Semiconductor Inc | Multigate semiconductor device and method of fabrication |
US6580124B1 (en) | 2000-08-14 | 2003-06-17 | Matrix Semiconductor Inc. | Multigate semiconductor device with vertical channel current and method of fabrication |
US6677204B2 (en) | 2000-08-14 | 2004-01-13 | Matrix Semiconductor, Inc. | Multigate semiconductor device with vertical channel current and method of fabrication |
Also Published As
Publication number | Publication date |
---|---|
WO1998059375A1 (de) | 1998-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0916138B1 (de) | Verfahren zum betrieb einer speicherzellenanordnung | |
DE19752434C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung mit einer p-Typ dotierten Gateelektrode mit schwebendem Potential | |
DE3117719C2 (de) | ||
DE3103160C2 (de) | Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher | |
US6950340B2 (en) | Asymmetric band-gap engineered nonvolatile memory device | |
DE2409568C2 (de) | Halbleiter-Speicherelement | |
DE4020007A1 (de) | Nichtfluechtiger speicher | |
DE2627827A1 (de) | Integrationstechnik fuer n-kanal- mnosfet-halbleiterbauelemente mit festem und variablem schwellenwert | |
DE2810597A1 (de) | Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht | |
DE3334296T1 (de) | Schwebe-Gate-Speicher | |
DE2743422A1 (de) | Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik | |
DE10245769A1 (de) | Nichtflüchtige Speicherzelle mit Ladungseinfangstruktur, Speicherbauelement und Herstellungsverfahren | |
DE3236469C2 (de) | ||
DE2356275A1 (de) | Leistungsunabhaengiger halbleiterspeicher mit doppelgate-isolierschichtfeldeffekttransistoren | |
WO1998006140A1 (de) | Verfahren zum betrieb einer speicherzellenanordnung | |
DE2624157A1 (de) | Halbleiterspeicher | |
DE19946437A1 (de) | Ferroelektrischer Transistor | |
DE19840824C1 (de) | Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung | |
DE10158019C2 (de) | Floatinggate-Feldeffekttransistor | |
EP0946991B1 (de) | Nichtflüchtige speicherzelle | |
DE19631147C2 (de) | Nichtflüchtige Speicherzelle | |
EP1192666B1 (de) | Speicherzellenanordnung | |
DE3926474C2 (de) | Permanent-Speicherzellen-Anordnung | |
DE19726085A1 (de) | Nichtflüchtige Speicherzelle | |
DE69834948T2 (de) | Coulomb-Blockade-Mehrpegelspeicheranordnung und entsprechende Herstellungs- und Betriebsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8139 | Disposal/non-payment of the annual fee |