DE19700397C1 - Schutzschaltung für programmgesteuerte elektrische Einrichtungen - Google Patents

Schutzschaltung für programmgesteuerte elektrische Einrichtungen

Info

Publication number
DE19700397C1
DE19700397C1 DE19700397A DE19700397A DE19700397C1 DE 19700397 C1 DE19700397 C1 DE 19700397C1 DE 19700397 A DE19700397 A DE 19700397A DE 19700397 A DE19700397 A DE 19700397A DE 19700397 C1 DE19700397 C1 DE 19700397C1
Authority
DE
Germany
Prior art keywords
counter
nmi
interrupt signal
maskable interrupt
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19700397A
Other languages
English (en)
Inventor
Rainer Bonitz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics GmbH
Original Assignee
SGS Thomson Microelectronics GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics GmbH filed Critical SGS Thomson Microelectronics GmbH
Priority to DE19700397A priority Critical patent/DE19700397C1/de
Priority to EP98100071A priority patent/EP0853282A3/de
Priority to US09/004,075 priority patent/US6000002A/en
Application granted granted Critical
Publication of DE19700397C1 publication Critical patent/DE19700397C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3013—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is an embedded system, i.e. a combination of hardware and software dedicated to perform a certain function in mobile devices, printers, automotive or aircraft systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
    • B60R16/0315—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for using multiplexing techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Mathematical Physics (AREA)
  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)
  • Manipulation Of Pulses (AREA)

Description

Bei programmgesteuerten elektrischen Einrichtungen sind üblicherweise Interrupt-Routinen vorgesehen, mittels welchen beim Auftreten vorbestimmter Ereignisse Interrupt-Signale abgegeben werden, die dazu führen, daß das gerade ausgeführte Programm (Hauptprogramm) unterbrochen und mit der Ausführung eines anderen Programms (Unterprogramms) begonnen wird, nach dessen Durchführung die Rückkehr in das unterbrochene Hauptprogramm stattfindet. Es gibt maskierbare und nicht-maskierbare Interrupt-Signale. Nicht-maskierbare Interrupt-Signale haben die höchste Priorität und sind berechtigt, die Ausführung maskierbarer Interrupt-Routinen zu unterbrechen, um einen unmittelbaren Start der nicht-maskierbaren Interrupt-Routine durchzusetzen.
Aus JP 3-229 332 A in: Patent Abstracts of Japan, Section P, No. 1296, Vol. 16, Nr. 9, Seite 90, ist es bekannt, in einen Signalweg zwischen einer Schaltungskomponente, die ein nicht-maskierbares Interrupt-Signal liefert, und eine darauf reagierende CPU eine steuerbare Interrupt- Signal-Druchlaßschaltung anzuordnen, die in Abhängigkeit von einem Ausgangssignal einer Steuersignalquelle in einen das nicht-maskierbare Interrupt-Signal durchlassenden Zustand oder in einen das nicht­ maskierbare Interrupt-Signal sperrenden Zustand steuerbar ist. Hierzu ist eine UND-Schaltung vorgesehen, deren einem Eingang das nicht­ maskierbare Interrupt-Signal zugeführt wird und deren anderer Eingang mit einem Ausgang eines Flipflop verbunden ist, dem ein den Schaltzustand des Flipflop bestimmendes Steuersignal zuführbar ist. Je nach Schaltzustand des Flipflop wird somit das nicht-maskierbare Interrupt-Signal zur CPU durchgelassen oder nicht. Das diesen Durchlaß sperrende Steuersignal wird dem Flipflop während des Ladens eines Startprogramms zugeführt. Solange das Steuersignal auf Durchlaß für das nicht-maskierbare Interrupt-Signal steuert, gelangt das nicht­ maskierbare Interrupt-Signal zur CPU.
Ein zu häufiges Auftreten von nicht-maskierbaren Interrupt-Signalen, beispielsweise auf Grund von Störungen auf der Leiterplatte, auf welcher sich eine Leitung für nicht-maskierbare Signale befindet, kann zu einem Fehlverhalten des programmgesteuerten Systems führen. Ist hauptsächlich die nicht-maskierbare Interrupt-Routine aktiv, bleibt möglicherweise zu wenig Rechenleistung für andere Aufgaben komplexer Systeme übrig.
Dieses Problem wird mit der vorliegenden Erfindung überwunden.
Zu diesem Zweck macht die Erfindung eine Schutzschaltung der in Anspruch 1 angegebenen Art verfügbar. Ausführungsformen dieser Schutzschaltung sind in den abhängigen Ansprüchen angegeben.
Die erfindungsgemäße Schutzschaltung gegen zu häufiges Auftreten von nicht-maskierbaren Interrupt-Signalen umfaßt eine steuerbare Interrupt- Signal-Durchlaßschaltung, die je nach Ansteuerung durch eine Steuersignalquelle ein eingehendes nicht-maskierbares Interrupt-Signal durchläßt oder sperrt. Die Steuersignalquelle umfaßt einen Taktzähler mit Überlaufrücksetzung, der Programmschrittaktimpulse bis zum Erreichen eines vorbestimmbaren Überlaufzählwertes zählt, einen Interrupt-Signal-Zähler, dessen Zählwert durch jedes Auftreten eines nicht-maskierbaren Interrupt-Signals erhöht und durch jedes Erreichen des Überlaufzählwertes des Taktzählers verringert wird, eine Bewertungslogikschaltung, welche die Zählstände der beiden Zähler bewertet und die Interrupt-Signal-Durchlaßschaltung sperrt, so lange sich der Interrupt-Signal-Zähler auf einem vorbestimmbaren Zählwert befindet, und ein Register, in dem das Bewertungsverhalten der Bewertungslogikschaltung bestimmende Signale und Statussignale zur Zustandsanzeige mindestens bezüglich der Schutzschaltung speicherbar sind.
Gemäß einer Ausführungsform der Erfindung wird ein programmierbarer Doppelstufenzähler verwendet. Treten nicht­ maskierbare Interrupt-Signale mit zu hoher Häufigkeit auf, wird das nicht-maskierbare Interrupt-Signal gesperrt und ein Fehler-Flag gesetzt, welches durch die Anwendungssoftware bewertet werden kann.
Gemäß einer Ausführungsform der Erfindung weisen der Interrupt- Signal-Zähler und der Taktzähler zusammen eine Anzahl Zählerstufen auf, die der Datenbus-Bitzahl des Systems gleich ist. Beispielsweise im Fall eines Systems mit einem 8-Bit-Datenbus umfassen der Interrupt- Signal-Zähler und der Taktzähler zusammen 8 Zählerstufen. Bei der bevorzugten Ausführungsform teilen sich diese 8 Zählerstufen auf in 2 Zählerstufen für den Interrupt-Signal-Zähler und 6 Zählerstufen für den Taktzähler.
Mit der Bewertungslogikschaltung werden die jeweiligen Zählerstände von Taktzähler und Interrupt-Signal-Zähler bewertet. Die Bewertungslogikschaltung ist programmierbar mit Hilfe des Registers, in dem das Bewertungsverhalten der Bewertungslogikschaltung bestimmende Bewertungsbestimmungssignale speicherbar sind. Mit diesen ist beispielsweise programmierbar, bei welchem Zählwert der Taktzähler seinen Überlaufzählwert erreicht, bei welchem er einerseits einen neuen Zähllauf beginnt und bei welchem andererseits der momentan erreichte Zählwert des Interrupt-Signal-Zählers reduziert wird.
Im Register sind außerdem Statussignale speicherbar, mittels welchen Zustände mindestens innerhalb der Schutzschaltung anzeigbar sind, beispielsweise um einen steuernden Microprozessor über solche Zustände auf dem laufenden zu halten.
Das Register gibt somit die Möglichkeit, zwischen verschiedenen möglichen Zählercharakteristika zu wählen und Diagnoseinformation an einen Microcontroller oder Microprozessor zu schicken.
Die erfindungsgemäße Schutzschaltung kann z. B. als digitales Störfilter verwendet werden, beispielsweise um die Wirkung von elektromagnetischen Störimpulsen zu unterdrücken. Eine andere Anwendung sind Antiblockiersysteme für Fahrzeugbremsen. Ohne eine erfindungsgemäße Schutzschaltung könnte es bei zu häufigem Auftreten von nicht-maskierbaren Interrupt-Signalen pro Zeiteinheit zu einem dauerhaften Blockieren des Bremssystems kommen.
Die Erfindung wird nun anhand einer in der einzigen Zeichnung dargestellten Ausführungsform näher erläutert.
Bei der dargestellten Ausführungsform ist die Schutzschaltung monolithisch integriert und weist einen Anschlußstift NMI PIN auf, dem ein nicht-maskierbares Interrupt-Signal zuführbar ist. Dieses gelangt über einen Schmitt-Trigger ST und ein Verzögerungsglied t auf einen Steuereingang SI einer als steuerbare Interrupt-Signal-Durchlaßschaltung dienenden UND-Verknüpfungsschaltung AND. Über einen Steuersignaleingang CI ist die UND-Verknüpfungsschaltung AND für das Interrupt-Signal durchlassend oder sperrend steuerbar. Somit ist über den Steuersignaleingang CI bestimmbar, ob das nicht-maskierbare Interrupt-Signal NMI am Ausgang von AND erscheint oder nicht.
Der Sperr- oder Durchlaßzustand von AND steht unter der Steuerung einer Steuersignalquelle, die einen als Interrupt-Signal-Zähler dienenden NMI-ZÄHLER mit zwei Zählerstufen B0, B1 und einen Programmschrittaktimpulse zählenden TAKTZÄHLER mit sechs Zählerstufen D0 bis D5 aufweist. Der TAKTZÄHLER erhält an seiner Zählerstufe D0 über einen Zählwerterhöhungseingang INC von einer (nicht dargestellten) CPU Programmschrittaktimpulse, welche vom TAKTZÄHLER aufwärts gezählt werden, bis ein vorbestimmbarer Überlaufzählwert des TAKTZÄHLERS erreicht ist.
Die Zählerstufen B0 und B1 des NMI-Zählers sind über einen Abwärtszähleingang DEC bzw. mit einem Aufwärtszähleingang INC versehen.
Die in der Figur dargestellte Ausführungsform weist ein 8-Bit- Datenbussystem auf, weswegen der NMI-ZÄHLER und der TAKTZÄHLER zusammen 8 Zählerstufen aufweisen. Es ist auch eine beliebig andere Aufteilung der Zählerstufen auf die beiden Zähler möglich.
Den beiden Zählern ist eine Bewertungslogikschaltung EL parallel geschaltet, die ihrerseits in Parallelschaltung zu einem Statussteuerregister SCR steht. Das Statussteuerregister SCR weist bei der dargestellten Ausführungsform im Hinblick auf das 8-Bit- Datenbussystem ebenfalls 8 Registerstufen C0 bis C7 auf.
Zwischen der Bewertungslogik EL und den beiden Zählern einerseits und dem Statussteuerregister SCR andererseits besteht je eine 8-Bit- Verbindung. Die 8 Stufen des Statussteuerregisters SCR sind mit dem Systemdatenbus über eine 8-Bit-Datenbusschnittstelle DATENBUS INTERFACE verbunden. Die Bewertungslogik EL besitzt drei Eingänge IN1, IN2, IN3 und zwei Ausgänge OUT1, OUT2. IN1 wird das vom Schmitt-Trigger ST kommende nicht-maskierbare Interrupt-Signal NMI zugeführt. IN2 und IN3 erhalten von einem (nicht dargestellten) Microprozessor Statussignale NMI-STATUS bzw. MI-STATUS, welche Statusinformation bezüglich nicht-maskierbarer Interrupts bzw. maskierbarer Interrupts geben. Die Ausgänge OUT1 und OUT2 der Bewertungslogikschaltung EL sind mit dem Abwärtszähleingang DEC des NMI-ZÄHLERS bzw. mit dem Steuereingang CI der UND- Verknüpfungsschaltung AND verbunden.
Zwischen der Bewertungslogikschaltung EL und der Zählerstufe B1 des NMI-ZÄHLERS besteht eine Leitungsverbindung für ein Freigabesignal ENABLE.
Es wird nun die Funktionsweise der in der Figur dargestellten Schutzschaltung erläutert.
Mit dem Schmitt-Trigger ST werden Störsignale bis zu einem bestimmten Ausmaß unterdrückt. Mittels des Verzögerungsgliedes t wird ein am Ausgang des Schmitt-Triggers ST auftretendes nicht-maskierbares Interrupt-Signal NMI um eine kurze Zeitspanne verzögert, bevor es auf den Signaleingang SI von AND gegeben wird, um der Schutzschaltung ausreichend Zeit für eine Statusanalyse und eine Reaktion auf das Eintreffen eines nicht-maskierbaren Interrupt-Signals NMI zu geben.
Der NMI-ZÄHLER erhöht seinen Zählstand jedes Mal, wenn ihm über den Aufwärtszähleingang INC ein nicht-maskierbares Interrupt-Signal NMI geliefert wird, und er verringert seinen Zählstand jedes Mal, wenn ihm über seinen Abwärtszähleingang DEC ein Abwärtszählimpuls von der Bewertungslogikschaltung EL geliefert wird. Der NMI-ZÄHLER weist keinen Überlauf auf. Daher kann er nicht durch Erreichen eines maximalen Zählwertes auf seinen Anfangszählwert 0 rückgesetzt werden sondern nur durch Abwärtszählen bis zum Anfangszählwert 0.
Der TAKTZÄHLER dagegen ist ein Überlaufzähler, der eine Aufwärtszählung der Programmschrittaktimpulse von der CPU durchführt und beim Erreichen eines wählbaren Überlaufzählwertes auf seinen Anfangszählwert 0 rückgesetzt wird. Sobald die Bewertungslogikschaltung EL feststellt, daß der TAKTZÄHLER seinen Überlaufwert erreicht hat, gibt sie über ihren Ausgang OUT1 und den Abwärtszähleingang DEC an den NMI-ZÄHLER einen Abwärtszählimpuls.
Wenn die Bewertungslogikschaltung EL feststellt, daß der NMI- ZÄHLER einen programmierbaren Sperrauslösezählwert erreicht hat, gibt sie über ihren Ausgang OUT2 an den Steuereingang CI der UND- Verknüpfungsschaltung AND ein Sperrsteuersignal, so daß AND in den Sperrzustand gesteuert wird und weitere nicht-maskierbare Interrupt- Signale NMI nicht mehr zum Ausgang von AND gelangen-weitere nicht­ maskierbare Interrupt-Ereignisse somit nicht mehr weitergemeldet werden. Die Sperre von AND wird erst aufgehoben, wenn der NMI- ZÄHLER wieder seinen Anfangszählwert 0 erreicht hat. Die Dauer der Interrupt-Signalsperre ist durch die Anzahl von Programmschrittaktimpulsen gegeben, die erforderlich ist, damit der NMI-ZÄHLER bis zu seinem Anfangszählwert 0 herabzählt. Während dieser Sperrzeitdauer können weitere nicht-maskierbare Interrupt-Signale ein erneutes Aufwärtszählen des NMI-ZÄHLERS nicht bewirken.
Über das Statussteuerregister SCR ist eine Programmierung hinsichtlich des Überlaufzählwertes des TAKTZÄHLERS und des Sperrauslösezählwertes des NMI-ZÄHLERS möglich. Über diese Programmierung ist somit bestimmbar, nach wievielen nicht­ maskierbaren Interrupt-Ereignissen die Weitergabe weiterer nicht­ maskierbarer Interrupt-Signale gesperrt werden soll und nach wievielen von der CPU gelieferten Programmschrittaktimpulsen diese Sperre wieder aufgehoben wird.
Im Statussteuerregister SCR werden sowohl Parameter zur Vorgabe der Bewertung von Zählständen des NMI-ZÄHLERS und des TAKTZÄHLERS durch die Bewertungslogikschaltung EL als auch Parameter zur Statusanzeige gespeichert. Dabei sind den einzelnen Registerstufen C0 bis C7 die in der folgenden Tabelle 1 angegebenen Funktionsparameter gespeichert.
TABELLE 1 Statussteuerregister
Bit Nr.
Funktion
C0 ICSEL0
C1 ICSEL1
C2 NMISEL
C3 LOCKSTATUS
C4 MACT
C5 CLEAR
C6 ENABLE
C7 NMI
Die Funktionsparameter ICSEL0 und ICSEL1 in Tabelle 1 dienen der Wahl oder Vorbestimmung des Überlaufzählwertes des TAKTZÄHLERS. Die folgende Tabelle 2 zeigt die Zuordnung der Überlaufzählwerte zu den möglichen Binärwertkombinationen für ICSEL0 und ICSEL1.
Tabelle 2
Der Funktionsparameter NMISEL dient der Wahl oder Vorbestimmung des Sperrauslösezählwertes des NMI-ZÄHLERS. Den beiden möglichen Binärwerten von NMISEL sind Sperrauslösezählwerte gemäß der folgenden Tabelle 3 zugeordnet.
TABELLE 3 NIMSEL SPERRAUSLÖSEZÄHLWERT
0 2
1 3
Die in den Registerstufen C3 bis C7 gespeicherten Statusparameter haben folgende Bedeutung:
LOCKSTATUS ist auf den Binärwert "1" gesetzt, solange ein nicht­ maskierbares Interrupt-Signal die UND-Verknüpfungsschaltung AND nicht passieren kann.
MACT ist auf "1" gesetzt, wenn das aktuelle nicht-maskierbare Interrupt-Ereignis während der Ausführung einer maskierbaren Interrupt- Routine auftritt. MACT wird am Ende der nicht-maskierbaren Interrupt- Routine rückgesetzt.
CLEAR bewirkt eine Rücksetzung der beiden Zähler, wenn CLEAR auf "1" gesetzt ist.
ENABLE setzt den Schutzmechanismus der Schutzschaltung in Funktion, wenn ENABLE auf "1" gesetzt ist, und schaltet den Steuereingang CI von AND permanent auf den Durchlaßfreigabebinärwert "1", wenn ENABLE auf "0" gesetzt ist.
NMI ist auf "1" gesetzt, wenn ein nicht-maskierbares Interrupt-Ereignis während des Sperrzustandes von AND auftritt, und wird gelöscht, sobald AND in den Freigabezustand gesteuert ist.
Der Statusparameter LOCKSTATUS wird verwendet, damit per Software aus dem Statusregister SCR abfragbar ist, ob sich die Schutzschaltung im Durchlaßzustand oder im Sperrzustand für das nicht­ maskierbare Interrupt-Signal NMI befindet.
Über den Parameter ENABLE kann die Schutzfunktion der Schutzschaltung abgeschaltet werden, so daß jedes nicht-maskierbare Interrupt-Signal die UND-Verknüpfungsschaltung AND passieren kann.
Die der Bewertungslogikschaltung EL über die Eingänge IN2 und IN3 zugeführten Statussignale NMI-STATUS und MI-STATUS befinden sich auf aktivierendem hohen Potential, wenn die nicht-maskierbare Interrupt- Routine bzw. eine maskierbare Interrupt-Routine aktiv ist. Über das DATENBUS-INTERFACE können Daten sowie Lese- und Schreibsignale mit dem Statussteuerregister SCR ausgetauscht werden. Mit Hilfe der Lesesignale kann aus dem Statussteuerregister SCR abgefragt werden, wie die Bewertungssteuerlogik EL programmiert ist. Über die Schreib-Signale kann das Statussteuerregister SCR programmiert werden.
Die erfindungsgemäße Schutzschaltung kann auch zum Entprellen verwendet werden.
Die Übereinstimmung zwischen der Gesamtanzahl von Zählerstufen der beiden Zähler mit der Bit-Zahl des Datenbussystems ist nicht zwingend, jedoch vorteilhaft. Die Aufteilung der gesamten Zählerstufenzahl der beiden Zähler auf zwei Stufen für den NMI-ZÄHLER und 6 Stufen für den TAKTZÄHLER ist nicht zwingend. Es sind auch beliebig andere Aufteilungen der gesamten Anzahl von Zählerstufen auf die beiden Zähler möglich, und zwar in Abhängigkeit von den Bedürfnissen der jeweiligen speziellen Ausführungsform der Schutzschaltung.

Claims (5)

1. Schutzschaltung zur Verhinderung von Programmunterbrechungen einer programmschrittaktweise gesteuerten elektrischen Einrichtung durch zu häufiges Auftreten von nicht-maskierbaren Interrupt- Signalen,
  • a) mit einer steuerbaren Interrupt-Signal-Durchlaßschaltung (AND), der ein von einer Interrupt-Signal-Quelle (NMI PIN) kommendes nicht-maskierbares Interrupt-Signal (NMI) zuführbar ist und die in Abhängigkeit von einem Ausgangssignal einer Steuersignalquelle in einen das nicht­ maskierbare Interrupt-Signal (NMI) durchlassenden Zustand oder in einen das nicht-maskierbare Interrupt-Signal (NMI) sperrenden Zustand steuerbar ist;
  • b) wobei die Steuersignalquelle aufweist:
    b1) einen Taktzähler (TAKTZÄHLER) mit Überlaufrücksetzung, mit welchem beginnend bei einem vorbestimmten Anfangszählwert Programmschrittaktimpulse bis zum Erreichen eines vorbestimmten Überlaufzählwertes zählbar sind;
    b2) einen Interrupt-Signal-Zähler (NMI-ZÄHLER), dessen Zählwert durch jedes Auftreten eines nicht-maskierbaren Interrupt-Signals erhöhbar und durch jedes Erreichen des Überlaufzählwertes des Taktzählers (TAKTZÄHLER) verringerbar ist;
    b3) eine Bewertungslogikschaltung (EL) zur Bewertung der Zählstände der beiden Zähler (NMI-ZÄHLER, TAKTZÄHLER) und zur Abgabe eines die Interrupt-Signal- Durchlaßschaltung (AND) in ihren sperrenden Zustand bringenden Steuersignals, so lange der Interrupt-Zähler (NMI- ZÄHLER) einen vorbestimmbaren Sperrauslösezählwert aufweist;
    b4) und ein Statussteuerregister (SCR), in dem das Bewertungsverhalten der Bewertungslogikschaltung (EL) bestimmende Bewertungsbestimmungssignale zur Vorbestimmung des Überlaufzählwertes und des Sperrauslösezählwertes sowie Statussignale zur Zustandsanzeige mindestens bezüglich der Schutzschaltung speicherbar sind.
2. Schutzschaltung nach Anspruch 1, die mit einem N-Bit-Datenbus koppelbar ist und bei welcher der Taktzähler (TAKTZÄHLER) und der Interrupt-Signalzähler (NMI- ZÄHLER) zusammen N Zählerstufen aufweisen und das Statussteuerregister (SCR) N Registerstufen aufweist.
3. Schutzschaltung nach Anspruch 1 oder 2, bei welcher das von der Interrupt-Signalquelle (NMI PIN) gelieferte nicht-maskierbare Interrupt-Signal (NMI) der Steuersignalquelle direkt und der Interrupt-Signal-Durchlaßschaltung (AND) über eine Verzögerungsschaltung (t) zugeführt wird, wobei die Verzögerungsschaltung (t) das ihr zugeführte nicht­ maskierbare Interrupt-Signal (NMI) um eine Zeitdauer verzögert, die mindestens so groß ist wie die Zeitdauer, welche die Steuersignalquelle vom Erhalt des nicht-maskierbaren Interrupt- Signals bis zur Abgabe des Steuersignals benötigt.
4. Schutzschaltung nach einem der Ansprüche 1 bis 3, bei welcher das nicht-maskierbare Interrupt-Signal (NMI) der Interrupt-Signal-Durchlaßschaltung (AND) und der Steuersignalquelle über einen Schmitt-Trigger (ST) zuführbar ist.
5. Schutzschaltung nach einem der Ansprüche 1 bis 4, bei welcher die Interrupt-Signal-Durchlaßschaltung (AND) eine UND-Verknüpfungsschaltung mit einem Signaleingang (SI) und einem Steuereingang (CI) aufweist, wobei dem Signaleingang (SI) das nicht-maskierbare Interrupt-Signal (NMI) und dem Steuereingang (CI) das Steuersignal von der Steuersignalquelle zuführbar ist.
DE19700397A 1997-01-08 1997-01-08 Schutzschaltung für programmgesteuerte elektrische Einrichtungen Expired - Fee Related DE19700397C1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19700397A DE19700397C1 (de) 1997-01-08 1997-01-08 Schutzschaltung für programmgesteuerte elektrische Einrichtungen
EP98100071A EP0853282A3 (de) 1997-01-08 1998-01-05 Schutzschaltung für programm-gesteuerte elektrische Einrichtung
US09/004,075 US6000002A (en) 1997-01-08 1998-01-07 Protection circuit for program-controlled electrical equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19700397A DE19700397C1 (de) 1997-01-08 1997-01-08 Schutzschaltung für programmgesteuerte elektrische Einrichtungen

Publications (1)

Publication Number Publication Date
DE19700397C1 true DE19700397C1 (de) 1998-04-23

Family

ID=7816968

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19700397A Expired - Fee Related DE19700397C1 (de) 1997-01-08 1997-01-08 Schutzschaltung für programmgesteuerte elektrische Einrichtungen

Country Status (3)

Country Link
US (1) US6000002A (de)
EP (1) EP0853282A3 (de)
DE (1) DE19700397C1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008042088B3 (de) * 2008-09-15 2010-04-15 Robert Bosch Gmbh Vorrichtung zum temporären Abschalten von Interrupts in einem Rechnersystem
US10007624B2 (en) 2014-11-05 2018-06-26 Hella Kgaa Hueck & Co. Electronic device for blocking interrupt requests

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997014789A2 (en) * 1995-10-17 1997-04-24 Genencor International, Inc. Enzymatic array and process of making same
JP2002136025A (ja) * 2000-10-26 2002-05-10 Mitsubishi Electric Corp 電磁機器
EP1262464B1 (de) * 2001-05-29 2004-09-29 3M Innovative Properties Company Mörtelpulver vermischt mit einer fluorchemischen Zusammensetzung
US7047270B2 (en) * 2002-11-22 2006-05-16 Texas Instruments Incorporated Reporting a saturated counter value
US7095544B2 (en) * 2003-03-27 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Micromirror and products using the same
US9304955B2 (en) * 2012-12-18 2016-04-05 Advanced Micro Devices, Inc. Techniques for identifying and handling processor interrupts
US10019395B2 (en) * 2013-11-08 2018-07-10 Nxp Usa, Inc. Processing system with stack management and method for stack management

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209840A (en) * 1978-06-28 1980-06-24 Honeywell Inc. Data processing protocol system
US5128943A (en) * 1986-10-24 1992-07-07 United Technologies Corporation Independent backup mode transfer and mechanism for digital control computers
US5241680A (en) * 1989-06-12 1993-08-31 Grid Systems Corporation Low-power, standby mode computer
JPH03229332A (ja) * 1990-02-05 1991-10-11 Toshiba Corp マイクロコンピュータシステム
JP3176093B2 (ja) * 1991-09-05 2001-06-11 日本電気株式会社 マイクロプロセッサの割込み制御装置
KR930006553A (ko) * 1991-09-27 1993-04-21 리차드 이. 살웬 디지탈 컴퓨터 시스템
JPH05127922A (ja) * 1991-10-30 1993-05-25 Oki Electric Ind Co Ltd 割込み制御装置
US5301347A (en) * 1991-10-30 1994-04-05 The United States Of America As Represented By The Secretary Of The Air Force Multi-system laser safety shutter controller
US5487181A (en) * 1992-10-28 1996-01-23 Ericsson Ge Mobile Communications Inc. Low power architecture for portable and mobile two-way radios
CA2157595A1 (en) * 1994-01-05 1995-07-13 William H. Keehn Safe-stop mode for a microprocessor operating in a pseudo-static random access memory environment

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 3-229332 A in: Patent Abstracts of Japan, Section P, No. 1296, Vol. 16, No., 9, S. 90 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008042088B3 (de) * 2008-09-15 2010-04-15 Robert Bosch Gmbh Vorrichtung zum temporären Abschalten von Interrupts in einem Rechnersystem
US10007624B2 (en) 2014-11-05 2018-06-26 Hella Kgaa Hueck & Co. Electronic device for blocking interrupt requests

Also Published As

Publication number Publication date
EP0853282A2 (de) 1998-07-15
EP0853282A3 (de) 2006-08-23
US6000002A (en) 1999-12-07

Similar Documents

Publication Publication Date Title
DE69325321T2 (de) Unterbrechungsvorrichtung für allgemeines Ein-/Ausgangstor
DE3345863C2 (de)
EP0011685B1 (de) Programmierbare Speicherschutzeinrichtung für Mikroprozessorsysteme und Schaltungsanordnung mit einer derartigen Einrichtung
DE19700397C1 (de) Schutzschaltung für programmgesteuerte elektrische Einrichtungen
EP0185667A1 (de) Rücksetzschaltung für mikroprozessoren.
DE3214006C2 (de)
DE4231703C2 (de) Mikroprozessor mit CPU und EEPROM
DE4329823C2 (de) Vorrichtung für die Pulsbreitenmodulation
DE1549481B1 (de) Rechenanordnung
DE2943903A1 (de) Rechnersystem
DE3031578A1 (de) Blendensteuerschaltung fuer eine kamera
DE2722981B2 (de) Digitales Filter für binäre Signale
DE2319164B1 (de) Anordnung zum Unterdrücken von elektrischen Impulsen unterhalb einer vorgegebenen Mindestlänge, insbesondere bei Achszählanlagen
DE4210559C2 (de) Einrichtung zum Steuern von betriebsparameterabhängigen Vorgängen von Brennkraftmaschinen
DE2416985B2 (de) Anordnung zur schnellen Strombegrenzung
EP0006488B1 (de) Verfahren zum Ausführen eines Adressen-Sprungbefehles bei einer speicherprogrammierten Folgesteuerung für Arbeitsmaschinen, insbesondere für Industrienähmaschinen, und Folgesteuerungs-Schaltanordnung zum Ausüben des Verfahrens
WO2007033945A1 (de) Mikrocontroller und verfahren zum betrieb
DE102020202338B4 (de) Elektronische steuereinheit
DE102009009730B4 (de) Lokale Timer-Zelle deren Verwendung und Verfahren zum Betreiben eines Moduls
DE3836870A1 (de) Verfahren zum ueberwachen eines einen mikroprozessor ueberwachenden watchdog-timer und vorrichtung zur durchfuehrung des verfahrens
DE3127100C2 (de)
EP1157468B1 (de) Anordnung und verfahren zum ermitteln, ob der zählstand eines zählers einen vorbestimmten zählstand erreicht hat oder nicht
DE19928798C2 (de) Verfahren zur Erfassung der Auslastung eines Prozessors
DE2917560A1 (de) Schaltungsanordnung zur erzielung definierter anfangszustaende von taktgesteuerten impulsen einer digitalschaltung
DE2422215C2 (de) Anordnung zum Schalten von Signalen von Verkehrssignalanlagen

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee