DE19623304A1

DE19623304A1 - Verfahren und Vorrichtung zum Messen von Hochfrequenzleistung in einem Testset

Info

Publication number: DE19623304A1
Application number: DE19623304A
Authority: DE
Inventors: Melvin D Humpherys
Original assignee: Hewlett Packard Co
Current assignee: Agilent Technologies Inc
Priority date: 1995-10-25
Filing date: 1996-06-11
Publication date: 1997-04-30
Anticipated expiration: 2016-06-12
Also published as: GB9617476D0; GB2306680B; JP3909102B2; DE19623304C2; US5656929A; GB2306680A; JPH09138248A

Description

Mit fortschreitender Entwicklung in der Telekommunikations industrie entstehen Bedürfnisse nach verschiedenen Arten von Testausrüstungen, die speziell zum Testen, Reparieren und Kalibrieren von einzelnen Ausrüstungsklassen, wie z. B. zel lulären Telefonen, vorgesehen sind. Ein derartiges Stück einer bestimmten Testausrüstung wird in dieser Anmeldung ein "Testset" genannt. Ein Testset wird als eine einheitliche kommerzielle Version eines Spezialzweck-Laboraufbaus be trachtet, der eine Sammlung von getrennten Geräten mit sich bringt. Ein Testset könnte sogar in Laborqualität ausgeführt sein und für eine Verwendung hauptsächlich auf der Fabrik ebene gedacht sein. Eine Funktion, die in einem Testset für Telekommunikationsausrüstungen sehr nützlich ist, ist die Funktion des Messens von Hochfrequenzleistungen. Obwohl sehr viele kommerzielle Hochfrequenzleistungsmesser auf dem Markt sind, von denen einige sehr breite Frequenz- und Leistungs pegelbereiche aufweisen, und die alle sehr genau sind, ist es im allgemeinen nicht wirtschaftlich, einen von diesen als eine Komponente in einem Testset aufzunehmen. Es existiert ein Bedarf nach einem wirtschaftlichen Verfahren, um in einem Testset die Funktion aufzunehmen, empfindliche und genaue Hochfrequenzleistungsmessungen über einem breiten Bereich von Leistungspegeln und Frequenzen durchzuführen.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Schaltung und ein Verfahren zum Messen von Hochfrequenzlei stung zu schaffen, welche auf wirtschaftliche Art und Weise genaue und breitbandige Hochfrequenzleistungsmessungen schaffen.

Diese Aufgabe wird durch eine Schaltung zum Messen von Hoch frequenzleistung gemäß Anspruch 1 und durch ein Verfahren zum Messen von Hochfrequenzleistung gemäß Anspruch 9 gelöst.

Eine Lösung für das Problem einer wirtschaftlichen, breit bandigen und genauen Leistungsmessung in einem Testset be steht darin, einen Hochfrequenzdetektor zwischen einem an gelegten, zu messenden Hochfrequenzeingangssignal und einem Vergleichshochfrequenzeingangssignal umzuschalten, wodurch ein Differenzsignal erzeugt wird. Das Differenzsignal wird gefiltert, durch einen logarithmischen Verstärker verstärkt und dann durch einen Synchrondetektor in ein Gleichspan nungsfehlersignal umgewandelt, welcher synchron zu dem Um schalten des Hochfrequenzdetektors arbeitet. Das Gleich stromfehlersignal wird an einen Integrator angelegt, dessen Ausgabe ein Schleifensteuerungssignal ist. Unter der Annah me, daß der Detektor ein quadratisches Gerät ist, ist das Quadrat des Schleifensteuerungssignals zu dem angelegten Hochfrequenzeingangssignal linear proportional, sobald eine Servoschleife durch Gleichmachen des Vergleichshochfrequenz eingangssignal und des Hochfrequenzeingangssignals zum Null durchgang gebracht wird. Die gewünschte Leistungsmessung wird durch Digitalisieren des Schleifensteuerungssignals durchgeführt. Das Schleifensteuerungssignal wird ferner an einen analogen Multiplizierer angelegt, wo es mit einem in ternen Hochfrequenzreferenzsignal kombiniert wird, um an dem Ausgang einer Dämpfungseinrichtung, die dem Multiplizierer folgt, das Vergleichshochfrequenzeingangssignal zu erzeugen. Die ganze Schleife dient dazu, den Unterschied zwischen dem angelegten Hochfrequenzeingangssignal und dem Vergleichs hochfrequenzeingangssignal zu minimieren. Wenn das Hoch frequenzeingangssignal klein wird, erlaubt ein Anstieg der Dämpfung, daß der Multiplizierer weiterhin in einem optima len dynamischen Bereich arbeitet, indem das Vergleichshoch frequenzeingangssignal auf den gleichen allgemeinen Pegel wie das Hochfrequenzeingangssignal reduziert wird.

Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfin dung wird nachfolgend bezugnehmend auf die beiliegende Zeichnung detaillierter erörtert. Es zeigt:

Fig. 1 ein vereinfachtes Blockdiagramm einer Leistungs messungsvorrichtung, die gemäß den hierin darge stellten Lehren aufgebaut und für eine Verwendung in einem Testset geeignet ist.

In Fig. 1 ist ein vereinfachtes Blockdiagramm 1 einer Hoch frequenzleistungsmessungsvorrichtung, die gemäß den Prinzi pien der Erfindung aufgebaut ist, gezeigt. Es wird angenom men, daß ein HF-Schalter 28 (HF = Hochfrequenz) in der ge zeigten Position ist. Die zu messende HF-Leistung wird somit an einen HF-Ein-Eingangsanschluß 2 angelegt, welcher einer von zwei Eingangsanschlüssen (2, 3) eines HF-Schalters 4 ist. Der andere Eingang 3 ist ein Vergleichs-HF-Ein-Eingang, dessen Ursprung noch erörtert werden wird. Es ist offen sichtlich, daß die HF-Schalter 28 und 4 beide als ein ein poliger Umschalter (SPDT; SPDT = Single Pole Double Throw) wirken, obwohl sie eine interne Geometrie aufweisen, die für eine Verwendung in Verbindung mit Übertragungsleitungen, die Signale im Frequenzbereich von etwa 100 MHz bis über 3 GHz und mit Leistungspegeln in der Nähe von -40 dBm bis +10 dBm übertragen, geeignet ist. Ein bevorzugter HF-Schalter ist eine GaAs-Halbleiterschaltung, wie z. B. eine AS004M2-11 von Alpha Industries.

Ein Schaltsignal 5 bestimmt, welcher Eingang (2, 3) mit ei nem Ausgangsanschluß 6 verbunden ist. Bei dem vorliegenden Ausführungsbeispiel wird der HF-Schalter 4 als ein "Zer hacker" verwendet, d. h. derselbe schaltet mit einer gleich mäßigen Rate zwischen den beiden Eingängen hin und her, der art, daß das, was an dem Ausgang 6 erscheint, ein Signal ist, dessen Leistungspegel mit der Schaltrate variiert, und zwar um einen Betrag, der zu der Differenz der Leistungs pegel des HF-Eingangssignals und des Vergleichs-HF-Eingangs signals proportional ist. Aus der folgenden Beschreibung wird verständlich, daß die vorliegende Schaltungsanordnung davon ausgeht, daß die beiden Signale HF-Ein und Ver gleichs-HF-Ein beide eine ausreichend hohe Frequenz aufwei sen, daß ihre RMS-Leistungspegel (RMS = Root Mean Square = Effektivwert) für zumindest einige Zyklen während jeder "Position" des HF-Schalters 4 realisierbar sind. Es wird bevorzugt, daß das vorliegende Ausführungsbeispiel bei einer ziemlich schnellen Rate, wie z. B. 5 MHz, umschaltet. Diese Rate ist wünschenswert, um zu erlauben, daß eine Servo schleife, die das Signal Vergleichs-HF-Ein (18, 3) einstellt, dem Signal HF-Ein 2 folgt, um eine ausreichende Bandbreite zu haben, um HF-Bursts in HF-Ein zu messen, die in der Größenordnung von 10 Mikrosekunden Dauer sind, welche bei spielsweise in dem TDMA-Betrieb (TDMA = Time Division Multiple Access = Zeitvielfachzugriff) für zelluläre Tele fone gefunden werden.

Ein HF-Detektor 7 ist mit dem Ausgang 6 des HF-Schalters 4 verbunden. Derselbe erzeugt ein unipolares Ausgangssignal 8, wobei das Quadrat desselben proportional zum Betrag der HF-Leistung ist, die an denselben angelegt ist. Das heißt, daß derselbe ein quadratischer Detektor ist, und daß er ein Zeit-variantes Signal erzeugt (z. B. eine Quadratwelle von 5 MHz für den Fall, bei dem keine wesentliche Modulation in dem Signal HF-Ein 2 vorhanden ist), das die Differenz des Leistungspegels zwischen dem Signal HF-Ein und dem Signal Vergleichs-HF-Ein anzeigt. Wie es offensichtlich werden wird, ist das gesamte HF-Leistungsmessungsschema ein Rück kopplungsservosystem, das die Differenz, die von dem HF-De tektor 7 erzeugt wird, zum Nulldurchgang bringt. Im Prinzip ist es nicht notwendig, einen quadratischen Detektor oder sogar einen Diodendetektor zu verwenden, obwohl es der Fall ist, daß solche bei dem vorliegenden Ausführungsbeispiel verwendet werden. (Die Verwendung eines nichtquadratischen Detektors wird jedoch die Art und Weise verändern, in der das Ergebnis arithmetisch interpretiert wird.) Ein flacher Frequenzgang ist jedoch wichtig, da das Signal HF-Ein und das Signal Vergleichs-HF-Ein im allgemeinen nicht die glei che Frequenz aufweisen. Ein bestimmter Detektor, der erfolg reich über den Bereich von 100 MHz bis 3 GHz verwendet wor den ist, ist ein HSMS-2852 der Hewlett-Packard Co (ein vor spannungsloses Schottky-Diodenpaar).

Ein Filter 9 ist mit dem Ausgang des Detektors 7 gekoppelt. Dieses Filter entfernt von dem Detektor 7 jede Durchspeisung der ursprünglichen HF-Signale und reduziert alle Amplituden variationen in dem erfaßten Pegel, die von einer Modulation auf dem HF-Ein-Signal entstehen. Das Filter sei ein 5-MHz-Band paßfilter, dessen Ausgang ein reines Fehlersignal ist, mit dem die Servoschleife arbeiten wird.

Die Ausgabe des Filters 9 ist an einen Verstärker 10 ange legt. Derselbe muß das Fehlersignal derart verstärken, daß selbst in dem Fall, in dem der Leistungspegel von dem Signal HF-Vergleichs-Ein mit dem des Signals HF-Ein bis zu einem gewünschten Grad an Genauigkeit übereinstimmt, immer noch ein verwendbarer Betrag an Fehlersignal zurückbleibt, mit dem die Schleife gesteuert werden kann und die Übereinstim mung aufrecht erhalten werden kann. In dieser Hinsicht ist es offensichtlich, daß die Dynamik des Schleifenerhaltens verbessert wird, wenn der Verstärker 10 ein logarithmischer Verstärker ist. Ist er ein logarithmischer Verstärker, weist er einen niederen Gewinn für große Fehlersignale und einen hohen Gewinn für kleine auf. Dies besitzt das wünschenswerte Resultat des Beibehaltens einer im wesentlich konstanten Schleifenbandbreite über dem breiten Dynamikbereich von Ein gangspegeln.

Der Ausgang des Verstärkers 10 ist mit dem Eingang eines Synchrondetektors 11 gekoppelt. Der Synchrondetektor 11 wird durch eine verzögerte Version 5a des Signals 5, das den HF-Schalter 4 steuert, gesteuert. Ein Verzögerungselement 27 verzögert das Signal 5a hinter das Signal 5 um einen Betrag, der die Verzögerung des Fehlersignals kompensiert, wenn das selbe durch das Filter 9 und den Verstärker 10 läuft. Bei dem vorliegenden Ausführungsbeispiel beträgt der Wert der Verzögerung 40 ns. Obwohl gezeigt worden ist, daß das Signal 5 verzögert worden ist, um das Signal 5a zu erzeugen, könnte es ebenfalls ohne weiteres der Fall sein, daß die beiden einfach gemäß einer gewünschten zeitlichen Beziehung separat erzeugt werden.

In der Terminologie bekannter Zerhacker-stabilisierter Schleifen, wie z. B. in Präzisionsvoltmetern und Gleichspan nungsstandards, ist der Synchrondetektor 11 der "Demodula tor" für den Zerhacker, wenn der HF-Schalter 4 das vordere Ende (der Modulator) eines Zerhackers ist. Der Zerhacker-De modulator ist als eine Schaltanordnung gezeigt, die die Dif ferenz zwischen den Werten der Verstärkerausgabe bei den un terschiedlichen Schaltpositionen erzeugt (d. h. der Schalter, die Kondensatoren an den Eingängen des Differenzverstärkers 11a und der Differenzverstärker 11a selbst). Dies stellt im wesentlichen eine gespeicherte Differenzmessung dar, die mit der Schaltrate von 5 MHz synchronisiert ist, da während der Periode, in der die Schalter mit dem Signal HF-Ein verbunden sind, das gelieferte Signal entweder größer oder kleiner als der Pegel für das Signal Vergleichs-HF-Ein sein könnte (wel ches in der Signalform nur während der anderen Position der Schalter erscheint). Weitere Synchrondetektorschemata könn ten verwendet werden. Im wesentlichen wirkt der Synchronde tektor 11 derart, um aus dem zeitvarianten (mit 5 MHz), ver stärkten Fehlersignal ein Gleichstromfehlersignal zurückzu gewinnen, das beim Nullsetzen der Schleife verwendet werden kann.

Der Ausgang des Synchrondetektors 11 ist mit einem Integra tor 12 gekoppelt. Der Integrator kann beispielsweise als ein Filter angesehen werden, der dabei helfen muß, die Transien tenantwort der Schleife zu bestimmen, und eine Schleifenos zillation trotz des hoben Gewinns des Verstärkers 10 zu ver hindern. Die Einschwingzeit als Reaktion auf einen abrupten Sprung in dem angelegten Leistungspegel im Signal HF-Ein be trägt etwa 5 Mikrosekunden (für 0% bis 98%). Eine andere Art und Weise, und vielleicht die zentrale Art und Weise, den Integrator 12 zu betrachten, lautet folgendermaßen. Das Gleichspannungsfehlersignal von dem Synchrondetektor ist grundsätzlich eine Anzeige, in welcher Richtung das Signal Vergleichs-HF-Ein eingestellt werden sollte, um die Schleife zum Nulldurchgang zu bringen. Ein fortgesetztes Vorhanden sein eines Signals, das anzeigt, daß das Signal Vergleichs-HF-Ein erhöht werden soll, muß tatsächlich eine Erhöhung des Signals Vergleichs-HF-Ein bewirken. Diese Aufgabe ist für einen Integrator zugeschnitten. Die Integration des Gleich stromfehlersignals setzt sich fort, bis das Signal Ver gleichs-HF-Ein gleich dem Signal HF-Ein ist. Sowie sich die Leistungspegeldifferenz der beiden HF-Signale verringert, wird ebenfalls die Größe des Gleichstromfehlersignals ver ringert, was in einer kleineren Änderungsrate in dem Signal Vergleichs-HF-Ein resultiert. Schließlich wird die Schleife konvergieren, wodurch die Ausgabe des Integrators auf einem eingeschwungenen Wert gehalten wird. Diese konvergierte Si tuation wird sich fortsetzen, bis sich der Leistungspegel des Signals HF-Ein verändert, oder bis irgendeine Komponente in der Schleife eine Drift aufweist.

Somit kann mit der Zeit der Wert des Signals Vergleichs-HF-Ein etwas zu groß sein, wodurch sich der logische Sinn und die Polarität des Gleichstromfehlersignals verändern. Der Integrator 12 wird daraufhin damit beginnen, das Signal Vergleichs-HF-Ein zu reduzieren, bis es wieder etwas zu klein ist. Somit konvergiert die Schleife im allgemeinen auf einen Fehler von Null (obwohl dieselbe statt dessen einer variierenden Eingabe folgen müßte). Alternativ küßte diesel be mit annehmbar kleinen Schritten um einen bestimmten Wert hin und her springen, der aufgrund einer Drift oder aufgrund von Rauschen vorhanden ist.

Somit ist es grundsätzlich der Integrator 12 und nicht der Verstärker 10, der den Gewinn schafft, der die Schleife zu der Nulldurchgangssituation umkehrt.

Nachfolgend wird der Fall betrachtet, wenn kein oder ein sehr kleines Signal als HF-Ein-Signal angelegt wird. Es ist nicht wünschenswert, daß die Integratorausgabe um beide Sei ten des entsprechenden Ausgangswerts herum hin und her springt, wobei der Wert Null Volt beträgt. Der Grund dafür besteht darin, daß der verwendete Multiplizierer nicht gün stig auf eine negative Eingabe von dem Integrator antwortet. Das Resultat davon ist eine Hystereseregion oder ein Versa gen der Servoschleife, zu folgen. Um dies zu verhindern, wird ein kleiner Versatz (z. B. ein Millivolt) in das Gleich spannungsfehlersignal eingeführt, das von dem Synchrondetek tor 11 erzeugt wird. Das Hinzufügen dieses kleinen Versatzes ist der Zweck des zweiten Differenzverstärkers 11b mit sei ner einstellbaren Spannung auf dem Minus-Eingang innerhalb des Synchrondetektors 11.

Die Ausgabe des Integrators 12 wird das "Schleifensteue rungssignal" 13 genannt, welches an zwei unterschiedliche Vorrichtungen angelegt wird. Die erste dieser beiden ist ein Multiplizierer 14. Der Multiplizierer 14 ist ein analoger Multiplizierer, der das Produkt des Schleifensteuerungssig nals 13 und einer inneren HF-Referenzspannung V_REF 15 er zeugt. V_REF ist ein HF-Signal mit konstantem und zweckmäßi gem Betrag und mit der gleichen Frequenz wie das Signal Ver gleichs-HF-Ein (z. B. +10 dBm und 20 MHz). Das resultierende 20 MHz-Produkt am Ausgang des Multiplizierers 14 wird an eine Dämpfungseinrichtung 17 angelegt, dessen Ausgabe 18 das Signal Vergleichs-HF-Ein ist, und das zu dem Eingang 3 des HF-Schalters 4 gekoppelt wird. Der Multiplizierer kann auch derart betrachtet werden, daß er als ein 100%-Modulator auf einen Träger mit veränderbarer Leistung funktioniert.

Ein einzelner verwendeter Multiplizierer (derselbe ist nach folgend beschrieben) behandelt tatsächlich die Werte der Eingaben in Volt als die zu multiplizierenden Ziffernsequen zen. Das heißt, daß 0,5 Volt V1_Ein mal 0,5 Volt V2_Ein 0,25 Volt V_Aus ergibt. Genauso beträgt die Ausgabe ebenfalls 1 Volt, wenn beide Eingänge 1 Volt sind (1 Volt ist die Ein heit oder die multiplikative Identität). Dieser zweckmäßige Zustand ist nicht unbedingt notwendig. Andere Multiplizie rer, die "die Zahlen an den Eingängen skalieren", können ohne ungünstige Auswirkung genauso verwendet werden. Der bevorzugte Multiplizierer für das Blockdiagramm von Fig. 1 ist ein AD 539 von Analog Devices. Dieses ist ein 60-MHz-Bau teil, das etwas komplexer in seiner Anwendung ist als es in der Figur gezeigt ist. Dasselbe ist ein Zwei-Quadran ten-Zweikanal-Bauelement. Das Schleifensteuerungssignal 13 ist derart beschränkt, daß es nicht-negativ ist. Der andere Eingang (für V_REF) weist tatsächlich zwei komplementäre (um 1800 phasenverschobene) Signale auf. Dies erzeugt zwei Pro duktsignale des Multiplizierers, die dann subtrahiert wer den, um die tatsächliche Antwort zu bilden. Dieser Aspekt des Betriebs des Multiplizierers ist gemäß dem Datenblatt von Analog Devices für den AD 539, und derselbe ist als Ein richtung erwünscht, um eine Störkomponente (z. B. eine Basis banddurchspeisung einer Pulshüllkurve) in der Multiplizie rerausgabe nahezu zu beseitigen (wobei davon ausgegangen wird, daß dieselbe durch eine unerwünschte, jedoch unver meidbare Kopplung von den Eingängen zu dem Ausgang des Mul tiplizierers bewirkt wird).

Bei den höchsten Pegeln des angelegten Signals HF-Ein wird die Dämpfungseinrichtung 17 auf Null oder auf eine minimale Dämpfung eingestellt. Der Multiplizierer arbeitet lediglich über einem begrenzten Bereich von Steuersignalleistungspe geln, wie z. B. 18 dB, am besten. Sowie der Pegel des ange legten Signals HF-Ein in Schritten von 18 dB unter den ober sten Bereich abnimmt, verringert die Dämpfungseinrichtung 17 den Leistungspegel des Signals Vergleichs-HF-Ein um entspre chende Schritte von 18 dB, um den Rest der Schleife, ein schließlich des Multiplizierers 14, innerhalb ihres opti malen dynamischen Bereichs zu halten. Die Dämpfungseinrich tung 17 wird durch eine Sammlung 25 gesteuert, die Bereichs steuersignale genannt wird. Ihr Ursprung wird nachfolgend erläutert. Die Bereichssteuerungssignale werden ebenfalls an den Integrator 12 angelegt, und zwar mit der Auswirkung, daß die Integrationszeitkonstante in dem Integrator 12 verrin gert wird, sowie der Betrag an Dämpfung am Dämpfungsglied 17 erhöht wird.

Das Schleifensteuerungssignal 13 wird ferner an ein Element 19 angelegt, welches ein digitales Voltmeter oder eine ande re Digitalisierungs- oder Auslesungs-Einrichtung sein kann, die eine Analog/Digital-Wandlung durchführt. Das heißt, daß der Betrag des gefilterten Steuersignals 13 den Betrag der Leistung, die als HF-Ein angelegt worden ist, anzeigt, vor ausgesetzt, daß die Einstellung der Dämpfungseinrichtung 17 berücksichtigt worden ist.

Das Digitalisierungselement 19 erzeugt eine digitale Ausgabe 20, die nach einer bestimmten Arithmetik und in Verbindung mit Bereichsinformationen 24, deren Ursprung nachfolgend be schrieben wird, den gemessenen HF-Leistungspegel des Signals HF-Ein anzeigt. Diese berechneten Werte sind dann gemessene Leistungspegelinformationen, die von dem Rest des Testsets verwendet werden (die Schaltungsanordnung, um die arithme tischen Operationen durchzuführen, ist nicht gezeigt). Das Digitalisierungselement 19 weist einen Bereich auf, welcher den 18-dB-Schritten des dynamischen Bereichs entspricht. Wenn der Auslesewert 20 diesen Bereich überschreitet, wird ein Überlaufsignal 21 erzeugt. Wenn der Auslesewert unter einen ausgewählten Vollausschlagpegel abfällt, wie z. B. 5% oder 10%, wird auf gleiche Weise ein Unterlaufsignal 22 er zeugt.

Eine Bereichssteuerung 23 spricht auf das Überlauf- und auf das Unterlauf-Signal 21 und 22 an, indem gültige Bereichsan zeigesignale 24 und Bereichssteuerungssignale 25 erzeugt werden. Die Bereichssteuerung 23 spricht im wesentlichen auf ein fortgesetztes Unterlaufsignal 22 an, indem der Däm pfungsbetrag erhöht wird, und dieselbe spricht auf ein fort gesetztes Überlaufsignal 21 an, indem der Dämpfungsbetrag erniedrigt wird. Der Grund dafür, daß die Bereichssteue rungssignale 25 als von den gültigen Bereichsanzeigesignalen 24 getrennt gezeigt sind, besteht darin, daß es im allgemei nen notwendig ist, die Ausgabe für eine bestimmte Zeitdauer, die einer Bereichsänderung folgt, zurückzuhalten oder auf irgendeine andere Weise anzuzeigen, daß dieselbe nicht gül tig ist. Dies erlaubt es, daß die Schleife einschwingt oder daß falls notwendig wieder eine Bereichsänderung durchge führt wird, wodurch es verhindert wird, daß fehlerhafte Da ten zu dem Rest des Systems in dem Testset geleitet werden.

Es ist offensichtlich, daß die Funktion der Bereichssteue rung 23 unabhängig von dem Leistungsmessungsmodul innerhalb eines Testsets vorgesehen sein könnte, oder daß dieselbe als ein zusätzliches Mehraufwandstück durch eine programmierte Einrichtung (einen Mikroprozessor oder eine Zustandsmaschi ne) erreicht werden könnte, die ebenfalls für Dinge in dem Rest des Testsets sorgt.

Eine Schaltungstreiberschaltung 26 erzeugt ein 5-MHz-Signal, das die "Positionen" des HF-Schalters 4 und des Synchron detektors 11 steuert. Die bevorzugte Art und Weise, um dies bei dem vorliegenden Ausführungsbeispiel durchzuführen, be steht darin, eine Version 15′ des 20-MHz-Signals V_REF durch vier zu teilen. Dies hat den Vorteil des Positionierens "vollständiger" Zyklen des Signals Vergleichs-HF-Ein inner halb der Zeitdauern, in denen der HF-Schalter 4 auf seine unterschiedlichen Positionen eingestellt ist. ("Vollständig" bedeutet, daß diese Zyklen genau oder sehr nahe bei ihren Nulldurchgängen starten und enden.) Das Ergebnis ist eine reinere Erzeugung durch den HF-Detektor 7 des Abschnitts des unipolaren Ausgangssignals 8, das dem Leistungspegel des Signals Vergleichs-HF-Ein entspricht.

Eine bevorzugte Art und Weise zum Durchführen einer HF-Lei stungsmessung mit dem Blockdiagramm 1 von Fig. 1 umfaßt die periodische Bestimmung des Ausgangswerts bei 20/24 für eine Eingabe von Null (V_LEER genannt). Dabei verbindet ein ge eigneter Schalter 28 den Anschluß HF-Ein 2 des HF-Schalters 4 mit entweder Masse (derart, daß V_LEER gefunden werden kann) oder dem angelegten, zu messenden HF-Signal. Wenn die Ausgabe bei 20/24 für einen angelegten HF-Eingang V_NULL ist, dann ist das gewünschte Ergebnis P_MESS oder V_MESS: V_MESS = [(V_NULL)²-(V_LEER)²]^1/2 oder vielleicht einfach P_MESS = (V_NULL)²-(V_LEER)². Das Quadrieren vor der Subtraktion ist notwendig, da der Beispieldetektor 7 ein quadratischer De tektor ist. Wenn derselbe von einem Typ wäre, dessen Aus gangsspannung direkt proportional zur angelegten Leistung ist, dann würde keine Quadrierung notwendig sein. Wie es auch immer ist, die Spannungen müssen quadriert werden, bevor sie der Leistung entsprechen, und was subtrahiert werden muß, sind zwei Leistungspegel. Das Wurzelziehen der Differenz ist nur im Fall eines quadratischen Detektors interessant. Die Wurzel wird in Fällen gezogen, in denen das Testset einen Detektorspannungswert für eine Leistungsmes sung erwartet, die von einem quadratischen Detektor stammt, der durch eine weitere Verarbeitung nicht unterstützt ist. Wenn das Testset vorbereitet ist, einen Wattleistungswert von einem "Selbst-enthaltenen"-Leistungsmesser anzunehmen, dann wird die Quadrierung nicht benötigt.

Dies ist nicht nur eine gute Praxis bezüglich einer Drift, usw. sondern dieselbe kompensiert ferner bei den niedrigsten Pegeln des Signals HF-Ein den Versatz, der von dem Diffe renzverstärker 11b erzeugt wird. Wie oft V_NULL gefunden wer den soll, kann beliebig gewählt werden. Es könnte beispiels weise einmal für jedes neue V_MESS gefunden werden, ein neues V_NULL könnte jedoch auch beispielsweise am Ende eines ausge wählten Zeitintervalls, wie z. B. alle 15 Sekunden, gefunden werden.

Schließlich ist es offensichtlich, daß die bevorzugte Art und Weise der Verwendung des Blockdiagramms 1 von Fig. 1 die Verwendung von gespeicherten Kalibrationstabellen in einem Speicher umfaßt, wobei es ferner offensichtlich ist, daß in einer Testumgebung im allgemeinen Signalkonditionierungs stufen vor der Schaltung von Fig. 1 vorhanden sein werden, in denen beispielsweise schaltbare Gewinnstufen, Filter, usw. vorhanden sein können. Die Anwesenheit dieser Einrich tungen in dem Signalweg können einstellen, wie der gemessene Wert V_MESS berechnet oder interpretiert wird.

Claims

1. Schaltung (1) zum Messen einer Hochfrequenzleistung, mit folgenden Merkmalen:
einem Schaltungstreiber (26), der ein Schaltsignal mit einem ersten und einem zweiten Wert erzeugt;
einem ersten HF-Schalter (4), der einen HF-Ausgang (6), einen Schaltsteuereingang (5), der mit dem Schaltungs treiber (26) gekoppelt ist, um das Schaltsignal zu em pfangen, und einen ersten (2) und einen zweiten (3) HF-Eingang aufweist, wobei der erste HF-Eingang (2) ge koppelt ist, um ein angelegtes HF-Signal zu empfangen, dessen Leistungspegel gemessen werden soll, und der zweite HF-Eingang gekoppelt ist, um ein Vergleichs-HF-Sig nal (18) zu empfangen, dessen Leistungspegel gesteu ert ist, um den des angelegten HF-Signals anzunähern, wobei der HF-Ausgang (6) mit dem ersten HF-Eingang (2) verbunden ist, wenn das Schaltsignal den ersten Wert hat, und wobei derselbe mit dem zweiten HF-Eingang (3) verbunden ist, wenn das Schaltsignal den zweiten Wert hat;
einem HF-Detektor (7) mit einem Detektoreingang, der mit dem HF-Ausgang (6) des ersten HF-Schalters (4) ge koppelt ist, und mit einem HF-Detektorausgang (8);
einem Filter (9) mit einem Filtereingang, der mit dem Ausgang des HF-Detektors (7) gekoppelt ist, und mit ei nem Filterausgang;
einem Verstärker (10) mit einem Verstärkereingang, der mit dem Filterausgang gekoppelt ist, und mit einem Ver stärkerausgang;
einer Verzögerungseinheit (27) mit einem Verzögerungs einheiteingang, der gekoppelt ist, um das Schaltsignal zu empfangen, und mit einem Verzögerungseinheitausgang, an dem ein verzögertes Schaltsignal (5a) erscheint, das hinter das Schaltsignal um einen Betrag an Zeit verzö gert ist, der im allgemeinen gleich der Zeit ist, die Signale benötigen, um durch den HF-Detektor (7), das Filter (9) und den Verstärker (10) zu laufen;
einem Synchrondetektor (11) mit einem Synchrondetektor eingang, der mit dem Verstärkerausgang gekoppelt ist, mit einem Synchrondetektorsteuereingang, der mit dem Verzögerungseinheitausgang gekoppelt ist, um das ver zögerte Schaltsignal (5a) zu empfangen, und mit einem Synchrondetektorausgang, an dem ein Signal erscheint, das anzeigt, ob das Signal des ersten HF-Eingangs (2) des ersten HF-Schalters (4) kleiner, gleich oder größer als das Signal an dem zweiten HF-Eingang (3) des ersten HF-Schalters (4) ist;
einem Integrator (12) mit einem Integratoreingang, der mit dem Synchrondetektorausgang gekoppelt ist, und mit einem Integratorausgang;
einer HF-Referenzsignalquelle (15), die ein HF-Refe renzsignal (V_REF) bei einem ausgewählten Leistungspegel und bei einer ausgewählten Frequenz erzeugt; und
einem analogen Multiplizierer (14) mit Eingängen, die mit der HF-Referenzsignalquelle gekoppelt sind, um das HF-Referenzsignal (V_REF) zu empfangen, bzw. mit dem In tegratorausgang gekoppelt sind, und mit einem Multipli ziererausgang, der mit der Zuführung des Ver gleichs-HF-Signals zu dem zweiten HF-Eingang (3) des ersten HF-Schalters (4) gekoppelt ist.

2. Schaltung (1) gemäß Anspruch 1,
bei der der Schaltungstreiber (26) einen Eingang auf weist, der mit der HF-Referenzsignalquelle gekoppelt ist, und
bei der die Frequenz des Schaltsignals gemäß einer Fre quenzteilung, die mit dem HF-Referenzsignal (V_REF) durchgeführt wird, durch den Schaltungstreiber abge leitet wird.

3. Schaltung (1) gemäß Anspruch 1 oder 2, welche ferner eine Digitalisiereinrichtung (19) auf weist, die einen Eingang, der mit dem Integratorausgang gekoppelt ist, und eine digitale Ausgabe (20) aufweist, die die Amplitude des Signals, das an dem Integrator ausgang erzeugt wird, anzeigt.

4. Schaltung (1) gemäß Anspruch 3,
bei der die Digitalisiereinrichtung (19) ferner ein Überlaufsignal (21), das die Situation anzeigt, bei der die Digitalausgabe (20) einen Vollauschlagwert über schreitet, und ein Unterlaufsignal (22) erzeugt, das die Situation anzeigt, bei der die Digitalausgabe (20) kleiner als ein ausgewählter Bruchteil des Vollaus schlagwerts ist, und wobei die Schaltung (1) ferner folgende Merkmale aufweist:
eine Bereichssteuerschaltung (23), die mit der Digita lisiereinrichtung (19) gekoppelt ist, um das Überlauf signal (21) und das Unterlaufsignal (22) zu empfangen, und um aus denselben ein Bereichssteuersignal (25) an einem Bereichssteuerausgang zu erzeugen;
eine Dämpfungseinrichtung (17) mit einem Signaleingang, der mit dem Ausgang des analogen Multiplizierers (14) gekoppelt ist, mit einem Bereichssteuereingang, der mit dem Bereichssteuerausgang der Bereichssteuerschaltung (23) gekoppelt ist, und mit einer Dämpfungseinrich tungssignalausgabe (18), die das HF-Vergleichssignal ist, das dem zweiten HF-Eingang (3) des ersten HF-Schalters (4) zugeführt wird, wobei die Dämpfungsein richtung (17) Dämpfungsbeträge erzeugt, die gemäß dem Wert des Bereichssteuersignals (25) sind; und
wobei der Integrator (12) gekoppelt ist, um das Be reichssteuersignal (25) der Bereichssteuerschaltung (23) zu empfangen, wodurch seine Integrationszeitkon stante gemäß dem Wert des Bereichssteuersignals (25) eingestellt wird.

5. Schaltung gemäß einem beliebigen der vorhergehenden Ansprüche, welche ferner einen zweiten HF-Schalter (28) aufweist, der einen Ausgang aufweist, der mit dem ersten HF-Ein gang (2) des ersten HF-Schalters (4) gekoppelt ist, wo bei der zweite HF-Schalter (28) ferner einen ersten und einen zweiten HF-Eingang aufweist, wobei der erste Ein gang des zweiten HF-Schalters (28) mit dem angelegten HF-Signal gekoppelt ist, dessen Leistung gemessen wer den soll, während der zweite HF-Eingang des zweiten HF-Schalters (28) mit einem Referenzleistungspegel bei einer Leistung von Null gekoppelt ist, und wobei der Ausgang des zweiten HF-Schalters (28) intern periodisch mit einem und dann mit dem anderen des ersten und des zweiten HF-Eingangs des zweiten HF-Schalters (28) ge koppelt ist.

6. Schaltung (1) gemäß einem beliebigen der vorhergehenden Ansprüche, bei der der Verstärker (10) ein logarithmischer Ver stärker ist.

7. Schaltung (1) gemäß einem beliebigen der vorhergehenden Ansprüche, bei der der HF-Detektor (7) Dioden aufweist.

8. Schaltung (1) gemäß einem beliebigen der vorhergehenden Ansprüche,
bei der das Signal, das an dem Synchrondetektorausgang erscheint, eine Polarität bezüglich einer internen Re ferenz aufweist, um anzuzeigen, daß das Signal an dem ersten HF-Eingang (2) des ersten HF-Schalters (4) einen kleineren Leistungspegel als das Signal an dem zweiten HF-Eingang (3) des ersten HF-Schalters (4) aufweist,
bei der das Signal, das an dem Synchrondetektorausgang erscheint, eine andere Polarität bezüglich der internen Referenz aufweist, um anzuzeigen, daß das Signal an dem ersten HF-Eingang (2) des ersten HF-Schalters (4) einen größeren Leistungspegel als das Signal an dem zweiten HF-Eingang (3) des ersten HF-Schalters (4) aufweist; und
bei der das Signal, das an dem Synchrondetektorausgang erscheint, gleich der inneren Referenz ist, um anzuzei gen, daß das Signal an dem ersten HF-Eingang (2) des ersten HF-Schalters (4) einen gleichen Leistungspegel wie das Signal an dem zweiten HF-Eingang (3) des ersten HF-Schalters (4) aufweist, wobei die interne Referenz ausgewählt ist, um sich etwas von einem Nullwert des Synchrondetektorausgangswertes zu unterscheiden, was keine zusätzliche Integration innerhalb des Integrators (12) bewirkt, und wobei die interne Referenz ausgewählt ist, um größer als der Nullwert in der Richtung zu sein, die dem Fall entspricht, daß das Vergleichs-HF-Ein gangssignal kleiner als das angelegte HF-Signal ist, dessen Leistungspegel gemessen werden soll.

9. Verfahren zum Messen von HF-Leistung, mit folgenden Schritten:
Schalten eines HF-Detektors (7) zwischen einem angeleg ten HF-Eingangssignal (2), dessen Leistungspegel gemes sen werden soll, und einem Vergleichs-HF-Signal (18) mit einer Schaltfrequenz;
Filtern (9) der Ausgabe (8) des HF-Detektors (7), um eine Wechselsignalform mit der Schaltfrequenz zu erzeu gen, deren Form anzeigt, ob der Leistungspegel des Ver gleichs-HF-Signals kleiner als der des angelegten HF-Eingangssignals ist, gleich dem des angelegten HF-Ein gangssignal ist, oder größer als der des angelegten HF-Eingangssignals ist;
Verstärken (10) der Wechselsignalform;
Umwandeln der verstärkten Wechselsignalform mit einem Detektor (11), der synchron zum Schalten des HF-Detek tors (7) arbeitet, in ein Gleichspannungsfehlersignal, das anzeigt, ob der Leistungspegel des Vergleichs-HF-Sig nals kleiner als der des angelegten HF-Eingangssig nals ist, gleich dem des angelegten HF-Eingangssignal ist, oder größer als der des angelegten HF-Eingangssig nals ist;
Integrieren (12) des Gleichspannungsfehlersignals, um ein integriertes Gleichspannungsfehlersignal (15) zu erzeugen;
Multiplizieren (14) eines HF-Referenzsignals mit dem integrierten Gleichspannungsfehlersignal, um das Ver gleichs-HF-Signal zu erzeugen;
Kombinieren des Integrierens und Multiplizierens, um den Leistungspegel des Vergleichs-HF-Signals einzustel len, damit derselbe mit dem des angelegten HF-Signals übereinstimmt; und
Messen (19) des Wertes des integrierten Gleichspan nungsfehlersignals.

10. Verfahren gemäß Anspruch 9, das ferner den Schritt des Dämpfens des Vergleichs-HF-Sig nals gemäß der gebrochenen Beziehung zwischen einem Vollausschlagwert für das gemessene integrierte Gleich spannungsfehlersignal und einem tatsächlich gemessenen Wert desselben aufweist.

11. Verfahren gemäß Anspruch 9 oder 10, das ferner den Schritt des Berechnens des Leistungspe gels des angelegten HF-Eingangssignals aus dem gemes senen Wert des integrierten Gleichspannungsfehlersig nals aufweist.

12. Verfahren gemäß Anspruch 11, das ferner den Schritt des periodischen Ersetzens (28) des angelegten HF-Signals durch einen Referenzeingangs leistungspegel mit einer Leistung von Null aufweist.