DE1958082B2 - Verfahren zum herstellen einer halbleiteranordnung - Google Patents

Verfahren zum herstellen einer halbleiteranordnung

Info

Publication number
DE1958082B2
DE1958082B2 DE19691958082 DE1958082A DE1958082B2 DE 1958082 B2 DE1958082 B2 DE 1958082B2 DE 19691958082 DE19691958082 DE 19691958082 DE 1958082 A DE1958082 A DE 1958082A DE 1958082 B2 DE1958082 B2 DE 1958082B2
Authority
DE
Germany
Prior art keywords
layer
metal
semiconductor
ring
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691958082
Other languages
English (en)
Other versions
DE1958082C (de
DE1958082A1 (de
Inventor
Martin Paul New Providence; Ligenza Joseph Raymond Califon; N.J. Lepselter (V.St.A.). HOIj 23-24
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1958082A1 publication Critical patent/DE1958082A1/de
Publication of DE1958082B2 publication Critical patent/DE1958082B2/de
Application granted granted Critical
Publication of DE1958082C publication Critical patent/DE1958082C/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/139—Schottky barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

40
Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung mit einer Sperrschicht, bei dem innerhalb einer Ausnehmung einer auf dem Halbleiterkörper abgeschiedenen Isolierschicht eine Metall-Halbleiterschicht mit einem ringsum im Abstand von der Ausnehmungsbegrenzung angeordneten Metallkontakt erzeugt wird, so daß eine ringförmige Randzone der Metall-Halbleiterschicht frei liegt, und bei dem ein ringförmiger, die Randzone der Metall-Halbleiterschicht einschließender hochohmiger Bereich gebildet wird, der sich bis zu einer der Eindringtiefe der Metall-Halbleiterschicht wenigstens gleichen Tiefe in den Halbleiterkörper hinein erstreckt.
Eine wesentliche Eigenschaft von Sperrschicht-Halbleiteranordnungen ist die Kennlinienkrümmung im Sperrbereich vor Erreichen der durch den SpaniHingsdurchbruch der Raumladungszone gegebenen maximalen Sperrspannung. Eine scharfe Ausprägung des Kennlinienknickes im Durchbruchsbereich bedeutet eine geringe Zunahme des Sperrstromes bis zum Durchbruch, so daß ein vergleichsweise geringerer Sicherheitsabstand von der Durchbruchspannung ausreicht. Auch wird dadurch die durch Sperrspannung und Spcrrstrom gegebene thermische Belastung der Halbleiteranordnung auch bei vergleichsweise holier Aussteuerung im Sperrbereich vermindert.
Bei den in üblicherweise hergestellten Sperrschicht-Halbleiteranordnungen sind die Randbereiche der Sperrschicht bzw. des Dotierungsüberganges mehr oder weniger gekrümmt bzw. gewölbt und oft auch mit Zerklüftungen behaftet. Dadurch ergeben sich bei in Rückwärtsrichtung spannungsbeaufschlagter Sperrschicht örtliche Feldstärkeüberhöhungen und eine verminderte Dicke der Raumladungszone. Dies hat die genannte Erhöhung des Sperrstromes im Bereich vor der maximalen Sperrspannung, d.h. einen nur schwach, gekrümmten Kennlinienverlauf an Stelle eines scharf .•ausgeprägten Knickes, und eine Verminderung der maximalen Sperrspannung selbst zur Folge.
Zur Abhilfe hat man bereits Halbleiteranordnungen mit einem den ebenen Bereich, der Sperrschicht umgebenden Schirmring hergestellt (»The Bell System Technical Journal«, Vol.47, No. 2, S. 195 bis 2OS. 1968). Der Schirmring ist hier durch einen in Rückwärtsrichtung spannungsbeaufschlagten PN-Übergang gebildet und bewirkt daher nur eine flächenhafte Isolierung infolge der Raumladungszone, die ihrerseits den einschränkenden Bedingungen der maximalen Sperrspannung unterliegt und außerdem wegen der erforderlichen V )rspannung in Rückwärtsrichtung eine bestimmte Potentialverteilung innerhalb des Halbleiterkörpers erforderlich macht. Letzteres führt insbesondere bei ausgedehnten Halbleiteranordnungen mit mehreren Sperrschichten zu unerwünschten Beschränkungen.
Ferner ist es bekannt (deutsche Auslegeschrift 1 231 355), an der Oberfläche eines Halbleiterkörpers eines Leitfähigkeitstyps durch Eindiffundieren eines Dotierungsstoffes des entgegengesetzten Leitfähigkeitstyps eine hochohmige Ringzone und innerhalb der letzteren durch einen anderen Diffusionsvorgang eine Sperrschicht zu bilden. Die gekiümmten bzw. gewölbten Randbereiche der Sperrschicht sollen hierbei innerhalb der hochohmigen Ringzone liegen. Eine in hohem Maße ebene Sperrschicht ist auf diese Weise jedoch nicht ohne weiteres zu erzielen, weil das Eindiffundieren des Dotierungsstoffes, welcher mit dem Halbleiterkörper die nutzbare Sperrschicht bildet, nach dem Eindiffundieren des die hochohmige Ringzone erzeugenden Dotierungsstoffes erfolgt. Die Diffusion des erstgenannten Dotierungsstoffes verläuft also nicht innerhalb eines homogenen Materials, sondern einerseits in der durch die erste Diffusion bereits veränderten Ringzone und andererseits im unveränderten Bereich des Halbleiterkörpers innerhalb der Ringzone vonstatten geht. Dies kann eine unterschiedliche Diffusionsgeschwindigkeit und damit wiederum eine Unebenheit der Sperrschicht am inneren Rand der hochohmigen Ringzone zur Folge haben. Außerdem ist hier eine vergleichsweise genaue Dotierungseinstellung bei der Bildung der hochohmigen Ringzone erforderlich, weil die verminderte Leitfähigkeit dieser Zone auf einem annähernden Gleichgewicht von Dotierungsstoffen entgegengesetzten Leitfähigkvitstyps beruht. Endlich ist für die Formgebung des inneren Randes der hochohmigen Ringzone während des crr.ten Diffusionsvorganges ein zentraler Maskenabschnitt erforderlich, der entsprechend genau bemessen und positioniert sowie anschließend vordem zweiten Diffusionsvorgang zur Bildung der Sperrschicht wieder entfernt werden muß. Dies bedeutet zusätzliche Genauigkeitsanforderungen und Verfahrensschritte mit entsprechender Verteuerung des Herstellu ngs vo rganges.
Aufgabe der Erfindung ist demgegenüber die Schaf-α ε Ines Herstellungsverfahrens der eingangs er-"wpn Art für Sperrschicht-Halbleiteranordnungen Spannring, welches die Bildung ebener Sperrhöhten ermöglicht und insbesondere hinsichtlich ί Ebenheitsgrfdes des nutzbaren Sperrschichtsberei-SfvorTdVoegebenheiten unterschiedlicher Diffutnsvoraänge und Dotierungsstoffe unabhängig ist, Sererseits aber im Gegensatz zu der Herstellung ^ PN-Schirmringen eine Volumenisolierung ermög-St Die erfindungsgemäße Lösung dieser Aufgabe Anzeichnet sich in Verbindung mit den eingangs S Verfahrensmerkmalen dadurch, daß der e, hochohmige Bereich als isolierender ausgebildet wird, indem der rings um den frei üegende Bereich des HalbleiterköriSnUd««» Gaspfasma beaufschlagt wird, welches guerstoff-, Stickstoff- und,oder Kohlenstoff-Ionen
^Erzeugung bzw. das Einwachsen cner Oxid- »ung^r erButert, die ώ«&1 bleiteranordnung in schematischem Querschnitt zeigt.
Beispiel 1
Aii«fnhrun<* ist ein aus N+- Bei der darges eUten Ausfuhrun >g a.ldtendeQ
Schicht 11 auf
einem üblichen
dung von
den Schicht eine,
erzeugt Fur diese
Dicke in den Frenzen^
15 cn ä
ν. Abschei.
oberfläche der N-leiten-U Isolierschicht 12
1 kommt Z.B. eine
1000 Ä und 10 000 Ä kriüsch
In der
mung, mit
JJ. In
r α ia der Größeni*d die,v Durch-Zu betrachte^
einer
^Vorteil des erfindungsgemaßen Herstellung, Verfahrens ist insbesondere seine Anpassung an die Planartechnik und an die Traganschlußtechnik beam Ld technique). Ferner ergibt sich der Vorteil, den Metallkontakt als Maske bei der Plasmabeaufschla-Jung zur Umrißformgebung des isolierenden Schirm-Es zu verwenden, wodurch sich auf einfache We.se Sne sehr genaue Positionierung des Schirmringes in bezug auf die Sperrschicht ergibt. Da hierdurch eine besondere Oxidmaske entfällt, ergibt sich ein wesent-
llSS HaMeiteranordnung mit
^
ζ. B. auch
und d«
der
a obeifläche aufgebracht
ü ^ kö sodann auf eine
^0 ^ übUchenveise auf der Größenordnung von 7Uüe C, die Bildung der Silicidsch.cht ,n Das { der Ox.d-Mll kann sodann durch Atzen Μ Kathode^erstäubung des zur Silicidbudung ab-
herausgestellt, daß die Sperr-
brspftshrÄ
rungsbeispiclen unter Bezugnahme auf die Zc1CIi ÄsfsS
zone zwischen dem Mctallkontakt und dem Atisnchmungsrand erhalten bleibt. Das innerhalb der Ausnehmung frei liegende Platin wird dann durch Rückzersläubung entfernt. Während dieses Schrittes wirkt die Goldauflage als Maske und bestimmt den Umriß der verbleibenden Platinzonc. infolge der vergleichsweise großen Schichtdicke der Goldauflage ist die Rückzcrstäubung für die letztere vernachlässigbar. Eine für die vorliegenden Zwecke anwendbare Ruckzerstäubungstechnik ergibt sich aus der USA.-Patentschrift 3 271 286. Das durch den letzten Arbeitsschritt freigelegte Titan wird ebenfalls durch RUckzerstäubung entfernt. Es ergibt sich somit ein Metallkontakt, der aus einer unteren Titanschicht als Schicht 14, einer Platinschicht als mittlere Schicht IS und oberen Goldauflage 16 besteht.
Ausgehend von dem vorangehend beschriebenen Ausführungsbeispiel des Verfahrens sind sinngemäß verschiedene Abwandlungen denkbar. Wenn z. B. das Silicid vor der Bildung der Oxidschicht über die ge· »ο samte Substratoberfläche abgeschieden wird, so entfällt die Entfernung des silicidbildenden Metalls von der Oxidoberfläche. In diesem Verfahrensstadium kommt es darauf an, eine Ringzone zwischen dem Metallkontakt und dem Ausnehmungsrand und der »5 Oxidschicht zu erhalten.
Sodann wird der innerhalb der Ausnehmung frei liegende Bereich des Halbleiterkörpers, im vorliegenden Fall also die hier befindliche Silicidschicht, die z. B. aus Zirkonsilicid besteht, mit einem Gasplasma beaufschlagt, welches Sauerstoff-, Stickstoff- und/oder Kohlenstoff-Ionen enthält. Dadurch wird der innerhalb der Ausnehmung befindliche Oberflächenbereich des Halbleiterkörper bis in eine Tiefe, die wenigstens der Dicke der Silicidschicht entspricht, in isolierende Substanz umgewandelt. Es ergibt sich so ein isolierender Schirmring entsprechender Tiefe, der den unterhalb des Metallkontaktes befindlichen Silicid-Silicium-übergang, d. h. die Sperrschicht, umgibt und die unebenen Randbereiche der diesen Übergang bildenden Grenzfläche abschneidet. Im Fall der Anwendung eines sauerstoffionenhaltigen Plasmas erfolgt die Umwandlung des frei liegenden Halbleiterltörperbereiches in isolierende Substanz durch Oxidation des Silicids bzw. des darunter befindlichen Siliciums.
Für die Plasmabeaufschlagung kommt z. B. ein Verfahren nach der USA.-Patentschrift 3 337 438 in Betracht. Die bloße Abscheidung eines Oxidfilms in der Ringzone wäre nicht ausreichend, da sich der isolierende Schirmring bis unter der Oberfläche und 5c unter die Silicid-Silicium-Grenzfläche erstrecken sollte, und zwar in eine Tiefe, welche die Dicke der Raumladungsschicht übertrifft, im allgemeinen wird eine Erstreckung des Schirmringes um wenigstens lOOOA unter die Silicid-Silicium-Grenzfläche ausreichend sein. Bei Verwendung von Platin als silicidbildendes Metall wird das Platinsilicid vorzugsweise vor der Oxidation durch Rückzerstäubung entfernt, Ha das Platinsilicid der Oxidation widersteht. Es ergibt sich so eine Halbleiteranordnung mit einem auf seiner gesamten Flächenerstreckung planaren Übergang. Infolge der Verwendung des Metallkontaktes als Maske während der Plasmabeaufschlagung wird der Schirmring in genauer Ausrichtung mit dem Metällkontakt gebildet
Bei der bisherigen Beschreibung ist von MetallsUicid-Sperrschichten bzw. Grenzschichten die Rede gewesen. Es versteht sich jedoch, daß das Verfahren auch bei Mctall-Halblcitcr-Spcrrschichtcn anwendba ist, z. B. auf Aluminium-Silicium-, Paladium-Gcrma nium-, Gold-Galliumarsenid-Spcrrschichten, wöbe die Substratobcrfiäche die Grenzfläche bildet.
Beispiel 2
Eine Siliciumschcibc als Substrat 10 mit einer Epi taxialschicht als η-leitender Schicht 11 von etwt 10hm cm spezifischen Widerstand ist als Halblei· terkörper vorgesehen. Eine 5 Mikron starke Oxid schicht als Isolierschicht 12 wird durch Pyrolyse vor Tetraäthoxisilan in Wasserstoff bei 900° C gebildet Es kommt auch eine Mischung von SiCl4, CO2 und H, mit einer Zersetzungstemperatur Von 1000° C in Be' tracht. Das Oxid wird unter Anwendung eines Übli chen fotolithografischen Verfahrens zur Bildung einei Ausnehmung mit dem Durchmesser α von etwa 25 Mikron gemäß F i g. 1 geätzt. Sodann wird auf die Oberfläche der Halbleiter'Vorrichtung ein Zirkonfilm von 0,1 Mikron Dicke durch Zerstäubung aufgebracht. Film und Substrat werden dann auf eine Temperatur von 7006 C erhitzt, wobei sich in der Ausnehmung der Oxidschicht Zirkonsilicid bildet. Der Zirkon-iberzug der Oxidschicht kann gegebenenfalls mit verdünnter Fluorwasserstoffsäure entfernt werden, die Zirkon auflöst, Zirkonsilicid jedoch nicht merklich angreift. Die Silicidschicht kann auch vor der Bildung der Oxidschicht auf die gesamte Substratoberfläche aufgebracht werden, wobei der Verfahrensschritt zur Entfernung des Zirkons von der Oberfläche der Oxidschicht entfällt. Zur Bildung des Metallkontaktes wird eine Auflage von 0,15 Mikron Titan und sodann 0,35 Mikron Platin aufgesprüht Hier empfiehlt sich die Verwendung eines Zweikathodensystems, wie es in »Review of Scientific Instruments«, 32, Seiten 642 bis 645 (1961) beschrieben ist. Über den Platin-Titan-Kontakt wird eine Auflage von 12 Mikron Gold elektrolytisch aufgebracht, z.B. durch Elektroplattierung gemäß USA.-Patetitschrift 2 905 601.
Die Goldauflage 16 und die Schichten 14 und 15 begrenzen nun innen die ringförmige Ausnehmung. Durch Rückzerstäubung wird das Platin und das Titan der letztgenannten Schichten innerhalb der Ausnehmung entfernt. Eine entsprechende Schichtdicke von Gold geht bei diesem Schritt verloren, jedoch ist dieser Anteil gering im Vergleich zu der gesamten Dicke der Goldauflage. Der Schirmring Wird sodann durch Einwachsen einer Oxidschicht ih das frei liegende Zirkonsilicid und das darunter befindliche Silicium unter Verwendung des Metallkontaktes als Maske hergestellt. Die Oxidation wird durch Beaufschlagen der Silicidschicht mit hochenergetischem Sauerstoffplasma ausgeführt. Das Plasma wird in einer Mikrowellenquelle erzeugt, die mit einer Leistung Von 300 bis lOOOWätt bei einer Frequenz von 2. B. 2450 MHx mit Sauerstoff bei einem Druck von einem Tofr Und mit einer Gleichvorspannung von 70VoIt zwischen den Elektroden arbeitet. Weitere Einzelheiten dieses Verfahrens ergeben sich aus der USA.'Pätentschrift 3 337 438. Die Oxidschicht Wird bis zu einer Tiefe von etwa 2000A gezüehtet, wozu eine Beaufschlagungsdauer mit dem Sauerstoffpksma von etwa 20 Minuten feiforderlich ist
Es ergibt sich eine Halbleiteranordnung mit einer verdeckten und durch einen isolierenden Schirmring eingeschlossenen, ebenen Sperrschicht,
2697
1 953 082
Beispiel 3
Das erläuterte Verfahren hat nicht nur für die erwähnten Metallsilicid-Silicium-Spcrrschichten und Oxid-Schirmringc Bedeutung, vielmehr erstreckt es lieh auch auf andere isolierende Schirmringstrukturen in Verbindung mit Sperrschichten. Eine mögliche Abwandlung ergibt sich durch Anwendung eines Siliciumnitrid-Schirmringes. Einj solche Halbleiteranordnung ist mit einem Verfahren herstellbar, welches weitgehend mit dem beschriebenen Verfahren zur Herstellung eines Oxid-Schirmringes übereinstimmt. Das Sauerstoffplasma wird dabei durch ein Stickstoffplasma ersetzt.
Es kommt im wesentlichen darauf an, daß der Schirmring isolierend ist. Hierfür kommt die Anwendung von Stickstoff-, Sauerstoff- und Kohlcnstoffionen sowie von Verbindungen dieser Substanzen wie z. B. NO+ und CO+ in Betracht. Schirmringstrukturen der beschriebenen Art können ferner auch in Verbindung mit anderen Metall-Halbleiter-Sperrschichtcn verwendet werden, z. B. in Verbindung mit Paladium-, Germanium- und Gold-Galliumarsenid-Sperrschichten. Die Bezeichnung »Ring« umfaßt in diesem Zusammenhang die verschiedensten Ausführungen von umgreifenden Strukturen, wobei gegebenenfalls auch sternartige oder vieleckige Formen in Betracht kommen.
Hierzu 1 Blatt Zeichnungen
209546/419
2697

Claims (4)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung mit einer Sperrschicht, bei dem innerhalb einer Ausnehmung einer, auf dem Halbleiterkörper abgeschiedenen Isolierschicht eine Metall-Halbleiterscbicht mit einem ringsum im Abstand von der Ausnehmungsbegrenzung angeordneten Metallkontakt erzeugt wird, so daß eine ringförmige Randzone der Metall-Halbleiterschicht frei liegt, und bei dem ein ringförmiger, die Randzone der Metall-Halbleiterschicht einschließender hochohmiger Bereich gebildet wird, der sich bis zu einer der Eindringtiefe der Mecall-Halbleiterschicht wenigstens gleichen Tiefe in den Halbleiterkörper hinein erstreckt, dadurch gekennzeichnet, daß der ringförmige, hochohmige Bereich als isolierender Schirmring ausgebildet wird, indem der rings um den Metallkontakt (14,15,16) frei liegende Bereich des Halbleiterkörpers (10,11,13) mit einem Gasplasma beaufschlagt wird, welches Sauerstoff-, Stickstoff- und/oder Kohlenstoff-Ionen enthält.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Halbleiterkörper aus Silicium verwendet wird und die Metall-Halbleiterschicht durch c'i Silicid gebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Material für den Metallkontakt Zirkon, Hafnium, Aluminium, Wolfram, Tantal oder Niob verwendet wird.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als Metallkomponente des SiIicids Nickel, Titan, Zirkon, Hafnium oder eines der sechs Platinmetalle verwendet wird.
DE19691958082 1968-11-22 1969-11-19 Verfahren zum Herstellen einer Halbleiteranordnung Expired DE1958082C (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US77809968A 1968-11-22 1968-11-22
US77809968 1968-11-22

Publications (3)

Publication Number Publication Date
DE1958082A1 DE1958082A1 (de) 1970-05-27
DE1958082B2 true DE1958082B2 (de) 1972-11-09
DE1958082C DE1958082C (de) 1973-06-07

Family

ID=

Also Published As

Publication number Publication date
US3616380A (en) 1971-10-26
NL6917576A (de) 1970-05-26
CH516227A (de) 1971-11-30
GB1291448A (en) 1972-10-04
BE742021A (de) 1970-05-04
ES374091A1 (es) 1971-12-01
FR2024111B1 (de) 1973-12-21
FR2024111A1 (de) 1970-08-28
SE362734B (de) 1973-12-17
DE1958082A1 (de) 1970-05-27

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1589810B2 (de) Passiviertes halbleiterbauelement und verfahren zu seiner herstellung
EP0588296B1 (de) Verfahren zur Herstellung eines Bauelementes mit porösem Silizium
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE2162232A1 (de) Verfahren zum Herstellen einer Schattenmaske
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
WO1997011481A2 (de) Dotierverfahren zur herstellung von homoübergängen in halbleitersubstraten
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE1957500C3 (de) Halbleiterbauelement mit Schottky-Sperrschicht
DE2649738A1 (de) Halbleitereinrichtung mit einer schottky-barriere
DE1958082C (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1958082B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1170082B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2755168A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2909320A1 (de) Feldeffekttransistor
DE2250989A1 (de) Verfahren zur bildung einer anordnung monolithisch integrierter halbleiterbauelemente
DE4406769C2 (de) Verfahren zur Herstellung ohmscher Kontakte auf einem SiC-Halbleiterkörper
DE2139631B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE2303410A1 (de) Metall-halbleiterkontakt und verfahren zur herstellung
EP1090418A1 (de) Verfahren zur herstellung von schottky-dioden
DE2455963A1 (de) Verfahren zur herstellung einer anordnung, insbesondere einer halbleiteranordnung, mit einem leitermuster auf einem traegerkoerper, (sowie durch dieses verfahren hergestellte anordnung)
DE2045303A1 (de) Verfahren zur Herstellung einer lokalisierten Zone in einem Halbleiter korper

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)