DE1956225A1

DE1956225A1 - Digitales Rechner- oder Steuersystem

Info

Publication number: DE1956225A1
Application number: DE19691956225
Authority: DE
Inventors: August Deis; Hermann Dipl-Ing Freudenberg
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1969-11-08
Filing date: 1969-11-08
Publication date: 1971-05-13
Also published as: SE358491B; GB1335033A; NL7016115A; JPS5625704B1; CA920709A; DE1956225B2; SE358491C; FR2069170A5

Description

24. Okt. 1969 fr.gö 3059

PHILIPS ELECTROLOGICA GMBH, 590Λ Eiserfeld

Digitales Rechner- oder Steuersystem

Die Erfindung betrifft ein digitales Rechner- oder Steuersystem mit flexibel zusammenschaltbaren und in hochintegrierter Technik ausgeführten Subsystemen, wobei die Subsysteme ein optimales Verhältnis in bezug auf Anzahl der logischen Schaltkreise zur Anzahl der Konnektoren aufweisen.

Die gegenwärtig vorhandenen Rechnersysteme, die zumeist eine speicherorientierte Konstruktion aufweisen, sind überwiegend in einer derart komplexen Weise zusammengeschaltet, daß eine funktioneile Teilung nicht gegeben ist. Dies War bei Verwendung von konventionellen Bauelementen auch nicht erforderlich, da alle Bauelemente durch eine Verdrahtung zusammengeschaltet wurden.

Betrachtet man die Vielzahl von unterschiedlichen Arbeiten, die die einzelnen Baueinheiten eines konventionellen Rechners ausführen müssen, so stellt man fest, daß dies zu einer formlosen Verstreuung logischer Elemente führt, die nur in geringer Weise als regelmäßig oder teilbar angesehen werden kann. Aber gerade diese Unregelmäßigkeiten verhindern eine optimale Ausnutzung der hochintegrierten Technik, der sogenannten LSI (large-scale integration) -Technik, und erfordert einen, neuen Systemaufbau. Die wirksame Verwertung der LSI-Technik wird nicht nur in der großen Anzahl der Logikgatter pro IC (integrated circuit) -Anordnung gesehen, sondern auch in der geringen Anzahl der Verbindungen, den Anschlußstellen, die zwischen jeder IC-Anordnung und den äußeren Verbindungsdrähten, den Konnektoren, hergestellt werden müssen. Daher ist das Gatter-

108820/1788

Konnektor-Verhältnis ein Maß für die wirksame Ausnutzung der LSI-Technik. Weiterhin hat die LSI-Technik den Vorteil einer gesteigerten Zuverlässigkeit, der in der Verringerung der Anzahl der äußeren elektrischen Verbindungen bedingt ist.

Wird ein digitales Rechner- oder Steuersystem mittels der LSI-Technik aufgebaut, so ist das ganze System in IC-Anordnungen aufzuteilen, die jeweils eine maximale Anzahl von Gattern mit einer begrenzten Anzahl von Konnektoren aufweisen. Ein bekanntes System wendet daher die funktionel-Ie Teilung des Datenweges in Gruppen von Datenregistern und eine dazugehörige Verarbeitungsmatritze, z.B. arithemische Register und Logik der Additionseinheit, an. Zum Weiteren erfolgt die Aufteilung der Steuerung in funktionell unabhängige Klassen und die Verteilung dieser Klassen auf die Datenweg-IC-Anordnungen. Durch diese Aufteilung wird die Steuerung des Informationentransports von der St'etierui:-.£ zur Ausführung des Datenvorganges getrennt.

Die Datenverarbeitungssteuerung ist nur für die Dacemveg-IC-Anordnungen bestimmt, während die Datenübertragungssteuerung allen Systemeinheiten gemeinsam ist. Durch die Beschränkung jeder Einheit oder IC-Anordnung auf einen Satz von sehr ähnlich aufgebauten Befehlen und dadurch, daß jede Einheit autonom und funktionell unabhängig von allen anderen ist, ist ein neues Systemkonzept geschaffen, das besonders auf die IC-Reihentechnik anwendbar ist» Da die funktionelle Teilung des Datenweges allein unzureichend ist, wird diese noch mit der funktionellen Teilung der Datenverarbeitungssteuerung gekoppelt.

Dieses bekannte, in hochintegrierter Technik ausgeführte und die funktionelle Teilung anwendende Rechnersystem besteht im

109820/1798 - 3 -

einzelnen aus einer Kern-, MOS (metal-oxyde-semiconducter)- und Konstantspeichereinheit, einer logischen, arithmetischen und Ein-Ausgabe-Funktionseinheit, sowie einer Hauptstetiereinheit. Alle diese Einheiten sind mittels vier Datenkanälen untereinander verbunden, wobei die Datenkanäle eine Funktionsbefehl-Bestätigungssignalleitung , eine Funktionsbefehlshaup.tleitung sowie eine Datensignal- und Datenhauptleitung darstellen^ Die Hauptsteuereinheit hat die Aufgaben, mittels einer Sortiereinheit alle Datenübertragungen über die a3.s Zwigchenmodulübertragungskanal dienende Hauptleitung zu leiten, die Manipulation der Speicheradressen und Befehlscodierungen auszuführen, die Auslegung der Statuswörter sowie die Nullenerkennung durchzuführen.

Die einzelnen IC-Anordnungen, die jeweils eine komplette Funktionseinheit, z.B. eine arithmetische Einheit darstellen, sind leicht auswechselbar ausgeführt, damit das gesamte Rechnersystem schnell der Kompliziertheit der zu lösenden Aufgabe angepaßt werden kann.

Dieses zuvorbeschriebene System benutzt im Gegensatz zu den konventionellen Rechnern die LSI-Technik, es ist aber bei diesem System nicht die Möglichkeit gegeben, es auf einfache Art zu einer beliebigen Größe auszubauen. Soll das bekannte Rechnersystem vergrößert oder für andere Aufgaben verwendet werden, so müssen immer dem jeweiligen Problem entsprechende neue Baueinheiten entwickelt werden.

Es ist daher Aufgabe der Erfindung, ein digitales Rechneroder Steuersystem in hochintegrierter Technik zu schaffen, das auf einfache Art und Weise jeder Problemstellung angepaßt und zu einer beliebigen Rechnersystemgröße erweitert werden kann und dabei Subsysteme mit optimalem Gatter/Konnektor-Verhältnis aufweist, Gemäß der Erfindung wird dies dadurch er-

_109820/1798 WO

reicht, daß die Subsysteme aus selbständigen und im Aufbau äquivalenten Subrechnern und Subspeicheranordnungen bestehen, die zu einer beliebigen Rechner-Systemgröße, .gemäß einem Stabliniensystem, zusammenschaltbar sind, daß jedem Subrechner eine Subspeicheranordnung und jeder dieser in beliebiger Anzahl parallelschaltbaren und durch Vorrangsteuerung auswählbaren Anordnungen ein als Leitoder Subleitwerk verwendeter Subrechner zugeordnet ist, der über eine diesem zugehörige übergeordnete Subspeicheranordnung eine der auswählbaren Anordnungen ansteuert. Vork zugsweise ist das System so ausgeführt, daß die Subrechner über die Ein-Aus^abe von einem als Leitwerk verwendeten Subrechner adressierbar sind, und daß über deren Ein-Ausgabe die Informationen der peripheren Geräte und anderer Subrechner (SR) ein- bzw. ausgegeben werden können.

Die Subrechner weisen eine Vorranglogik zum Anruf einer übergeordneten Subspeicheranordnung auf, die gewährleistet, daß ein Subrechner (SR) nur dann Verbindung zu einer übergeordneten Subspeicheranordnung hat, wenn sein Anruf quittiert wird.

Im weiteren ist das System dadurch gekennzeichnet, daß die Subrechner mittels über den Interruptkanal gelangender Inter-- f rupts, unter denen ein Abfragevorrang besteht, ansteuerbar sind, daß die Subrechner ein Register zur Speicherung der Interrupts und ein Steuerwerk aufweisen, das gewährleistet, daß das ablaufende Programm unterbrochen wird, damit das gewünschte Interruptprogramm ablaufen kann.

Die Erfindung wird anhand eines in den Zeichnungen dargestellten Ausführungsbeispieles näher erläutert. Bs zeigen:

Fig. 1 einen grundsätzlichen Aufbau einer Datenverarbeitungsanlage mittels gleichwertiger Stibrechner,

10 9820/1798

BAD ORIGINAL

— 5 —
Fig. 2 den Aufbau eines speicherprogrammierten Subrech-

Fig. 3 die Datenkanal-Schnittstelle zwischen einem Subrechner und der Peripherie mit dargestellter EinAusgabe,

Fig. k den Aufbau eines erfindungsgemäßen Rechnersystems,

Fig. 5 ein Rechnersystem nach Fig. 4, in dem die Zwischenspeicher im Subspeicher enthalten sind,

Fig. 6 ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Rechnersystems und

Fig. 7 ein Ausführungsbeispiel einer Hardware-Vorrangsteuerung.

Die im folgenden wiedergegebene Beschreibung ist so aufgebaut, daß anhand dieser der Entwicklungsprozeß vom konventionellen Aufbau einer Datenverarbeitungsanlage bis zur erfindungsgemäßen Rechnerarchitektur, die die Verwendung gleichartiger Bausteine in hochintegrierter Schaltungstechnik erlaubt, zu erkennen ist.

In konventionellen Datenverarbeitungsanlagen sind die peripher en Geräte durch individuelle Steuerungen mit dem Rechner verknüpft. Die Entwicklungstendenzen waren jeweils so gerichtet, daß die zuvorgenannten Steuerungen für eine Standardschnittstelle Rechner-peripheres Gerät mit einem Minimum an Hardware-Aufwand zu realisieren waren.

Bei Betrachtung der Aufgabenstellungen aller peripheren Geräte stellt man fest, daß diesen allen die gleichen Steuerungsprobleme zugrunde liegen, und zwar!

10 9 8 2 0/1798 BAO ORIQfNAL"

1958225

a) Instruktionen einer Zentrale müssen interpretiert werden,

b) die Informationen des mechanischen Gerätes, die durch jeweils geeignete mechanisch-elektrische Wandler der Steuereinheit zugeführt werden, werden unter Berücksichtigung der

Instruktionen und der Daten der Zentrale miteinander verknüpft,

c) die durch die zuvorgenannte Verknüpfung entstandenen Ausgangsdaten steuern über elektro-mechanische Wandler das mechanische Gerät.

Da dieser Steuerungsvorgang den bekannten Steuerungsprozessen der Prozeßrechner gleicht, liegt es nahe, die Prinzipien der Prozeßrechner auf die Steuerungsprobleme der peripheren Geräte von Datenverarbeitungsanlagen zu übertragen, wobei aber vorausgesetzt werden muß, daß die Geschwindigkeiten der zu steuernden Geräte klein sein müssen im Verhältnis zur Arbeitsgeschwindigkeit des steuernden Rechners»

Betrachtet man allgemein die Flußdiagramme peripherer Geräte, so zeigt sich aus der Sicht der mechanischen Geräte, daß mehrere Programme zeitlich parallel ausgeführt werden müssen. Ist jedoch die Voraussetzung erfüllt, daß die Geschwindigkeit der zu steuernden Geräte kleiner als die des steuernden Rechners ist, so können die Programme auch zeitlich nacheinander abgewickelt werden» Aus den Flußdiagrammen ist weiter zu entnehmen, daß auf Anforderung des mechanischen Gerätes ein laufendes Programm unterbrochen werden muß, damit ein bestimmtes Sonderprogramm abgewickelt werden kann. (Die Abwicklung eines Sonderprogrammes wird in konventionellen Steuerungen durch parallel vorhandene Hardware gelöst.) Einen solchen Vorgang bezeichnet man als Interrupt»

20/1798

Da die dieser Erfindung zugrunde liegende Aufgabe darin besteht, ein hochintegriertes Rechnersystem zu entwickeln, das die zuvor beschriebenen Prozeßrechnereigenschaften aufweist, so ergibt sich aufgrund dessen die in Fig. 1 gezeigte Lösung des Problems« Dieses System ist aus einer Anzahl von Subrechnern 1-5 aufgebaut, wobei den einzelnen Subrechnern 1 - 5 ZeB. die in Fig. 1 angegebenen Aufgaben zugeordnet sind.

Diese einzelnen Subrechner 1-- 5 sind durch die Kanäle 7-12 miteinander verbunden« Diese Kanäle 7-12 können entweder jeweils durch parallele Leitungen oder im Zeitmultiplexsystem ausgeführt sein. Im Folgenden wird die den einzelnen Kanälen zugehörige Bedeutung näher angegeben. Die Kanäle 7 der Subrechner 1-5 sind untereinander verbunden, um einen Datenaustausch mit dem Hauptspeicher b zu erreichen.

Der Kanal 8 ist der Ein-Ausgäbe-Kanal eines jeden Subrechners 1-5· Der als Leitwerk bestimmte Subrechner 1 ist in der Lage, über seinen Kanal 8 einen jeden der Subrechner 2-5 über deren Kanäle 9 anzurufen, Dieser Kanal 9 ist ein Interruptkanal und kann auch von externen Stellen belegt werden. über den Kanal 10 können Rückmeldungen an den als Leitwerk verwendeten Subrechner 1 eingeleitet werden, die über den Kanal 11 erfolgen. Der Kanal 12 dient zur Organisation des Datenaustausches der Subrechner 1-5 zum übergeordneten Speicher, z.B. Hauptspeicher 6.

Die zuvorgenannten Subrechner können, wenn man voraussetzt, daß die Steuerungsaufgaben mit den bekannten Befehlen wie Transport, Addition, Subtraktion usw. gelöst werden können, dem grundsätzlich bekannten Aufbau eines speicherprogrammierten Rechners entsprechen. Ein solcher ist in Fig. 2 im Prinzip dargestellt. Es verfügt jeder Rechner 13 über einen internen Speichel" lh, der zur Speicherung von zwischengespeicherten Daten und internen Programmen dient. Dem Speicher lk sind

109820/179,8 *_ - * -

in bekannter Weise die Adressenregister 15 und l6 vorgeschaltet, über den Kanal 7» der dem in Fig. 1 entspricht, werden die Daten und Programme vom Hauptspeicher 6 (Fig. l) in die Informationsregister 17 und l8 ein- bzw„ ausgegeben. Die Införmationsinhalte der Register 17 und l8 können in dem Rechenwerk 19 nach den bekannten Regeln beliebig verknüpft werden,, Weiterhin verfügt der Rechner in gewohnter Weise über Stellenzähler 20 und 21, Befehlsregister 22, Instruktionszähler 23, Clock 24, Eingabe- und Ausgaberegister 25» Interruptregister 26, Vorranglogik 27 und die Verknüpftmgslogik 28, Um einerseits die Ein »Ausgabe-Schnittstelle zu minimisieren

fc und zu standardisieren, sollte andererseits die nach im Ein-Ausgabegerät enthaltene Logik sich im wesentlichen auf den Decoder 33» 3^ und das Auffangregister 35» die in Fig. 3 gezeigt sind, beschränken.

Die Adressleitungen 29 haben die Aufgabe, Geräte oder Geräteteile zu benennen, die dann das ausführen, was die Informationsleitungen 3° beinhalten. Gegebenenfalls werden dazu noch die Aussagen eines Taktes 31 benötigt, die angeben, daß die vom Rechner gelieferten Informationen und Adressen vollständig sind. Die Quittungsleitung 32 dient dazu, dem Rechner 13 eine Mitteilung zu geben, daß seine Informationen empfangen worden sind. Die auf den Adressleitungen 29 sich befindenden Adressen werden im Decoder 33 und 3^ entschlüsselt und sprechen weiter

' ihrerseits z.B. Kontakte 37 an, die dann ihre Informationen entweder an die Informationsleitungen 30 weitergeben oder über das Auffangregister 35 z.B. elektromechanische Wandler 36 ansprechen, die dann den erhaltenen Auftrag ausführen.

Unter Zugrundelegung des grundsätzlichen Aufbaues einer- Datenverarbeitungsanlage mittels gleichwertiger SuL>reclmer nach Fig. 1 wird im folgenden ein Ausführungsbeispiel angegeben, welches den Aufbau von Rechnersystemen beliebiger Größen gestattet (Fig. k und 5).

0/1798

BAD ORIGINAL

— ο —

Da, wie schon zuvor erwähnt, die Subrechner aus technischen Gründen nicht beliebig viele Anschlüsse aufweisen können, aber alle im Rechnersystem vorhandenen Rechner untereinander adressierbar sein müssen, ist aus diesen Gründen der Größe des Systems eine Grenze gesetzt. Ein Ausweg ist durch einen hierarchischen Aufbau gemäß den Fig„ 4 und 5 gegeben.

Das hierarchisch aufgebaute Rechnersystem nach Fig. 4 besteht im wesentlichen aus zwei Bauelementengruppen, den Subrechnern SR 42, 43» 46 - 49» mit integrierten Subspeichern SSp 44, 45, 50 - 53 und den Zwischenspeichern ZSp 4l, 54, Die aus dem Subrechner SR 42 und dem Subspeicher SSp 44 bestehende Kombination dient als Hauptleitwerk (HLW) und koordiniert somit den Aufruf der einzelnen Unterleitwerke ULW, z.B. die aus dem Subrechner SR 46 und dem Subspeicher SSp bestehende hochintegrierte Baueinheit. Die einzelnen Unterleitwerke ULW 46/54, 48/52 koordinieren ihrerseits wieder den Aufruf der ihnen zugeordneten Subsysteme, z.B. 47a/5ia, 49a/53^a· Die Aufteilung der in Fig. 4 angegebenen Hierarchie eines Rechnersystems ist nur beispielhaft gezeigt, sie kann jedoch beliebig weitergeführt werden.

Jedem Leit- oder Unterleitwerk ist jeweils ein Zwischenspeicher ZSp 4I₁ 54, 55 zugeordnet, die zur Datenspeicherung der vom Hauptspeicher HSp 4o oder übergeordneten Zwischen-' speichei' ZSp kommenden bzw. der zum Hauptspeicher HSp 40 oder zum übergeordneten Zwischenspeicher ZSp zu leitenden Daten dienen. Dieser Zwischenspeicher kann z.B. im vorliegenden Falle ein einfacher Schnittstellenadapter ohne Speichereigenschaften sein. Der Subrechner SR 43 mit dem zugehörigen Subspeicher SSp 45 ist direkt von dem Hauptleitwerk HLW 42/44 anrufbar.

Soll z.B. eine Operation von einem der Subsysteme durchgeführt werden, so ruft das Hauptleitwerk 42/44, nachdem es ermittelt

109820/1798

. ₁₀ _

hat, welches der Subsysteme die Operation ausführen soll, das entsprechende Unterleitwerk 46/50, 48/52 an. Dieses wiederum besorgt sich über die Zwischenspeicher ZSp 54 und ZSp 4l weitere Informationen aus dem Hauptspeicher iiSp 40, die dann nach Ermittlung des entsprechenden Stibsystems 47a/51a, 49a/53a von diesem abgeholt und bearbeitet werden. Alle nicht beteiligten Subsysteme können unabhängig davon weiterarbeiten.

In dem in Fig. 5 gezeigten Rechnersystem sind die Zwischenspeicher ZSp in den Subspeichern enthalten.

Eine weitere Möglichkeit, die einzelnen Subsysteme hierarchisch miteinander zu verbinden, zeigt Fig. 6. Die Verbindungsglieder haben Oder-Charakteristik mit vorzugsweise drei Eingangsgruppen und einer Ausgangsgruppe. Es sind nun wieder jeweils mehrere Verbindungsglieder 3$a, 3^h ··· mit den zugehörigen Subsystemen z.B. 47a/51a einem übergeordneten Verbindungsglied 39 zugeordnet, das genau wie die erstgenannten Verbindungsglieder 3^a, 3^b eine Oder-Charakteristik aufweist. Der weitere hierarchische Aufbau kann bäLiebig weitergetrieben werden.

Es sind bei einem Zusammenarbeiten mehrerer Subrechner und Subrechnersysteme grundsätzlich drei Probleme zu bewältigen: >

a.) Datentransport vom Hauptspeicher über ein oder mehrere Leitwerke in einem Subspeicher,

b) Datentransport von¹einem Subspeicher in den Hauptspeicher und ·

c) problembedingte logische Entscheidungen.

Damit alle vorgezeigten Aufgaben in einem Rechnersystem nach den Figuren 4 und 5 gelöst werden können, sind für die Leitwerke und Subrechner bestimmte Anruf- und Vorrangsteuerungen erforderlich. Da alle zu einem gemeinsamen Leitwerk gehörenden

Subrechner einen übergeordneten gemeinsamen Speicher haben, muß also verhindert werden, daß mehrere Subrechner gleichzeitig Zugriff zu dem übergeordneten Speicher haben. Es wird daher der Anruf des übergeordneten Speichers über einen als Leitwerk fungierenden'Subrechner abgewickelt, wie dieses als Beispiel aus Fig. 7 zn erkennen ist_c Dieser Anruf könnte riurcl· ein Zeit-i'Iultiplexsystem oder durch eine asynchrone Hardware-Steuerung realisiert werden.

Im folgenden wird unter Zugrundelegung von Figo 5 ein Ausführung sb ei spiel einer Hardware-Vorrangsteuerung 27 (Fig. 2) gezeigt. Das als Leitwerk arbeitende Subsystem 46/54 gibt auf die Leitung ein Potential a, während dessen Dauer ,jedes Subsystem die Möglichkeit hat, sich anzumelden. Eine Arbeitser- ' laubnis wird dem entsprechenden Subsystem aber erst dann erteilt, wenn ein Potentialwechsel vom Leitwerk axisgehend stattgefunden hat. Naturgemäß wird dieses zweite Potential b erst auf das Subsystem 49a/51a treffen. Wenn dieses Subsystem 49a/ 51a ein Arbeiten mit dem übergeordneten Subspeicher 54 verlangt, wird das Potential erst dann über die Leitung 55a weitergegeben, wenn das Subsystem 49a/51a mit der Arbeit fertig· ist. Dann ist die Möglichkeit gegeben, daß sich das nächste Subsystem einschalten kann. usw.

Wird dafür gesorgt, daß nur dann eine Anmeldung zur Arbeitsbereitschaft erfolgen kann, wenn das Potential a empfangen wird, so ist damit gewährleistet, daß nur jeweils ein Subsvstem Zugriff zu einem übergeordneten System hat. Bei einer Hierarchie nach Fig. 6 genügt es, den Verbindungsgliedex-n eine einfache interne Vorrangsteuerung zu geben. Sie muß gewährleisten, daß nur ein Subsystem zum übergeordneten System Zugriff haben kann« Prioritäten können jedoch willkürlich festgelegt sein.

Die Adressierung der einzelnen Subrechner 47a - n, 49a - n, oder der Subleitwerke ^6, 48 erfolgt über die Ausgabe eines

109820/1798 «y* ^ - 12 -

zum übergeordneten Leitwerk erklärten Subrechners. In bezug auf Fig. 5 ergibt sich demnach z.B., daß der Subrechner 47a - η von dem Subleitwerk 46 oder der Subrechner 49a - η von dem Subleitwerk 48 adressiert bzw. angerufen werden» Die einzelnen Unterleitwerke 46, 48 werden dagegen von dem Hauptleitwerk adressiert, wobei diese Unterleitwerke 46, 48 genau wie die Subrechner 47a - n, 49a - η mittels einer Vorrangsteuermig zu dem diesen gemeinsam augehörigen übergeordneten Subspeicher 4l Zugriff haben.

Hat ein Unterleitwerk 46, 48 oder Subrechner 4-7, 49 Arbeitserlaubnis, so muß das übergeordnete Leitwerk oder Unterleitwerk gestoppt werden, damit der den adressierten Unterleitwerken oder Subrechnern zugehörige" gemeinsame Speicher frei ist für den Zugriff des adressierten Subrechners oder Subleitwerkes»'

Die liiterrxipteinrichtung 26 (Fig. 2) ist so beschaffen, daß deren Xnterrupteingänge nach Belieben verriegelt werden können, damit für eine bestimmte Programmspanne dessen Ablauf nicht gestört werden kann.

- 13 TO 9 8 20/ 179 8

Claims

24. Okt. 1969 fr.go 3059 PHILIPS ELECTROLOGICA GMBH 5904 Eiserfeld/Sieg Patentansprüche

1. Digitales Rechner- oder Steuersystem mit flexibel zusammenschaltbaren und in hochintegrierter Technik ausgeführten Subsystemen, wobei die Subsysteme ein optimales Verhältnis in bezug auf Anzahl der logischen Schaltkreise zur Anzahl der Ivoimektoren aufweisen,

dadurch gekennzeichnet, daß die Subsysteme aus selbständigen und im Aufbau ähnlichen Subrechnern (SR z.B. 42, 43, 46, 47, 48, 49a; Fig. 6, 7) und Subspeicheranordnungen (SSp, z.B. 44, 45, 50 - 53; Fig. 6, 7) bestehen, die zu einer beliebigen Rechner-Systemgröße, gemäß einer hierarchischen Ordnung zusammenschaltbar sind, daß jedem Subrechner (z.B. 47ar47n) eine Subspeicheranordnung (51a-51n) und jeder dieser in beliebiger Anzahl parallel-schaltbaren und durch Vorrangsteuerung auswählbaren Anordnungen (47a/51a,, 47n/51n) ein als Hauptleit- (Hl) oder Subleitwerk (SL) verwendeter Subrechner (z»B. 46) zugeordnet ist, der über eine diesem zugehörige übergeordnete Speicheranordnung (z.B. 50) eine der auswählbaren Anordnungen (52a, 56a oder 52b, 56b) ansteuert.

2. Digitales Rechner- oder Steuersystem nach Anspruch Ij dadurch gekennzeichnet, daß die Subrechner (SR nach Fig. 6, 7 und 9) über die Ein-Ausgabe von einem als Leitwerk (HL, UL) verwendeten Subrechner (SK) adressierbar sind, und daß über die Ein*-Ausgabe die Informationen der peripheren Geräte und anderer Subrechner (SR) ein- bzw· ausgegeben werden können.

- 14 -■■-:',r^ 109820/1798 ^BAD

3. Digitales Rechner- oder Steuersystem nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Subrechrier (SR) eine Vorranglogik (2T⁷, fig· 2) zum Anruf einer übergeordneten Subspeicheranordnung (SSp) aufweisen, die gewährleistet, daß ein Subrechner (SR) nur dann Verbindung zu einer übergeordneten Subspeicheranordnung hat, wenn sein Anruf quittiert wird,

4. Digitales Rechner- oder Steuersystem nach den Ansprüchen 1 - 3, ^ dadurch gekennzeichnet, daß die Subrechner (SR) mittels über den Interruptkanal (9 Fig· 1 und 2) gelangender Interrupts, unter denen ein Abfragevorrang besteht, ansteuerbar sind, daß die Subrechner (SR) ein Register (26 Fig. 2) zur Speicherung der Interrupts und ein Steuerwerk aufweisen, das gewährleistet, daß das ablaufende Programm unterbrochen wird, damit das gewünschte Interruptprogramm ablaufen kann.

BAD ORIGINAL 109820/ 1798