DE19538934C1 - Iteratives Wurzelbestimmungsverfahren für Signalprozessoren - Google Patents

Iteratives Wurzelbestimmungsverfahren für Signalprozessoren

Info

Publication number
DE19538934C1
DE19538934C1 DE1995138934 DE19538934A DE19538934C1 DE 19538934 C1 DE19538934 C1 DE 19538934C1 DE 1995138934 DE1995138934 DE 1995138934 DE 19538934 A DE19538934 A DE 19538934A DE 19538934 C1 DE19538934 C1 DE 19538934C1
Authority
DE
Germany
Prior art keywords
value
data value
data
iteration
root
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1995138934
Other languages
English (en)
Inventor
Miodrag Dr Ing Temerinac
Christian Dr Bock
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE1995138934 priority Critical patent/DE19538934C1/de
Application granted granted Critical
Publication of DE19538934C1 publication Critical patent/DE19538934C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/552Powers or roots, e.g. Pythagorean sums
    • G06F7/5525Roots or inverse roots of single operands

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Description

Das Verfahren betrifft die Bestimmung von Wurzelwerten, die bei der Bearbeitung von Daten in einem Signalprozessor zu bilden sind. Da derartige Signalbearbeitungen in Echtzeit erfolgen, ist für das Bestimmen der Wurzelwerte ein schnelles Verfahren anzugeben, das mittels eines monolithisch integrierbaren Signalprozessors, der nicht über eine spezielle Wurzelrecheneinrichtung verfügt, realisiert werden kann. Schnelle Prozessoren, die speziell an derartige Echtzeitaufgaben angepaßt sind, sind insbesondere sogenannte RISC-Prozessoren (RISC = Reducted Instruction Control), die zur Erhöhung der Bearbeitungsgeschwindigkeit nur über einen beschränkten Befehlssatz verfügen, bei dem in der Regel keine speziellen Wurzelbefehle vorhanden sind. In der Regel verfügen Prozessoren, die in Echtzeit arbeiten, mindestens über folgende schnelle Funktionseinrichtungen: eine arithmetische Logikeinheit (= ALU), eine Paralleladdiereinrichtung, eine Parallelmultipliziereinrichtung und eine begrenzte Anzahl von Speichern mit festem und wahlfreiem Zugriff. Ein variabler Einsatz wird ermöglicht, indem die Funktionseinheiten und ihr Zusammenwirken über eine individuelle Programmierung an die jeweilige Aufgabe angepaßt werden.
Die Bestimmung von Wurzelwerten ist beispielsweise dann gefragt, wenn von einem Signal der Energieinhalt für einen Regel- oder Steuerzweck bestimmt werden soll. Eine andere Anwendung, bei der Wurzelwerte verwendet werden, ist ein digitales Verfahren zur Demodulation amplitudenmodulierter Signale, vgl. z. B. die zeitgleiche DE-Patentanmeldung "Digitaler AM-Demodulator" mit dem Aktenzeichen 195 38 935.2-35 (Ditti-Case: C-DIT-1670). Eine ähnliche Anwendung, bei der ebenfalls Wurzelwerte verwendet werden können, ist die Bestimmung der Amplitude einer Hüllkurve. In Patent Abstracts of Japan, E-1651, 26. Dezember 1994, Bd. 18, Nr. 687 ist beispielsweise eine Schaltung zur Demodulation eines quadraturmodulierten Signals angegeben, bei der die resultierende Zeigerlänge aus den beiden quadrierten Zeigerkomponenten mittels einer digitalen Wurzelbestimmung erfolgt. Auch bei der Komprimierung oder Expansion von digitalisierten Signalen, insbesondere bei der Anpassung von Audio- oder Videosignalen an spezielle Übertragungs- oder Speicherverfahren, können als Zwischenschritte derartige Wurzelbestimmungen erforderlich sein. Ein derartiges Verfahren, bei dem Sprachsignale in der Dynamik nach einer Wurzelkennlinie komprimiert übertragen werden, ist beispielsweise in der späteren EP-Patentanmeldung "Multiplizierer mit unterschiedlicher Auflösung für einen Signalprozessor vom 16.03.1996 mit dem Aktenzeichen 96 10 4220.7 (Ditti-Case: C-DIT-1660) unter anderem beschrieben.
Aus DE 37 16 197 A1 ist eine "Anordnung zum Schätzen der Quadratwurzel digitaler Proben" bekannt. Sie ermöglicht die Berechnung der Quadratwurzel E einer binärcodierten Zahl S über eine schrittweise Annäherung E(k) nach der folgenden Iterationsvorschrift E(k+1) = E(k) + (S-E(k)²), wobei S der jeweilige Probewert ist. Die Schaltung kann beispielsweise bei der Realzeit-Verarbeitung digitaler Tonsignale im Serienbit-Format verwendet werden.
Es ist Aufgabe der im Anspruch 1 gekennzeichneten Erfindung, ein Verfahren zur Bestimmung eines Wurzelwertes aus einem digitalen Datenwert anzugeben, das mit einem monolithisch integrierbaren Signalprozessor ohne eigenes Wurzelrechenwerk realisiert werden kann.
Die Aufgabe wird nach der Erfindung mit dem im Anspruch 1 angegebenen Verfahren gelöst, das durch folgende Verfahrensschritte definiert ist:
Ein digitaler Eingangswert wird direkt oder mittels einer Normiereinrichtung auf den Wertebereich von Null bis Eins normiert einem Eingang einer Iterationsschleife zugeführt und dient dort als ein erster Datenwert,
  • - aus dem ersten Datenwert, einem zweiten Datenwert und einem dritten Datenwert wird mittels einer Addiereinrichtung eine Summe gebildet, die als ein vierter Datenwert zur Verfügung steht,
  • - der vierte Datenwert wird mittels einer Verzögerungseinrichtung um die Periode eines Iterationstaktes verzögert und bildet den zweiten Datenwert,
  • - der zweite Datenwert wird der Addiereinrichtung und dem Eingang einer Quadriereinrichtung zugeführt, deren Ausgang einen fünften Datenwert liefert,
  • - der fünfte Datenwert wird mittels einer Negiereinrichtung negiert und bildet den der Addiereinrichtung zugeführten dritten Datenwert und
  • - nach einer vorgegebenen Mindestanzahl von Iterationszyklen oder nach der Feststellung eines genügend kleinen Abweichungswertes innerhalb der Iterationsschleife mittels einer Erkennungsschaltung entspricht der vierte Datenwert mit ausreichender Näherung der Wurzel aus dem ersten Datenwert.
Ein Vorteil des Verfahrens nach der Erfindung ist, daß es mit einfachen Funktionseinheiten, die in der Regel in schnellen Signalprozessoren vorhanden sind, realisiert werden kann und eine rasche Wurzelbestimmung ermöglicht. Wenn die erforderlichen Funktionseinheiten nur teilweise oder gar nicht vorhanden sind, dann können sie bei der Anpassung eines vorhandenen Prozessors an eine neue Signalverarbeitungsschaltung leicht ergänzt werden. Bei der Auslegung monolithisch integrierter Schaltungen bedient man sich hierzu vorhandener Bibliotheken, in denen die Auslegung dieser Funktionseinheiten gespeichert ist, so daß letztere auf einfache Weise übernommen werden können. Die Erfindung und weitere Vorteile werden nun anhand der Figuren der Zeichnung näher erläutert:
Fig. 1 zeigt anhand eines Schaltbildes wie das Iterationsverfahren mittels elektronischer Schaltungs- oder Funktionseinheiten realisiert werden kann und
Fig. 2 zeigt die Verbesserung des Wurzelwertes in Abhängigkeit von der Anzahl der Iterationszyklen.
Fig. 1 zeigt ein Blockschaltbild, das der Realisierung des erfindungsgemäßen Verfahrens dient. Selbstverständlich ist das Verfahren nicht auf eine feste Schaltungskonfiguration beschränkt, sondern kann auch über eine entsprechende Programmierung eines Prozessors realisiert werden. Die endgültige Realisierung hängt allein von den Eigenschaften eines vorhandenen oder noch zu realisierenden Prozessors und seiner Auslastung ab. Ob das Verfahren zur Wurzelbestimmung dabei mittels einer Programmierung oder mittels Schaltungseinrichtungen oder in gemischter Form realisiert wird, ist für die Erfindung nicht entscheidend.
Die Schaltung in Fig. 1 ist in einen inneren und in einen äußeren Teil aufgeteilt. Der innere Teil enthält eine Iterationsschleife 5, in der die eigentliche Wurzeliteration ausgeführt wird. Um diesen Bereich 5 gruppieren sich periphere Schaltungen, die einmal der Takterzeugung dienen und zum anderen die Daten für die Wurzelbestimmung eingangsseitig und ausgangsseitig modifizieren - insbesondere normieren bzw. die Normierung wieder zurücknehmen. In der Iterationsschleife 5 befindet sich eine Addiereinrichtung 1, die aus drei zugeführten Datenwerten d1, d2, d3 als Summe einen vierten Datenwert d4 bildet. Der ersten Datenwert d1 ist der Wert, dessen Wurzel bestimmt werden soll. Der zweite und dritte Datenwert d2, d3 dienen in der Iterationsschleife 5 als Hilfswerte und werden intern erzeugt. Mittels einer Verzögerungseinrichtung 2 wird der vierte Datenwert d4 um eine Periode eines Iterationstaktes t verzögert und bildet am Ausgang den zweiten Datenwert d2, der einem zweiten Eingang e2 der Addiereinrichtung 1 zugeführt wird. Weiterhin wird der zweite Datenwert d2 mittels einer Quadriereinrichtung 3 quadriert, um einen fünften Datenwert d5 zu bilden, der mittels einer Negiereinrichtung 4 im Vorzeichen negiert wird. Dieser Wert ist der dritte Datenwert d3, der einem dritten Eingang e3 der Addiereinrichtung 1 zugeführt wird. Wenn der Eingang e3 als Subtrahendeingang ausgelegt ist, dann kann der fünfte Datenwert d5 ohne den Inverter 4 direkt diesem Eingang zugeführt werden.
Bei dem ersten Datenwert d1, der dem ersten Eingang e1 der Addiereinrichtung 1 zugeführt ist, muß es sich immer um Datenwerte handeln, die über den Bereich von Null bis Eins nicht hinausgehen. Diese Bedingung ist bei Signalprozessoren in der Regel erfüllt, weil sämtliche Daten als Festkommadaten verarbeitet werden, wobei die Stelle vor dem Komma nur das Vorzeichen definiert. Bei der Zulässigkeit von negativen Zahlen wird der Bereich von -1 bis +1 umfaßt. Da die Wurzel aus negativen Zahlen nicht definiert ist, kann vorausgesetzt werden, daß die entsprechende Datenquelle 9 als Ausgangsdaten d nur positive Werte liefert oder sie werden als solche angenommen.
Die Funktionsweise der Iterationsschleife 5 läßt sich am einfachsten für einen konstanten ersten Datenwert d1 und den eingeschwungenen Zustand beschreiben. Der eingeschwungene Zustand bedeutet für die Iterationsschleife 5, daß der vierte Datenwert d4 möglichst genau dem Wurzelwert des ersten Datenwertes d1 entspricht. Für diesen Zustand kann angenommen werden, daß der vierte Datenwert d4 seinen stabilen Endwert erreicht hat und sich bei einer beliebigen Anzahl von weiteren Schleifendurchläufen nicht mehr ändern wird. Dieser stabile Zustand ist aber nur dann möglich, wenn der Betrag des mit negativen Vorzeichen behafteten dritten Datenwertes d3 genauso groß ist wie der Wert des ersten Datenwertes d1. In diesem Fall ist die Summe der Datenwerte am ersten und am dritten Eingang e1 bis e3 Null, so daß der Summenwert d4 exakt der Wert des verzögerten Signals d2 am Eingang e2 ist. Da der dritte Datenwert d3 bis auf das Vorzeichen dem Quadrat des zweiten Datenwerts d2 gleich ist, kann man umgekehrt auch sagen, daß der zweite Datenwert d2 der Wurzel aus dem dritten Datenwert d3 entspricht, denn der zweite Datenwert d2 ist genau die Wurzel aus dem fünften Datenwert d5. Da im eingeschwungenen Zustand der zweite Datenwert d2 dem vierten Datenwert d4 gleich ist und der fünfte Datenwert d5 - als quadrierter Datenwert - dem ersten Datenwert d1 gleich ist, folgt, daß der vierte Datenwert d4 der gesuchte Wurzelwert r aus dem ersten Datenwert d1 ist.
Eine möglichst gute Annäherung an einen stabilen Zustand wird erreicht, wenn die Anzahl der Iterationszyklen so hoch wie möglich ist. Dies wird mit einem hohen Iterationstakt t erreicht, der beispielsweise über einen Taktvervielfacher 8.1 aus einem Systemtakt c1 gebildet wird. Der Systemtakt c1, der in einem Taktgenerator 8 gebildet wird, dient auch als Digitalisierungstakt und entspricht dem Datentakt, mit dem die Daten d der Iterationsschleife 5 zugeführt werden.
Die Iteration hat ihr Ziel erreicht, wenn der gesuchte Wurzelwert genügend genau bestimmt ist. Dies kann beispielsweise mittels eines Iterationsschleifenzählers 7.1 festgestellt werden, dessen Takteingang mit dem Iterationstakt t gespeist ist und der an einem Reset-Eingang x jeweils vom Systemtakt c1 zurückgesetzt wird. Ist die gewünschte Schleifendurchlaufzahl i′ erreicht, dann zählt der Iterationszähler 7.1 bis auf diesen Zahlenwert i′ und gibt am Ausgang der Iterationsschaltung eine Toreinrichtung 7 frei, die den momentanen Näherungswert r′ als gesuchten Wurzelwert r abgibt.
Eine andere Möglichkeit der Beendigung der Iteration ist die Vorgabe eines genügend kleinen Abweichungswertes Δ innerhalb der Iterationsschleife 5, der mittels einer Erkennungsschaltung 7.2 ausgewertet wird und die Toreinrichtung 7 frei gibt. In der Erkennungsschaltung 7.2 wird beispielsweise die Differenz aus dem vierten und zweiten Datenwert d4, d2 gebildet und bei Unterschreitung eines Grenzwertes Δ wird ein Toröffnungssignal ausgelöst. Der Abweichungswert Δ kann auch aus der Differenz des ersten und fünften Datenwertes d1, d5 gebildet werden.
Im Echtzeitbetrieb liefert die Datenquelle 9 digitale Eingangswerte d, die einem zeitlich veränderlichen Signal entsprechen. In diesem Fall muß die Konvergenz der Iterationsschleife 5 wesentlich höher sein als die Änderungen im digitalen Eingangswert d, die durch dessen höchste Frequenz bestimmt werden. Als Richtlinie muß man davon ausgehen, daß die Periodendauer für den einzelnen Durchlauf durch die Iterationsschleife 5 mindestens um zwei Größenordnungen kleiner ist als die Periodendauer der höchsten Frequenz im digitalen Eingangswert d. Es ist einleuchtend, daß der Periodenunterschied um so größer sein muß, je höher die geforderte Genauigkeit des Wurzelwertes r ist. Der Zusammenhang der erreichbaren Genauigkeit und der Anzahl der Schleifendurchläufe wird in Fig. 2 angegeben.
In Fig. 1 ist schließlich noch eine Normiereinrichtung 6.1, 6.2 dargestellt, die dazu dient, einen digitalen Eingangswert d, der größer als Eins ist, ohne Informationsverlust auf einen Zahlenwert unter Eins zu bringen. In allgemeiner Form heißt dies, daß der digitale Eingangswert d mit einem Normierungswert k multipliziert wird, wobei k kleiner als Eins ist. Zweckmäßigerweise ist dabei der Normierungswert k der höchstzulässige Wert der digitalen Datenwerte d. Da es sich bei den digitalen Eingangswerten d um Binärzahlen handelt, stellt der höchstzulässige Wert in k in der Regel eine Zweierpotenz dar, so daß der Multiplizierer 6.2 einer Stellenverschiebung entspricht. Da der Normierungswert k durch die vorgegebene Datenquelle 9 fest vorgegeben ist, bedeutet die Stellenverschiebung lediglich eine feste Zuordnung der zugehörigen Bitleitungen. Die Normierung am Eingang der Iterationsschleife 5 muß am Ausgang wieder zurückgeführt werden. Dies leistet eine inverse Normiereinrichtung, die im wesentlichen aus einem Multiplizierer 6.3 bzw. einem festen Zuordner besteht, der eine Multiplikation des vierten Datenwertes d4 mit einem inversen Normierungswert 1/k ausführt.
Die Iterationsschleife 5 stellt eine nichtlineare Schaltung dar, die wegen der Rückkopplung noch auf Stabilität hin überprüft werden muß. Ein zweckmäßiger Ansatz ist dabei die Betrachtung, wie der eingeschwungene Zustand auf eine kleine Störgröße δ reagiert, die beispielsweise den eingeschwungenen Pegel des Ausgangswertes d4 ändert. Es wird dabei geprüft, wie sich diese Störung auf die zeitliche Folge d4(m) der vierten Datenwerte d4 auswirkt. Dabei ist "m" die laufende Numerierung der Folge d4, die für alle Abtastzeitpunkte m < 0 im stabilen Zustand ist, für den folgende Wurzelbeziehung gilt: d4(m < 0) = SQR(d1). Der laufende Parameter "m" kann auch als laufender Abtastzeitpunkt gesehen werden.
Für die Iterationsschleife 5 gilt zu jedem Abtastzeitpunkt m - unabhängig davon ob die Schleife eingeschwungen oder nicht eingeschwungen ist - folgende Gleichung:
d4(m) = d1(m) + d4(m-1) - (d4(m-1))² (1)
Im eingeschwungenen Zustand ist:
d4(m) = d4(m-1) (2)
Damit wird Gleichung (1) zu:
d4(m) = d1(m) + d4(m) - (d4(m))² (3)
Daraus folgt wie bereits angegeben die gesuchte Wurzelbeziehung zwischen dem Ein- und Ausgangsdatenwert d1 und d4:
d1(m) = (d4(m))² (4)
Wenn die Störung δ des Ausgangswertes d4 zum Abtastzeitpunkt m = 0 erfolgt, dann ist der folgende Ausgangswert d4(1) wie folgt bestimmt:
d4(1) = d1(m) + (d4(m-1) + δ) - (d4(m-1) + δ)² (5)
Nach Auflösung der Klammern ergibt sich:
d4(1) = d1 + d4 + δ - (d4)²-2d4·δ-δ² (6)
Unter Vernachlässigung des sehr kleinen quadratischen Wertes δ² und mit Berücksichtigung des eingeschwungenen Zustandes (2) für den d1 = (d4)² gilt, ergibt sich für den Abtastzeitpunkt m = 1:
d4(1) = d4 + δ - 2d4·δ = d4 + (1-2d4)·δ (7)
Wird für den folgenden Abtastzeitpunkt m = 2 die entsprechende Rechnung ausgeführt, dann ergibt sich als Ausgangswert d4(2):
d4(2) = d4 + (1-2d4)²·δ (8)
Bei analoger Weiterführung der Folge d4(m) zeigt sich, daß die jeweiligen Folgewerte für beliebige Abtastzeitpunkte m durch folgende einfache Beziehungen definiert sind:
d4(m) = d4 + (1-2d4)m·δ (9)
Der zweite Summand (1-2d4)m·δ ist die Antwort der Iterationsschleife 5 auf die Störung δ zum Zeitpunkt m = 0. Für große Werte von m geht dieser Summand, der eine Potenzfolge darstellt, gegen den Wert 0, wenn der Betrag innerhalb der Klammer kleiner als 1 ist. Die zugehörige Ungleichung ist:
|1-2d4| < 1 (10)
Diese Ungleichung wird von folgenden Werten d4 erfüllt:
0 < d4 < 1 (11)
Aus den Iterationsbedingungen ist noch erinnerlich, daß die Iteration nur bei Datenwerten d1, die zwischen 0 und 1 liegen, erfolgreich sein kann. Für diesen Wertebereich bleibt aber auch der resultierende Wurzelwert d4 unterhalb des Wertes 1. Die Iterationsschleife 5 ist damit stabil. Nach einer Störung oder Signaländerung nimmt der Ausgangswert d4 nach einer Anzahl von Abtastwerten stets wieder einen stabilen Zustand ein, der dem gesuchten Wurzelwert r aus dem Datenwert d1 entspricht.

Claims (8)

1. Verfahren zur iterativen Bestimmung eines Wurzelwertes (r) aus einem digitalen Datenwert (d) mittels einer Iterationsschleife (5) mit folgenden Verfahrensschritten:
  • - der digitale Einganswert (d) wird direkt oder mittels einer Normiereinrichtung (6.1, 6.2) auf den Wertebereich von 0 bis 1 normiert einem Eingang (e1) der Iterationsschleife (5) zugeführt und dient dort als ein erster Datenwert (d1),
  • - aus dem ersten Datenwert (d1), einem zweiten Datenwert (d2) und einem dritten Datenwert (d3) wird mittels einer Addiereinrichtung (1) eine Summe gebildet, die als ein vierter Datenwert (d4) zur Verfügung steht,
  • - der vierte Datenwert (d4) wird mittels einer Verzögerungseinrichtung (2) um die Periode eines Iterationstaktes (t) verzögert und bildet den zweiten Datenwert (d2),
  • - der zweite Datenwert (d2) wird der Addiereinrichtung (1) und dem Eingang einer Quadriereinrichtung (3) zugeführt, deren Ausgang einen fünften Datenwert (d5) liefert,
  • - der fünfte Datenwert (d5) wird mittels einer Negiereinrichtung (4) negiert und bildet den der Addiereinrichtung (1) zugeführten dritten Datenwert (d3) und
  • - nach einer vorgegebenen Mindestanzahl (i′) von Iterationszyklen oder nach der Feststellung eines genügend kleinen Abweichungswertes (Δ) innerhalb der Iterationsschleife (5) mittels einer Erkennungsschaltung (7.2) entspricht der vierte Datenwert (d4) mit ausreichender Näherung der Wurzel aus dem ersten Datenwert (d1).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Ausgabeeinrichtung (7) an ihrem Ausgang als Wurzelwert (r), entweder den vierten Datenwert (d4) direkt oder mittels einer inversen Normiereinrichtung (6.1, 6.3) modifiziert als modifizierter Wurzelwert (r′) zur Verfügung stellt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei einer Folge von digitalen Eingangswerten (d), die einem zeitlich veränderlichen Signal entsprechen, die Periodendauer für jeden einzelnen Durchlauf durch die Iterationsschleife (5) kleiner ist als die Periodendauer der höchsten Frequenz im Eingangswert (d), wobei der Periodenunterschied um so größer vorzugeben ist, je höher die geforderte Genauigkeit des Wurzelwertes (r) ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Iterationstakt (t) mit einem Systemtakt (c1) verkoppelt ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Iterationstakt (t) mittels einer Taktvervielfachungeinrichtung (8.1) aus dem Systemtakt (c1) gebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Abweichungswert (Δ) aus der Differenz des vierten und zweiten Datenwertes (d4 bzw. d2) gebildet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Abweichungswert (Δ) aus der Summe des ersten und dritten Datenwertes (d1 bzw. d3) oder aus der Differenz des ersten und fünften Datenwertes (d1 bzw. d5) gebildet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Normiereinrichtung und die inverse Normiereinrichtung jeweils einen Multiplizierer (6.1 bzw. 6.3) enthalten, dessen erster Eingang mit dem digitalen Datenwert (d) bzw. dem vierten Datenwert (d4) und dessen zweiter Eingang mit einem Normierungswert k bzw. einem inversen Normierungswert 1/k gespeist wird, wobei der Normierungswert k der höchstzulässige Wert der digitalen Datenwerte (d) ist.
DE1995138934 1995-10-19 1995-10-19 Iteratives Wurzelbestimmungsverfahren für Signalprozessoren Expired - Fee Related DE19538934C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1995138934 DE19538934C1 (de) 1995-10-19 1995-10-19 Iteratives Wurzelbestimmungsverfahren für Signalprozessoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995138934 DE19538934C1 (de) 1995-10-19 1995-10-19 Iteratives Wurzelbestimmungsverfahren für Signalprozessoren

Publications (1)

Publication Number Publication Date
DE19538934C1 true DE19538934C1 (de) 1997-01-30

Family

ID=7775260

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995138934 Expired - Fee Related DE19538934C1 (de) 1995-10-19 1995-10-19 Iteratives Wurzelbestimmungsverfahren für Signalprozessoren

Country Status (1)

Country Link
DE (1) DE19538934C1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3716197A1 (de) * 1986-05-15 1987-11-19 Rca Corp Anordnung zum schaetzen der quadratwurzel digitaler proben

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3716197A1 (de) * 1986-05-15 1987-11-19 Rca Corp Anordnung zum schaetzen der quadratwurzel digitaler proben

Similar Documents

Publication Publication Date Title
DE69130448T2 (de) Adressenerzeugungsschaltung
DE1162111B (de) Gleitkomma-Recheneinrichtung
DE3132225A1 (de) Einrichtung fuer eine schnelle hadamard-transformation
DE2259242C2 (de)
DE3927433C2 (de)
EP0344347B1 (de) Einrichtung zur digitalen Signalverarbeitung
DE69808362T2 (de) Multiplizierverfahren und Multiplizierschaltung
EP0080157B1 (de) Verfahren und Anordnung zum Demodulieren zeitdiskreter frequenzmodulierter Signale
DE2743575A1 (de) Verfahren und einrichtung zur multiplikation einer ersten zahl mit einer zweiten zahl
DE19538934C1 (de) Iteratives Wurzelbestimmungsverfahren für Signalprozessoren
DE2310553A1 (de) Vorrichtung zur durchfuehrung arithmetischer und logischer operationen
EP3542317A1 (de) MODELLBERECHNUNGSEINHEIT UND STEUERGERÄT ZUR WAHLWEISEN BERECHNUNG EINES RBF-MODELLS, EINES GAUß-PROZESS-MODELLS UND EINES MLP-MODELLS
DE2712582C2 (de) DDA-Rechner (Digital-Differential-Analysator)
DE3127189C2 (de) Digitalfiltervorrichtung mit Resonanzeigenschaften
EP0345365A1 (de) Digitale Deemphasisschaltung
DE2655743A1 (de) Digitale signalverarbeitungsanordnung mit einem wellendigitalfilter
EP0176821B1 (de) DPCM-Codierer mit verringerter interner Rechenzeit
WO1995008796A1 (de) Verfahren zur beschleunigten regelauswertung in einem fuzzy-inference-prozessor und vorrichtung zu dessen durchführung
CH651682A5 (de) Koordinatenwandler zur umwandlung von kartesischen vektorgroessen in polare vektorgroessen.
EP0721617A1 (de) Anordnung zur regeldekodierung und regelauswertung für einen fuzzy-interference-prozessor mit hoher auflösung
DE1549464A1 (de) Digitales adaptives Speicherelement
DE2259726A1 (de) Verfahren zur optimierung einer halbleiterschaltung
DE3710006C2 (de)
DE10009451C1 (de) Recheneinheit für eingeschränkte Signalverarbeitung
EP0603188B1 (de) Digitale logikschaltung zur bestimmung des minimums oder des maximums von zwei operanden

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MICRONAS INTERMETALL GMBH, 79108 FREIBURG, DE

8327 Change in the person/name/address of the patent owner

Owner name: MICRONAS GMBH, 79108 FREIBURG, DE

8339 Ceased/non-payment of the annual fee