DE19525104A1 - Verfahren zum Adressieren von Speicherstellen - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Adressieren von Speicherstellen in einem aus Speicherbausteinen zusammengesetzten Halbleiterspeicher in einer digitalen rechentechnischen Einrichtung mit einer zentralen Verarbeitungseinheit.

Beim Zugriff auf eine Speicherstelle in einem Halbleiterspeicher wird während eines ersten Taktes die Adresse der Speicherstelle an die Adreßeingänge des Halbleiterspeichers angelegt und während des darauffolgenden Taktes die Daten aus der adressierten Speicherstelle ausgelesen oder eingeschrieben. Derartige Adressierungsverfahren sind bekannt und beispielsweise in der US 5,051,889 beschrieben.

Im Zuge zunehmender Verarbeitungsbreiten der zentralen Verarbeitungseinheiten in digitalen rechentechnischen Einrichtungen, die schnittstellenmäßig durch die Datenbusbreite ausgedrückt wird, und dem Erfordernis zur Abarbeitung von Befehlssequenzen stets die erforderlichen Dateninformationen aus dem Halbleiterspeicher im Zugriff zu haben, sind in derartigen rechentechnischen Einrichtungen die Datenbitbreiten des Halbleiterspeichers den Verarbeitungsbreiten der zentralen Verarbeitungseinheiten angepaßt.

In der elektronischen Rechentechnik werden jedoch verschiedene Datenformate unterschieden. Ein Byte umfaßt eine Datenbreite von 8 Bit, Word 2 Byte = 16 Bit, Long 4 Byte = 32 Bit und Double 8 Byte = 64 Bit. Bei der Ablage einer Dateninformation im Format Byte bleiben bei einer Datenbitbreite des Halbleiterspeichers von 32 Bit genau 24 Bit beziehungsweise 75% ungenutzt, bei der Ablage einer Dateninformation im Format Word beträgt der Verlust immer noch 50% der zur Verfügung stehenden Speicherkapazität.

Der Erfindung liegt daher die Aufgabe zugrunde, zur effektiven Verwaltung des zur Verfügung stehenden Speicherraumes ein Adressierungsverfahren anzugeben, das es gestattet, die Daten entsprechend ihrem Format im Speicher abzulegen.

Diese Aufgabe wird erfindungsgemäß mit den in Patentanspruch 1 genannten Mitteln gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den Patentansprüchen 2 bis 5 beschrieben.

Im Wesen geht die Erfindung von dem Gedanken aus, daß zunächst zwischen Schreib- und Lesezugriffen auf den Halbleiterspeicher zu unterscheiden ist. Beim Lesezugriff, bei dem die Dateninformationen im Halbleiterspeicher unverändert bleiben, ist eine formatindividuelle Datenselektion durch eine interne Maskierung des Datenbusses in der zentralen Verarbeitungseinheit gegeben. Hingegen ist beim Schreiben von Dateninformationen in den Halbleiterspeicher das bekannte Format der in dem jeweiligen Schreibzugriff zu schreibenden Dateninformation durch explizite Angabe des Speicherortes unter Ausschluß von vor Überschreibung zu schützenden Speicherorten erforderlich.

Die Erfindung geht dabei von einer Speicheranordnung aus, bei der die Speicherbausteine in M einzeln selektierbaren Blöcke, deren Datenbitbreite K jeweils genau dem kleinsten zu speichernden Datenformat entspricht, wobei die gesamte Datenbusbreite D der zentralen Verarbeitungseinheit durch D=K_*M überstrichen ist und wobei die Adreßeingänge aller Speicherbausteine parallelgeschaltet sind, eingeteilt sind. Jeder Block kann dabei aus mehreren Speicherbausteinen zusammengesetzt sein, wobei sich die Datenbitbreiten der einzelnen Speicherbausteine innerhalb eines Blockes zur Datenbitbreite K des Blockes ergänzen.

Zur Erhöhung der Speicherkapazität des Halbleiterspeichers sind B gleichartige Speicheranordnungen, jeweils aus M gleichartigen Blöcken bestehend, bankweise angeordnet, wobei jede der gleichartigen Speicheranordnungen jeweils eine Speicherbank ist, so daß der Halbleiterspeicher insgesamt aus B_*M gleichartigen Blöcken besteht.

Die Absolutadresse jeder Speicherstelle setzt sich aus einer Blockadresse und gegebenenfalls einer Bankadresse zusammen, wobei die Blockadresse den Ort der Speicherstelle innerhalb einer aus M Blöcken bestehenden Speicheranordnung angibt und eine Teilmenge der Startadresse ist. Die Bankadresse selektiert eine der B Speicherbänke und ist eine von der Blockadresse verschiedene Teilmenge der Absolutadresse.

Die Selektion der gleichzeitig in einer Speicheranordnung adressierbaren Speicherblöcke erfolgt durch blockindividuelle Steuersignale. Vorteilhafterweise werden dazu die Schreibsignale verwendet. Zur Erzeugung dieser blockindividuellen Steuersignale werden aus einer von der zentralen Verarbeitungseinheit vorgegebenen Relativadresse eine Absolutadresse zur Anwahl einer Speicherstelle in allen Blöcken und eine datenselektive Blockadreßinformation zur datenformatabhängigen Auswahl eines oder mehrerer Blöcke extrahiert und die datenselektive Blockadreßinformation mit zeitlich determinierten Steuersignalen des Steuersignalbusses verknüpft.

Die Erfindung wird nachstehend anhand eines in Blöcken eingeteilten Halbleiterspeichers näher erläutert. Die dazu erforderlichen Zeichnungen zeigen:

Fig. 1 eine Speicheranordnung, deren Speicherstellen nach dem Verfahren adressiert werden.

Fig. 2 eine bankweise Speicheranordnung

Fig. 3 ein Adressierungsschema

Fig. 4 eine Adressengeneratormatrix.

In Fig. 1 ist eine Speicheranordnung gezeigt deren Speicherstellen nach dem erfindungsgemäßen Verfahren adressiert werden. Die Speicheranordnung ist matrixförmig aus M = 4 Blöcken S1 bis S4 zusammengesetzt, die jeweils eine Datenbitbreite K des kleinsten zu speichernden Datenformates aufweisen, wobei beispielhaft für die Datenbitbreite K = 8 Bit zur Speicherung von kleinsten Dateninformationen im Format Byte angesetzt ist.

Diese Speicheranordnung ist mit einer zentralen Verarbeitungseinheit verbunden, die eine Datenbusbreite D von D = 32 Bit aufweist.

Zum Lesen oder Schreiben eines die Datenbusbreite D der zentralen Verarbeitungseinheit füllenden 32-bit-Datenwortes sind M = 4 Blöcke S1 bis S4, datenbitweise nebeneinandergeordnet, so daß die Datenbitbreiten K = 8 Bit der M = 4 Blöcke S1 bis S4 in Summe die Datenbusbreite D = M_*K = 4_*8 Bit = 32 Bit ergibt.

Die Adreßanschlüsse aller 4 Blöcke S1 bis S4 sind parallelgeschaltet und mit dem Adreßbus A verbunden. Die Blöcke S1 bis S4 weisen zum Lesen von Dateninformationen einen Steueranschluß RD und zum Schreiben von Dateninformationen Steueranschlüsse WR0 bis WR3 auf.

Zur Erweiterung der Speicherkapazität ist bei baugleichen Blöcken S1 bis S4 vorgesehen, mehrere Speicheranordnungen gemäß Fig. 1 und obiger Beschreibung in Speicherbänken vorzusehen, wobei jede der aus M Blöcken S1 bis S4 bestehenden Speicheranordnungen jeweils eine Speicherbank darstellt, die über eine Bankauswahl BA1 bis BA4 selektierbar ist.

In Fig. 2 ist ein Halbleiterspeicher, bestehend aus B = 4 Speicherbänken SB1 bis SB4, die zur Durchführung des erfinderischen Verfahrens geeignet ist, dargestellt, wobei jede Speicherbank SB1 bis SB4 über jeweils eine Bankauswahl BA1 bis BA4 selektierbar ist. Die Anschlüsse aller B = 4 Speicherbänke für Adressen A, Daten D, Lesesignal RD und Schreibsignale WR0 bis WR3 sind parallelgeschaltet. Der Halbleiterspeicher besteht somit aus B_*M Blöcken S1-1 bis S4-4. Die Signale für die Bankauswahl BA1 bis BA4 werden mit einem Decoder DC aus einer Bankadresse B-ADR selektiert.

Zur effektiven Verwaltung des zur Verfügung stehenden Speicherraumes ist es zweckmäßig, die Daten entsprechend ihrem Format, das sind im wesentlichen die eingangs erwähnten Formate Byte, Word, Long und Double, im Speicher abzulegen. Bei einer vorausgesetzten Datenbitbreite D des Speichers von D = 32 Bit sind unter einer Absolutadresse vier Dateninformationen im Format Byte oder zwei Dateninformationen im Format Word oder eine Dateninformation im Format Long ablegbar. Zur Verwaltung von Dateninformationen im Format Double sind dann zwei Speicherstellen erforderlich.

Um einerseits den gesamten zur Verfügung stehenden Speicherraum nutzen zu können und andererseits beim Schreiben von Dateninformationen, die kürzer sind als die Datenbitbreite D des Speichers, in diesem Falle betrifft das die Formate Byte und Word, Datenverluste durch Überschreiben zu verhindern, sind bei einer Datenbitbreite K der Blöcke S1 bis S4 von K = 8 Bit = 1 Byte Dateninformationen innerhalb der Datenbitbreite D von D = 32 Bit byteweise durch blockindividuelle Selektierung mit den Schreibsignalen WR0 bis WR3 adressierbar.

Dazu weist die von der zentralen Verarbeitungseinheit übergebene Relativadresse ADR neben der Absolutadresse A, der Blöcke S1 bis S4 gemäß Fig. 3 eine Blockadreßinformation BAI auf, die die Anzahl und den Ort der zu schreibenden Dateninformation innerhalb der Blöcke S1 bis S4 angibt. Die Blockadreßinformation BA1 ist eine von der Absolutadresse A verschiedene Teilmenge der Relativadresse ADR. Durch Verknüpfung der Blockadreßinformation BA1 mit zeitlich determinierten, prozessorabhängigen Steuersignalen des Steuersignalbusses, in Fig. 3 ist das Schreibsignal WR dargestellt, werden die datenformatselektiven Schreibsignale WR0 bis WR3 zur Adressierung eines oder mehrerer Blöcke S1 bis S4 generiert.

Vorteilhafterweise wird aus der datenselektiven Blockadreßinformation BAI eine Formatinformationen FI und eine Blockadresse S-ADR als voneinander verschiedene Teilmengen der datenselektiven Blockadreßinformation BAI extrahiert. Die Adreßbestandteile Formatinformation FI und Blockadresse S-ADR werden mit Steuersignalen des Steuersignalbusses, die als Schreibsignal WR von der zentralen Verarbeitungseinheit bereitgestellt werden zu den Schreibsignalen WR0 bis WR3 verknüpft. Durch die getrennte Verwaltung der Formatinformation FI und der Blockadresse S-ADR wird die formatabhängige Verwaltung des Datenbestandes mit der zentralen Verarbeitungseinheit erleichtert.

Soweit der Halbleiterspeicher in Speicherbänke SB1 bis SB4 gemäß Fig. 2 eingeteilt ist, weist die Relativadresse ADR einen Bestandteil auf, der eine kodierte Bankadresse B-ADR zur Selektion einer der Speicherbänke SB1 bis SB4 ist. Diese kodierte Bankadresse B-ADR umfaßt die Menge der selektierten Signale zur Bankauswahl BA1 bis BA4, die gemäß Fig. 2 zur Auswahl einer der Speicherbänke SB1 bis SB4 vorgesehen ist.

Die Ergebnisse der Verknüpfung der aus der Relativadresse ADR extrahierten Formatinformation FI und Blockadresse S-ADR bei aktiviertem Schreibsignal WR des Steuersignalbusses sind in Fig. 4 für ausgewählte Adressierungen in positiver Logik dargestellt. Bei der dargestellten logischen Zuordnung gilt für die Formatinformation FI als vereinbart:

Für die Blockadresse S-ADR ist als Basiszuordnung vorgesehen:

In den Fig. 5a bis 5d sind formatselektive Schreibsequenzen zum jeweiligen Schreiben von Dateninformationen im Format Byte, Formatinformation FI = 00, darstellt.

Im einzelnen ist in Fig. 5a ein Schreibzugriff, vorgegeben durch die Blockadresse S-ADR = 00, für den Block S1 dargestellt. Beim Schreibzugriff wird exklusiv das Schreibsignal WR0 aktiviert. Gemäß Fig. 1 ist das Schreibsignal WR0 dem Block S1 zugeordnet, der mit Datenleitungen einer ersten Gruppe des Datenbusses D verbunden ist.

Die Schreibsignale WR1 bis WR3 bleiben während des Zugriffs passiv, so daß trotz identischer Adresse A aller Blöcke S1 bis S4 die in den Blöcken S2 bis S4 vorliegenden Dateninformationen unangetastet erhalten bleiben.

In Fig. 5b ist in gleicher Weise ein Schreibzugriff für den Block S2, dargestellt, der durch die Blockadresse S-ADR = 01 selektiert ist. Beim Schreibzugriff wird exklusiv das Schreibsignal WR1 aktiviert, das gemäß Fig. 1 mit dem Block S2 verbunden ist. Alle anderen Schreibsignale WR0, WR2 und WR3 bleiben während des Zugriffs passiv, so daß die Speicherinhalte in den zugehörigen Blöcken S1, S3 und S4 erhalten bleiben. Dabei wird gegenüber dem Zugriff gemäß Fig. 5a auf eine von den Datenleitungen der Blöcke S1, S3 und S4 verschiedene zweite Gruppe von Datenleitungen des Datenbusses D zugegriffen.

In prinzipiell gleicher Art und Weise wird gemäß dem in Figur Sc dargestellten Zugriff mit der Blockadresse S-ADR = 10 durch Aktivierung des Schreibsignals WR2 exklusiv der Block S3, der mit einer von der ersten und zweiten verschiedenen dritten Gruppe von Datenleitungen des Datenbusses D verbunden ist, adressiert.

Gemäß des in Fig. 5d dargestellten Schreibzugriffs wird byteweise mit der Blockadresse S-ADR = 11 durch Aktivierung des Schreibsignals WR3 exklusiv der Block S4, der mit einer von der ersten, zweiten und dritten verschiedenen vierten Gruppe von Datenleitungen des Datenbusses D verbunden ist, adressiert.

In den Fig. 5e und 5f sind Schreibzugriffe zum Schreiben von Dateninformationen im Format Word, Formatinformation FI = 10, dargestellt.

Im einzelnen ist gemäß Fig. 5e vorgesehen, beginnend mit dem ersten Block S1, gekennzeichnet durch die Blockadresse S-ADR = 00, durch Hinzunahme des benachbarten Blockes S2 gemäß Fig. 1 die niederwertigen 16 Bit des D = 32 Bit breiten Datenbusses D, die Zusammenfassung der ersten und zweiten Gruppe von Datenleitungen gebildet sind, im Schreibzugriff zu adressieren. Dazu werden exklusiv die Schreibsignale WR0 und WR1 aktiviert, die den Blöcken S1 und S2 zugeordnet sind.

Die Schreibsignale WR2 und WR3 bleiben während des gesamten Schreibzugriffs passiv, so daß trotz identischer Adresse A aller Blöcke S1 bis S4 die in den Blöcken S3 und S4 vorliegenden Dateninformationen unangetastet erhalten bleiben.

In gleicher Art und Weise wird mit dem in Fig. 5f dargestellten Schreibzugriff auf die höherwertigen 16 Bit des D = 32 Bit breiten Datenbusses D schreibend zugegriffen. Dabei werden ausgehend von der Blockadresse S-ADR = 10 der Block S3 sowie durch Hinzunahme des benachbarten Blockes S4 gleichzeitig die Blöcke S3 und S4 adressiert. Dazu werden exklusiv die Schreibsignale WR2 und WR3 aktiviert. Die Schreibsignale WR0 und WR1 bleiben während des gesamten Zugriffs passiv, so daß die Dateninformationen in den Blöcken S1 und S2 unangetastet erhalten bleiben.

Schließlich ist in Fig. 5g eine Adressierung zum Schreiben von Dateninformationen im Format Long, gekennzeichnet durch die Formatinformation FI = 11, dargestellt, bei der Bezug nehmend auf Fig. 1 alle Blöcke S1 bis S4 gleichzeitig aktiviert werden. Ausgehend vom ersten Block S1, gekennzeichnet durch die Blockadresse S-ADR = 00, werden dazu entsprechend der Formatinformation FI = 11 drei weitere benachbarte Blöcke S2 bis S4 adressiert, wodurch über alle vier Gruppen von Datenleitungen auf eine Datenbusbreite von D = 32 Bit schreibend auf den Halbleiterspeicher zugegriffen wird.

Das Adressierungsverfahren gestattet, in Abhängigkeit von einem vorgebbaren kleinsten Datenformat den zur Verfügung stehenden Speicherraum mit diesem kleinsten Datenformat und Datenformaten, die ganzzahlige Vielfache des kleinsten Datenformates sind, vollständig verlustfrei zu belegen.

Bezugszeichenliste

M Anzahl der Blöcke
D Datenbusbreite
K Datenbitbreite der Blöcke
B Bänke
S1-1 . . . S4-4 Blöcke
A Adreßbus
WRO . . . WR3 Schreibsignale
RD Lesesignal
BAI Blockadreßinformation
BA1 . . . BA4 Bankauswahl
B-ADR Bankadresse
DC Decoder
SB1 . . . SB4 Speicherbänke
FI Formatinformation
S-ADR Blockadresse

Claims (5)

1. Verfahren zum Adressieren von Speicherstellen in einem Halbleiterspeicher in einer digitalen rechentechnischen Einrichtung mit einer zentralen Verarbeitungseinheit und einer Speichersteuerung, bei der der Halbleiterspeicher aus M einzeln selektierbaren Blöcken von Speicherbausteinen, wobei die Blöcke jeweils genau Datenbitbreite K des kleinsten zu speichernden Datenformates aufweisen, zusammengesetzt ist, und bei der der Halbleiterspeicher, die Speichersteuerung und die zentrale Verarbeitungseinheit über ein Bussystem bestehend aus einem Datenbus der Breite D, einem Adreßbus und einem Steuersignalbus miteinander verbunden sind, wobei D = K_*M ist, dadurch gekennzeichnet,

• - daß aus einer von der zentralen Verarbeitungseinheit vorgegebenen Relativadresse (ADR) eine Absolutadresse (A) für die Blöcke von Speicherbausteinen (S1 bis S4) als erste Teilmenge der Relativadresse (ADR) und eine datenselektive Blockadreßinformation (BAI) als zweite, von der ersten verschiedenen Teilmenge der Relativadresse (ADR) extrahiert wird und
• - daß aus der datenselektiven Blockadreßinformation (BAI) durch Verknüpfung mit zeitlich determinierten Steuersignalen des Steuersignalbusses datenformatabhängige Schreibsignale (WR0 bis WR3) zur gleichzeitigen Selektion von N ≦ M Blöcken von Speicherbausteinen (S1 bis S4) generiert werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß aus der datenselektiven Blockadreßinformation (BAI) eine Formatinformation (FI) als erste Teilmenge der Blockadreßinformation (BAI) und eine Blockadresse (S-ADR) als zweite, von der ersten verschiedene Teilmenge der Blockadreßinformation (BAI) selektiert werden.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß mit der Blockadresse (S-ADR) der niederwertigste Block von Speicherbausteinen (S1 bis S4) des aktuellen Schreibzugriffes adressiert wird, indem das zugehörige datenformatabhängige Schreibsignal (WR0 bis WR3) aktiviert wird.

4. Verfahren nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß mit der Formatinformation (FI) die Anzahl der zu adressierenden Blöcke von Speicherbausteinen (S1 bis S4) des aktuellen Schreibzugriffes ausgewählt wird, indem die zugehörige Anzahl datenformatabhängiger Schreibsignale (WR0 bis WR3) beginnend mit dem durch die Blockadresse (S-ADR) vorgegebenen datenformatabhängigen Schreibsignal (WR0 bis WR3) aktiviert werden.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in bankorientierten Halbleiterspeichern aus der Relativadresse (ADR) eine Bankadresse (B-ADR) als dritte, von der ersten und zweiten verschiedene Teilmenge der Relativadresse (ADR) extrahiert wird.