DE1951986A1 - Halbleiter-Anordnung - Google Patents

Halbleiter-Anordnung

Info

Publication number
DE1951986A1
DE1951986A1 DE19691951986 DE1951986A DE1951986A1 DE 1951986 A1 DE1951986 A1 DE 1951986A1 DE 19691951986 DE19691951986 DE 19691951986 DE 1951986 A DE1951986 A DE 1951986A DE 1951986 A1 DE1951986 A1 DE 1951986A1
Authority
DE
Germany
Prior art keywords
crystal
equivalent
substrate
source
semiconductor arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691951986
Other languages
English (en)
Inventor
Hisashi Hara
Hajime Maeda
Yoshihiko Okamoto
Tai Sato
Yoshiyuki Takeishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7465368A external-priority patent/JPS497632B1/ja
Priority claimed from JP8821468A external-priority patent/JPS4831033B1/ja
Priority claimed from JP9235468A external-priority patent/JPS5123863B1/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE1951986A1 publication Critical patent/DE1951986A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die liJrfirJlung betrifft eine Halbleiter-Anordnung, wie z.B. einen Feldeffekt-Transistor mit isoliertem Gate- (einem
HOS-FeIdexf ekt-Transistor), einen Sili^ium-Planar-Iransistor, eine Planar-Diode, eine MOS-Yaractor-Diode oder eine andere Halbleiter-Anordnung mit einem aktiven Bereich auf der Plättchen-Oberfläohe oder auf dem verbinderndenL-Oxyd-Zwisohenfilm, und !insbesondcieeine Halbleiter-Anordnung mit einer guten löoherbeweglichkeit. ., .
Untersuchungen der Kristallfläehe eines Halblöiterplättchens für eine Halbleiter-Anordnung sind durchgeführt worden, und Kriotallflächea mit einer Orientierung wie (1.11), (110) und (001) sind als brauchbar bekannt. Vorzugsweise liegt die Stromflußrichtung in der Plättchen-Oberfläche in einer Richtung, in der die iL'rägerbeweglichkeit groß ist, selbst wenn eine besondere Plättehen-Kristallflache entsprechend verschiedenen Faktoren,
00 9816/1362
BAD ORIGINAL
- 2 - '".■■■' .
wie Oberfläohenbediiigungen, Dichte, Rauscheisuund Gestaltung der Halbleiter-Anordnung, gewählt v;ird.
Es ist daher ein Ziel der vorliegenden Erfindung, eine Halbleiter-Anordnung auszubilden, "bei der der Strom in der Richtung der
fließt, un£ dadurch die iüigenschaften
- der Anordnung zu verbessern.
Die Erfindung zeigt eins Halbleiter-Anordnung, bei der ein Halbleiter „jau.St der Gruppe der Halbleiter mit Diamant-Struktur oder der ~ "Halbleiter mit Zinkblende-Struktur verv/endet wird, und der Fluß dos Löcherstroaies in dem starken "elektrischen PeId ausgenutzt wird. Die erf indungsgemäße üalbleiter-Anordnung zeichnet sich dadurch aus, daß, wenn ihre Kristalloberfläche in dem /TTo7-Bere ich oder einem äquivalenten Bereich liegt, und der Winkel θ der Richtung senkrecht zu der"beschriebenen Kxistallfläche ' in Bezug auf die /Ti07-Achse oder deren äquivalente Kristallachse O bis 30°(außer 0°) beträgt, die Fluß- W richtung des Löcherstromes in einer Richtung parallel zu der genap-nten /TiO7-Achse oder deren äquivalenter Kristallachse verläuft; und wenn Q =40° bis 90° (außer 90°) ist, die Plußrichtung des Löcherstromos in einer Richtung senkrecht zu der /Τΐθ7-ν Achse oder deren äquivalneter Kristallachse verläuft; und wenn die Kristallfläche in dem /OOf7-Bereich oder dessen äquivalentem Bereich liegt, und der Winkel θ zwischen der dazu senkrechten Richtung und der /Tio7~Achse oder deren äquivalenter Kristallachse 0 bis 45° (außer 0° und 45°) beträgt, die Flußrichtung dos Löcherstromes in einer Richtung senkrecht zu der genannten oder deren äquivalenter Kristallachse
Eine beispielsweise Ausführungsform der Erfindung wird im folgen den anhand der beigefügten Zeichnung näher erläutert.
"..-,,;,,-; :m/ 00981871362
BAD
'Fjr,. 1" ist οΐια Schnitt durch- eine AusführungDform einer erfindungögoiiiäßcn Halbleiter-Anordnung;
Pin. 2Λ und :1 sind Draiifsichten der in Pig.. 1 gezeigten Anordnung ;
P ir;. 3, und 4 sind -üiagra,muie, C:ie die gemessenen .V/erte der iVö- «Uor'ü^v.'a^lich'ii-'it neigen;
'^JfU - 5, xs~ü ti in Diagram errechneter V/er te der Lücherbeweglich
Sunäclict \7erden n—leitende S iliaiumplät teilen mit einem sjjesifisch en V/id erstand -von 1 "bis 10 XL cn und mit (54O)-, (320)-, (310)~, (441)-, (112)- und (113)-näuptfläclien hergestellt. Ein Source(- Bereich ) S, ein Drain(~ Bereich ) 2 und ein Gate G werden in federn. c^er Plättchen ausgebildet, so daß sie einen p~ Ilanal-, iletalloxyd-Siliaiumverstärlcungs-Feldeffekt-iD.ransistor mit einem "belcamiten Arbeitsverfahren "bild-en.
Eir Herstellungsbeispiel eines solchen Transistors soll anhand der i1'ig. 1 erläutert werden. ' -
Ein- Substrat : eines n-Tjrp-Silisiumplättchens 1 wird nassem Sauerstoffgas bei Temperaturen von 960 bis 1000°C ausgesetzt, so daß sich darauf ein PiIm 2 aus Siliziucidioxyd mit einer Dicke von 5000 bis 6000 A1 bildet, wobei, das Sauerstoffgas durch Wasser von 800G geleitet worden-ist» ".Ein Teil des so gebildeten wird dann durch Photoätzung entfernt, so daß die Oberfläche des Plättchens 1 in zwei Streifen. "u ist.: Auf die freigelegten
Plächen des Plättchens, nämlich die Teile, von denen der SiOp-PiIm entfernt worden ist, wirdBBr7- aufgebracht, das durch V/ärtne-"behandlung bei 10500C in des Plätteheu eindiffundiert um so ei-
""■-■■"". 4
nen p-Typ-Source-Uereich 3 und einen p-Typ-Drain-Bereioh zu bilden. DanaGh wird der auf der Oberfläche des Plättchens 1 verbliebene SiO2-PiIm. durch eine wäßrige HP-Behandlungslösung entfernt. Das Si-Plättchen 1 wird in einer "benetzenden Säuerst off-AtäoSphäre 4 Minuten lang bei 11450G und sodann in einer trocknenden Sauerstoff-Atmosphäre 10 bis 15 Minuten lang "bei
0098 16/1362
BAD ORIGINAL
11450C war trieb eliand el t, so daß sich .wiederllgi ein SiO0-der gesamten Oberfläche des Plüttchens ausbildet. Der. so abgelagerte Film wird mit Phosphor dotiert, . damit die Wirkung von Fehlern in dem Film behoben wird. Der SiO0-I11Um, der sich auf. dem Source-Bereieh 3 und dem Drain-Bereich 4 abgelagert hat, wird entfernt. Anschließend wird eine Aluminiumschicht auf die ganze Fläche der Seite aufgedampft, in die das Bor cindiff uiiaiort ist. Die Aluminiumschiclit wird do dann durch Photoätaung entfernt, ausgenommen diejenige, die sich auf dem SiOp-FiIm auf dem Source-Bereich 3 und dem Drain-Bereich 4 und zwischen diesen Bereichen
.4.
ausgebildet hat,·
Das Siliziumplättchen wird dann bei 500°Ö 10 bis 20 Minuten lang gesintert, so daß eine Source-KLektrode 6, eine Dräin-KLektrode 7 und eine Gate-KLektrode 5 gebildet wird. Die Plättchenoberfläehe direkt unterhalb der Gate-Elektrode 5 wird zu einem ICanalbernich mit einer Brei.te V/ von beispielsweise 1Ό0μ und einer Länge L von beispielsweise. 200μ . Der Source-Bereich 3 und der Prain-
Bereich 4 sind so angeordnet, daß sie den Fluß des elektrischen Stromes in einer vorbestimmten Richtung ermöglichen, nachdem die Richtung der liristallachse auf der Kristallflache des Plättchens durch Röntgenstrahlung bestimmt worden ist. "Wenn z.B. die Ilauptoberfläche auf dem Plättchen 1 eine (iT2)-itri3tallfläche aufweist, liegt die Oberflächen-ITormalrichtung, wie in Fig. 21 gezeigt ist, in der Richtung der ''JjA 27-Kristallachse, und die Ilauptfläche ist parallel zu der eigentlichen Eristallf lache alt +8° ϊoleranz angeordnet. Source S 'und Drain D .
sind so angeordnet, daß die Flußrichtung eines löcherstromes zwischen diesen beiden, , entv;eder die der /T1T7 (oder /"TllJT'^-i-ristallachse (Fig. 2A) oder die der JJ~Q7 (oder /"riO__7)-Eristallachse (Fig. 2B) ist,-wodurch die Stromflußriehtung mit einer Toleranz von +8° bestimmt werden kann. Eine Spannung XI-qq = -10 .mT wird bei beiden Bezugs temperatur en, 298°K und 770S, zwischen. Source S und Drain. D angelegt,, und eine andere Spannung UG zwischen
Gate G und Source, wobei der Source-Bereich Sund das Substrat
009816/ 1362
werden, und die Steilheit gm gemessen
wird. 'Die Feldeffokt-Beweglichkeit μΙΈ ergibt, sich aus folgender Beziehung:
d L
die Dielektrizitätskonstante des Oxydfilms,
die Dicke des Oxydfilms,
die Länge des Kanals und
die Breite des Kanals bedeutet.
Die Pig. 5 und 4 zeigen die Ergebnisse der VerSuchsmessungen bei den Besugstemperaturen. In· den Figuren bezeichnet « die Gate-Spannung ,Um die Anfangs-Schwellspannung des 1öcherstromflusses
(l, ja, n) den Kristallflächen-Index der Plättchen
oberXläche und /T1, m1, nj_7 die Richtungen des Stromflusses zwischen Source S und Dräin'D in bezug auf die Kristallachse. Wie gezeigt wird, hat sich heraus gestellt, daß, vwoTi. die ICristallfäche eine Orientierung aufweist von
(441) (112) (113) (540) (320) (310)
μΙΈ /Tt 07 > μΡίί /ΤΤθ7< μΙΈ /Τΐθ7< μ1?Ε /4507 > μ!?ϊί /2507 >
/Ti §7 /ΤΐΤ7
/UOiJ ?Ε /UOj/
Es hat sich auch gezeigt, daß die b'ei Raumtemperatur erhaltenen Ergebnisse den bei 77° IC gemessenen entsprechen.
00 9816/136 2
ßAD ORIGINAL
Obwohl eine Abweichung von ± Ö° zwischen der festgelegten Orientierung der Plättchenoberflache und der Sichtune des StromfluGoes auftritt, wurden selbst dann dieselben iirgebnisce erzielt, wenn der "winkel absichtlich mit + 5° Toleranzen verlagert wurde.
i'ig. 5- zeigt die Ergebnisse einer theoretischen Berechnung der Trägerbeweglichkeit in zwei ^Richtungen der Ilauptfläche für den Pail, daß die Oberflächen-iTormalriclitimg der Plättchen-ICristall fläche senkrecht su der /1107-^ristallaclise steht. Hier beseioh net θ den i/inlcel zwischen der Oberflächen-Iiorraalrichtiing der Plättchen-Sristallflache und der /TiC^-Kristallachse, μΑ/Τΐθ7 eine Bev;eglichkeit im Falle eines Stromflusses parallel zu der /1107~ICristallaclise, μ, /Τΐθ7 eine Beweglichkeit μ im Palle eines Stromflusses senk3?echt zu der /1 Tö/-irristallachse, μ/ /001_7 eine Beweglichkeit μ im Falle eines Stromflusses pa~ rallel zu der /OO^-Kristallachse, und μ^/ϋθ_1_7 bezeichnet eine Beweglichkeit μ im Falle eines Stromflusses senkrecht zu der
\1enn die Plättchenoberfläche eine (111)-Kristallflache ist, ist. die Oberflächen-Beweglichkeit isotropisch, so daß sie einfach P als μ(ΐ1ΐ) bezeichnet ist. In der Figur sind μ/·/ϊ"ΐθ7 /μ(111), H fi~& I μ(ιιι), μι/δοι7 / μ(ιιι) und μ// /öo& / μ(ιιι) in bezug auf jeden" VJert von θ eingezeichnet. Durch die Figur wird bestätigt, daß die berechneten Ergebnisse qualitativ mit den experimentellen Ergebnissen übereinstimmen. '
Die folgenden Beziehungen wurden aus diesen Ergebnissen, erhalten:
(a) Für θ = 0° - 30° ist μ^/ΤΓρ7 > ^/^
(b) für θ ■= 40° -90° ist ii'/,/TTtiJ < ßL/JW
(c) für θ =0° - 45°, ausgenommen 45°» in der Ilichtung von (110) bis (100), μ^ /OC)Ij >
009816/1362
',Mc aus der Γ iß ur sa crcelieii ist, liegt ein leichter Y/echsel von μ "bei einem V,Ti:f.:el swischeii (110) und (0.01) oder bei 30° biß 40° vor, und CL3i* ';;ert von μ ist außerdem 1:1 Gin, so daß Icein ausgeprägter Tifekt erhalten werden kann. 'i)er Winkel zwischen (110) LUiCi (100) ocler 45° ist aus den gleichen oben beschriebenen Grunde aucg
l?cl£l:Vcli -aim der 31IuS eines lioehbev/eglichen Trägers tr eines am besten durch Auswahl der Richtung des S-tro.mflu.sauB eines I'ietalloxyd-rJiliuiuLi-ieldGfiekt-'TrarisiGiora in bezug auf dessen "u--3'tiramu0 riättcaeiiorieutieruiig ausgenutafc v/erden, vienn die Richtung
(1) parallel au der /TiJDZ-^iStIaIIaChSe im Palle der Plättchenflache, die oben unter (a) bestimmt ist;
(2) senkrecht su. der /Ti 0;7--^istallaohse für den Fall einer Plättchenfläche, wie sie oben unter (b) beschrieben ist; und
(5) senkrecht zu der /Ö01_7-Kristallachse für den Pail einer j.'iättcheiioberflache, wie sie oben unter (c) beschrieben ist,
verläuft.
Aus ?ig. 5 geht hervor, daß, wenn die (112)-ICristallflache verwendet wird, die L-ö'eherbev/eglichkeit in dem oben erwähnten Bereich (b) an besten ist; das Plättchen kann leicht geschnitten werden, Lind die Σ-iiergiehiveaudichte der Oberfläche ist relativ gering .Ähnliche Vorteile können ersielt werden, wenn eine Kristallfläche parallel zu der (112)-IfristalliTäche mit + 8° Toleranz verwendet .wird.
Entsprechend der Erfindung können ähnliche Ergebnisse nicht nur mit einem Silizium-Halbleiter, sondern auch mit einer ähnlichen Anordnung, in der Halbleiter mit Mamaiit-Tjrp-Struktur, z.B. ■Germanium,' halbleitender Diamant, Gornitrid oder Yerbindungs-Halbleitcr mit ZinkTjleiflB-iC'yrj-Strulctur., z.B. Galliumarsenid, Galliumphosphid, Indimnarsenid, Indiumantomonid, Indiumphosphid, GaI-liLimantimonid, verwendet werden, sofern die Intensität E eines
0098 16/1362
BAD ORIGINAL
elektrischen .Pcldos' in dor Ila'lb.leiter-ZvAlsoh'enccuiclrtgro.C -ir.-t.
■Z.U.'sind ähnliche Ergebnisse erhielt worden durch --die Verwendung eines Halbleiters mit Diaiaaut-Typ-Kri stall und einen Yerbindungs—Halbleiter mit Zlnklilende-^yp-Krißtall unter den Bedingungen E > 2 :·: 104 V/cm'bzw. E> 1 χ 104 Y/crn. Der Vorteil ttt-r Erfindung ist jedocb nicht zu erv;arten, wenn die Intenait:lt ,.) Geringer als 1 χ 101" Y/cn ist.
In der vorstellenden Beschreibung wurde ein rechtvrLnkligerGate-Bereich als ein Beispiel angegeben. Dieselben Ergebnisse können "bei Verwendung eines kamtiif ornigen G-ate-Bereichs orsielt "'>,:cr- Wk den, die auf die Richtung des I Ia up ti öcher stroniB ausgerichtet ißt.
Da das oben beschriebene Phänomen allgemein für die Löclierbev;eglichkeit in einem elektrischen i'eld hoher Intensität gilt, köum der gleiche Effekt nicht nur in iJetallo^yd-Silisiua-Poldeffekt-Transistoren,.sondern auch in Planar-Tranoistoren (im Ipalle eines pnp-Ubergangs ist eine Verwendung für den Löcherstromfläi?. in dem n-Bereieh"nöglich), verschiedenen Isolatoren anstelle des Oxyds,- z.B. Silisiutruiitrid, verö"chieden£nTvpcn von Dioden, I-Ietallorryd-Siliaiuai-Varactordioden und allen Halbleiter-Anordnungen, bei denen die Arbeitsbereiche sich auf Zwischenschichten befinden, die die x-'lattehenoberf Iac he berühren, einen 0:-:y df iltn und dergl. hergestellt werden.
00 98 16/1362
BAD

Claims (5)

  1. P a t e n t a n s p r ü c h e
    1i Ilalbleiter-Anordnimg, gekennzeichnet durch ein Substrat aus einem !ualbleiter aus der Gruppe der Halbleiter miij IDis.ci£iiit-3trLi;;.tur und dor Verbindungs-IIalbleiter mit Zinkblendestruktur, und mit aktiven Bereichen in der Oberfläche des Substrats, sowie durch das Pließen- eines Löcherstromes in ■ einem elektrischen Feld hoher Intensität, das in den aktiven Bereichen ausgebildet ist, wobei die Plußrichtung des Löcher stromes i*n einer spezifischen Kristallfläche verläuft und wobei, wenn die spezifische Kristallflache in einem /TloT-Bcreich oder dessen Äquivalent: liegt μχιδ. wenn ein Winkel O syrischen der IToivmalrichtung der spezifischen Kristallf lache und einer /Ti.07-Ach.se oder einer dazu äquivalenten ICrjstallachse zwischen 0 und 30° liegt (0° ausgenommen), die Richtung des Flusses des Löcherstromes parallel zu der /T107- oder einer dazu äquivalenten Kristallaehse verläuft, und wenn θ 40° bis 90° beträgt (90° ausgenommen), die Plußrichtung des Löcherstromes senkrecht zu der /TioT"- oder einer äquivalenten Kristallrich^ung verläuft,- und wobei, wenn die Krisfcallflache in einem /ßOlJ- oder dazu äquivalenten Bereich liegt,;r"wenn ein Winkel θ zwischen- der ITormalriehtung der Kristallfläche und einer /JiO/- oder dazu äquivalenten Kristallaehse zwischen 0 und 45° (0° und 45° ausgenommen) liegt, die Plußrichtung des Löcherstromes senkrecht su der /ßO\J- oder der dazu äquivalenten Kristallaehse verläuft.
  2. 2. Halbleiter-Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Plußrichtung des Löcherstromes von der spezifischen Kristallflüche mit + 8° iOolerana abweicht.
  3. 3. Halbleiter-Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die spezifische Kristallflächo parallel zu einer (112)-
    00 98 16/1362
    BAD ORIGINAL
    - ίο -■■■. ' ·
    JCristallfache oder parallel zu der (I12)-Kxistallflache mit +8° Toleranz liegt.
  4. 4. Halbleiter-Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Intensität des starken elektrischen Feldes in dem aktiven Bereich mehr als 1 χ 1 Cr V/cm beträgt.
  5. 5. Halbleiter-Anordnung nach Anspruch. 1, dadurch 'gekennzeichnet, daß das Substrat Source- und Drain-Bereiche aufweist, die getrennt auf der Oberfläche des Substrats ausgebildet sind und je eine x ^"-^e*1; fiabon, die dem des Substrats entgegengesetzt ist, sowie eine Isolierungsschicht, die auf der Oberfläche des Substrats zwischen dem Source- und Drain-Bereigh ausgebildet ist, eine Gate-Slektrode, die auf der Isolierungsschicht ausgebildet ist, und einen Kanal,-der zwischen dem Source- und Drainbereich an der Stelle direkt unterhalb der Isolierungsschicht ausgebildet ist, wobei' Source-Bereich, Drain-Bereich und der Kanal einen aktiven Bereich bilden, und der Loeherstrom durch den Kanal fließt.
    009816/1362
    BAD
    L e e r s e i t e
DE19691951986 1968-10-15 1969-10-15 Halbleiter-Anordnung Pending DE1951986A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7465368A JPS497632B1 (de) 1968-10-15 1968-10-15
JP8821468A JPS4831033B1 (de) 1968-12-03 1968-12-03
JP9235468A JPS5123863B1 (de) 1968-12-18 1968-12-18

Publications (1)

Publication Number Publication Date
DE1951986A1 true DE1951986A1 (de) 1970-04-16

Family

ID=27301575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691951986 Pending DE1951986A1 (de) 1968-10-15 1969-10-15 Halbleiter-Anordnung

Country Status (3)

Country Link
US (1) US3612960A (de)
DE (1) DE1951986A1 (de)
NL (1) NL6915569A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2396418A1 (fr) * 1977-06-29 1979-01-26 Tokyo Shibaura Electric Co Dispositif a semi-conducteurs integre dont les caracteristiques ne sont pas alterees par l'encapsulage

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL171309C (nl) * 1970-03-02 1983-03-01 Hitachi Ltd Werkwijze voor de vervaardiging van een halfgeleiderlichaam, waarbij een laag van siliciumdioxyde wordt gevormd op een oppervlak van een monokristallijn lichaam van silicium.
JPS5624380B2 (de) * 1973-07-13 1981-06-05
US4768076A (en) * 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes
US4777517A (en) * 1984-11-29 1988-10-11 Fujitsu Limited Compound semiconductor integrated circuit device
WO1990007796A1 (en) * 1989-01-03 1990-07-12 Massachusetts Institute Of Technology Insulator films on diamond
JP3017860B2 (ja) * 1991-10-01 2000-03-13 株式会社東芝 半導体基体およびその製造方法とその半導体基体を用いた半導体装置
JP3187109B2 (ja) * 1992-01-31 2001-07-11 キヤノン株式会社 半導体部材およびその製造方法
US5459085A (en) * 1994-05-13 1995-10-17 Lsi Logic Corporation Gate array layout to accommodate multi angle ion implantation
US5729045A (en) * 1996-04-02 1998-03-17 Advanced Micro Devices, Inc. Field effect transistor with higher mobility
US7186622B2 (en) * 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
US7298009B2 (en) 2005-02-01 2007-11-20 Infineon Technologies Ag Semiconductor method and device with mixed orientation substrate
EP2400530A3 (de) * 2005-06-20 2012-04-18 Nippon Telegraph And Telephone Corporation Diamanthalbleiterbauelement und Herstellungsverfahren dafür
US8530355B2 (en) 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
US20070190795A1 (en) * 2006-02-13 2007-08-16 Haoren Zhuang Method for fabricating a semiconductor device with a high-K dielectric
JP7078947B2 (ja) * 2017-02-06 2022-06-01 信越化学工業株式会社 ダイヤモンド製膜用下地基板及びそれを用いたダイヤモンド基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3152023A (en) * 1961-10-25 1964-10-06 Cutler Hammer Inc Method of making semiconductor devices
NL297836A (de) * 1962-09-14
US3476991A (en) * 1967-11-08 1969-11-04 Texas Instruments Inc Inversion layer field effect device with azimuthally dependent carrier mobility

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2396418A1 (fr) * 1977-06-29 1979-01-26 Tokyo Shibaura Electric Co Dispositif a semi-conducteurs integre dont les caracteristiques ne sont pas alterees par l'encapsulage

Also Published As

Publication number Publication date
US3612960A (en) 1971-10-12
NL6915569A (de) 1970-04-17

Similar Documents

Publication Publication Date Title
DE1951986A1 (de) Halbleiter-Anordnung
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE112015003943B4 (de) Halbleiterelement und kristalline Laminatstruktur
DE3324017C2 (de) Isolierschicht-Feldeffekt-Transistor
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE2242026A1 (de) Mis-feldeffekttransistor
DE2916364A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2422912A1 (de) Integrierter halbleiterkreis
DE2002810C3 (de) Halbleiterdiode zum Erzeugen oder Verstarken von Mikrowellen und Verfahren zu ihrem Betrieb
EP0129045B1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
DE1564151C3 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE3038571A1 (de) Zenerdiode
DE3040873A1 (de) Feldeffekttransistor
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2460682A1 (de) Halbleitervorrichtung
DE1764578A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt Transistor und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE2909996A1 (de) Nur-lese-speicher und verfahren zu seiner herstellung
DE3408285A1 (de) Schutzanordnung fuer einen feldeffekttransistor
DE1903342A1 (de) Halbleitervorrichtung
EP0098497A2 (de) IGFET mit Ladungsträgerinjektion
DE2012945C3 (de) Halbleiterbauelement
DE3414772C2 (de)
DE1514082A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2900639C3 (de) Stromspiegelverstärker in MOS-Bauweise

Legal Events

Date Code Title Description
OHW Rejection