DE19508149C2 - Niederfrequenz-Diskriminatorschaltung - Google Patents

Description

Die Erfindung betrifft eine Niederfrequenz-Diskriminator­ schaltung nach dem Oberbegriff des Anspruchs 1.

Eine solche Schaltung ist aus dem Artikel "Frequenz-Compara­ tor mit zwei Schwellen" in der Zeitschrift radio mentor electronic, 1980, Nr. 4, Jahrgang 46, Seiten 094 bis 095 bekannt. Eine weitere Schaltung zur Frequenzüberwachung ist in DD 213 518 A1 offenbart.

Es ist manchmal erforderlich, zwischen Signalen verschiede­ ner Frequenzen am unteren Ende des Frequenzspektrums zu un­ terscheiden. Ein Beispiel für diese Anforderung betrifft die Möglichkeit, in Deutschland Rufzeichen über ein schmales Frequenzband von 23 Hz bis 54 Hz zu erfassen. Vom gleichen Erfassungsgerät wird auch gefordert, daß es keine Rufzeichen erfaßt, welche unter 18 Hz oder über 64 Hz liegen. Es wird gewünscht, daß die Erfassung ein Verknüpfungssignal ergibt, das von einem Mikroprozessor gelesen werden kann.

Versuche, einer derartigen Anforderung gerecht zu werden, führten zu Softwareprogrammen, welche die Zeitabstände einer von einem Teil einer Ruferfassungschaltung erzeugten Recht­ eckwelle zählen. Diese Vorgehensweise funktionierte gut in Anlagen auf der Grundlage von schnellen Mikroprozessoren und in Anlagen mit kurzen Abständen zwischen den Unterbre­ chungsanforderungen unter Verwendung von Programmen, welche bei der Unterscheidung zwischen Signalen niedriger Frequenz auf die Unterbrechungsabstände bezogen sind.

Es zeigte sich jedoch, daß diese Vorgehensweise bei vielen Anlagen auf der Grundlage von langsameren Mikroprozessoren oder in Anlagen mit verhältnismäßig großen Abständen zwi­ schen den Unterbrechungsanforderungen nicht gut arbeitete, wenn die dazugehörigen Unterbrechungsgprogarmme zur Unter­ scheidung niedriger Frequenzen verwendet werden.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Dis­ kriminatorschaltung zu schaffen, welche die oben erwähnten Nachteile ausschaltet und auch bei Anlagen mit langsameren Mikroprozessoren oder mit größeren Abständen zwischen den Unterbrechungsanforderungen ein gutes Ergebnis liefert.

Diese Aufgabe wird erfindungsgemäß durch den Gegenstand des Anspruchs 1 gelöst.

Die Unteransprüche betreffen vorteilhafte Ausgestaltungen der Erfindung.

Die Erfindung ermöglicht die Unterscheidung zwischen Signa­ len niedriger Frequenz und liefert einen Logikausgang, der von Anlagen auf der Grundlage von langsamen Mikroprozessoren gelesen werden kann. Im allgemeinen wird das Eingangssignal unter Verwendung von zwei verschiedenen Zeitkonstanten inte­ griert, von denen jede auf die Grenzwerte des zu erfassenden Frequenzbereichs bezogen ist, wobei die integrierten Ergeb­ nisse jeweils bezüglich oberer und unterer Schwellenwerte überprüft werden. Die Prüfungsergebnisse werden auf vorzugs­ weise aus Flipflops bestehende Kippglieder geführt, um Verknüpfungssignale zu erzeugen, die von einem Mikroprozes­ sor gelesen werden können.

Gemäß der Erfindung besteht eine Niederfrequenz-Diskrimina­ torschaltung aus einer Einrichtung zur Abgabe eines Recht­ eckwellen-Eingangssignals, einer Einrichtung zum Integrieren des Eingangssignals, einer Einrichtung zur Bestimmung, ob das integrierte Eingangssignal zwischen oberen und unteren Schwellenwerten liegt, und einer Einrichtung zur Abgabe ei­ nes Ausgangssignals, welches anzeigt, wenn das integrierte Eingangssignal zwischen den Schwellenwerten liegt, wodurch bestimmt werden kann, daß die Frequenz des Eingangssignals zwischen den oberen und unteren Grenzwerten liegt.

In der vorgenannten Schaltung besteht die Einrichtung zur Abgabe des Eingangssignals aus einer Einrichtung zum Auf­ spalten eines Eingangssignals in zwei Schaltungswege, und die Integrierschaltung besteht aus einer Einrichtung zum Integrieren des Eingangssignals in jedem der Schaltungswege unter Verwendung verschiedener Zeitkonstanten, die jeweils auf den oberen bzw. unteren Grenzwert bezogen sind.

Die Bestimmungseinrichtung besteht aus zwei Vergleichsschal­ tungen, von denen jede auf einen Schwellenwert eingestellt ist, um ein entsprechendes integriertes Eingangssignal zu empfangen und ein Ausgangssignal der einen oder anderen Po­ larität abzugeben, je nachdem ob das entsprechende Eingangssignal oberhalb oder unterhalb des Schwellenwerts liegt, wobei die Einrichtung zur Abgabe eines Ausgangssi­ gnals aus zwei Flipflops besteht, von denen jedes zum Emp­ fang des Ausgangssignals des einen oder anderen Logikpegels und, je nach dem Logikpegel des entsprechenden Eingangssi­ gnals, zur Abgabe eines WAHR- oder UNWAHR-Ausgangssignals dient.

Anhand der Figuren werden Ausführungsbeispiele der Erfindung näher erläutert. Es zeigt:

Fig. 1 ein Schaltschema der bevorzugten Ausführungsform der Erfindung und

Fig. 2 ein Blockschaltbild eines zusätzlichen Merkmals einer Ausführungsform der Erfindung.

Wie aus Fig. 1 ersichtlich, wird ein Eingangssignal am Ein­ gang 3 aufgenommen, wo es in zwei Wege aufgeteilt wird, von denen jeder zum invertierenden Eingang eines Operationsver­ stärkers 5A bzw. 5B führt. Die nicht-invertierenden Eingänge der Verstärker 5A und 5B sind in herkömmlicher Weise gemein­ sam mit dem Abgriff eines Spannungsteilers verbunden, der aus Reihenwiderständen 7A und 7B besteht, die zwischen +5 V und Masse geschaltet sind, überbrückt durch einen Kondensa­ tor 7C.

Die Ausgänge der Verstärker 5A und 5B sind auf Integrier­ schaltungen 9A bzw. 9B geführt, die ebenfalls mit dem Ab­ griff eines Spannungsteilers verbunden sind, der aus Reihen­ widerständen 11A und 11B besteht. Dem Widerstand 11B ist ein Kondensator 11C parallel geschaltet. Die Zeitkonstanten der Integrierschaltungen sind verschieden und erzeugen verschie­ dene Rampenneigungen der Integrierungs-Ausgangssignale. So kann z. B. die Zeitkonstante der Integrierschaltung 9A mit einem Widerstand von 30 kOhm und einem Kondensator von 0,1 µFarad gebildet sein, wogegen die Zeitkonstante der Inte­ grierschaltung 9B mit einem Widerstand von 75 kOhm und einem Kondensator von 0,1 µFarad gebildet ist.

Die Ausgänge der Integrierschaltungen sind mit den entspre­ chenden nicht-invertierenden Eingängen von Vergleichsschal­ tungen 13A bzw. 13B verbunden. Die invertierenden Eingänge der Vergleichsschaltungen 13A bzw. 13B sind mit den Abgriffen von Spannungsteilern verbunden, welche für die eine Ver­ gleichsschaltung aus Reihenwiderständen 15A und 15B und für die andere aus Reihenwiderständen 17A und 17B bestehen, wo­ bei diese Reihenwiderstände zwischen eine Gleichspannungs­ quelle (z. B. +24 V) und Masse geschaltet sind. Bei einer Ausführungsform waren die Werte dieser Widerstände derart gewählt, daß sie +3,85 V am invertierenden Eingang der Ver­ gleichsschaltung 13B ergaben.

Lastwiderstände 19A bzw. 19B verbinden die Ausgänge der ent­ sprechenden Vergleichsschaltungen 13A bzw. 13B mit einer Spannungsquelle, z. B. +5 V.

Die Ausgänge der Vergleichsschaltungen sind mit den Rück­ setzeingängen (R) entsprechender Flipflops 21A bzw. 21B ei­ nes Kippglieds verbunden. Bei einer Ausführungsform sind die /Q- bzw. Q-Ausgänge der Flipflops 21A bzw. 21B mit den Ein­ gängen eines UND-Gatters 24 verbunden.

Beim Betrieb wird das Eingangssignal an den Eingang 3 ange­ legt; es muß Rechteckform aufweisen, und sein Zeitverlauf hängt von der Frequenz des zu unterscheidenden Signals ab. Wenn das zu erfassende Signal eine Sinuswelle ist, muß es in eine Rechteckwellenform umgesetzt werden, bevor es dieser Schaltung zugeführt wird.

Das Eingangssignal wird gleichermaßen auf die Operationsver­ stärker 5A und 5B geführt, wo es gepuffert und invertiert wird. Selbstverständlich kann der Puffer- und Invertier­ schritt wegfallen, wenn das Eingangssignal bereits in zwei Signalpfade aufgeteilt, gepuffert und in eine für die Inte­ grierung geeignete Form gebracht ist.

Das Ausgangssignal der Opreationsverstärker 5A bzw. 5B wird auf die Integrierschaltungen 9A bzw. 9B geleitet, welche die Rechteckwellenformen zu Rampenformen mit verschiedenen Zeit­ konstanten integrieren. So steigt z. B. die Rampenform einer Rechteckwelle, wenn sie in der Integrierschaltung 9B inte­ griert wird, langsamer an als wenn sie in der Integrier­ schaltung 9A integriert wird.

Die Ausgänge der Integrierschaltungen werden auf Vergleichs­ schaltungen 13A und 13B geführt, wo sie mit entsprechenden oberen und unteren Schwellenwerten verglichen werden. Die Schwellenwerte sind derart festgelegt, daß die Vergleichs­ schaltungen auf einen unteren Logikpegel springen, wenn ihre Eingangssignale unter deren entsprechenden Schwellenwert ab­ sinken. So geht der Ausgang der Vergleichsschaltung 13A auf den unteren Logikpegel, wenn die Eingangsfrequenz unterhalb eines oberen Schwellenwerts liegt, und der Ausgang der Ver­ gleichsschaltung 13B geht auf den unteren Logikpegel, wenn die Eingangsfrequenz unterhalb eines unteren Schwellenwerts liegt.

Die Ausgänge der Vergleichsschaltungen 13A und 13B werden in die Rücksetzeingänge der Flipflops 21A und 21B eingegeben und ergeben an deren Ausgängen die folgende Wahrheitswertta­ belle:

Diese Ausgangssignale können über einen Eingangs/Ausgangs- Anschluß eines Mikroprozessors eingelesen werden, um zu be­ stimmen, ob eine gültige Frequenz im Bereich zwischen den oberen und unteren Frequenz-Schwellenwerten erfaßt wurde. Um jedoch eine Prüfung bezüglich des Auftretens einer gültigen Eingangsfrequenz einzuleiten, müssen die Flipflops gesetzt werden. Dies erfolgt durch Anlegen eines Setz-Eingangssi­ gnals 23 an einen Starteingang 25, welcher mit den Setzein­ gängen (S) der Flipflops 21A und 21B verbunden ist. Das Setz-Eingangssignal soll eine zeitlich begrenzte Tiefpegel- Rechteckwelle von ca. 80 ms sein. Nach dem Setzen müssen die Ausgänge der Flipflops bezüglich der passenden Zustände überwacht werden, wie im obigen Beispiel einer Wahrheits­ werttabelle angegeben.

Für die durchgehende Überwachung der Eingangsfrequenz kann das Setz-Eingangssignal mit der Frequenz des Eingangssignals angelegt werden, und es kann zweckmäßigerweise vom Mikropro­ zessor oder von einer anderen Schaltung abgenommen und vom Eingangssignal abgeleitet werden.

Anstatt daß der Mikroprozessor die logischen Zustände von den Flipflops 21A und 21B erhält und daraus schließt, ob die Frequenz des Eingangssignals innerhalb des Bereichs liegt, kann der /Q-Ausgang des Flipflops 21A und der Q-Ausgang des Flipflops 21B auf die entsprechenden Eingänge eines UND-Gat­ ters 24 geführt werden. Der Ausgang des UND-Gatters liefert ein logisches WAHR-Signal, wenn das Eingangssignal zwischen den Eingangs-Schwellenwerten liegt. Ein Mikroprozessor oder eine andere Schaltung kann somit unterscheiden, ob sich die Frequenz des Eingangssignals innerhalb des Bereichs befindet oder nicht, indem sie den Logikpegel des Ausgangs des UND- Gatters überwacht.

Es ist zu beachten, daß die Frequenzen verschiedener Signale durch geeignete Wahl der Widerstands- und Kondensatorwerte der Diskriminatorstufen und durch geeignete Wahl der Schwel­ lenwerte der Vergleichsschaltungen unterschieden werden kön­ nen. Elektronisch steuerbare Potentiometer können zur Wahl der Frequenzbänder unter der Kontrolle eines Mikroprozessors verwendet werden.

Ein Blockschaltbild einer derartigen Wähleinrichtung ist in Fig. 2 dargestellt. Die Steuerausgänge eines Mikroprozessors 27 sind mit elektronisch steuerbaren Potentiometern 29 und 31 verbunden. Die Potentiometern 29 und 31 stellen die aus den Widerständen 11A und 11B gebildeten Spannungsteiler dar, und wahlweise auch die aus den Widerständen 15A und 15B ge­ bildeten Spannungsteiler. Selbstverständlich können zwei Spannungsteilersätze durch den Mikroprozessor gesteuert wer­ den, und desgleichen können die Kondensatoren und Widerstän­ de für die Einstellung der Zeitkonstanten der Integrier­ schaltungen 9A und 9B je nach Bedarf über den Mikroprozessor 27 geschaltet und verändert werden. Auf diese Weise können die zu unterscheidenden Frequenzen und Bänder mittels Pro­ grammsteuerung festgelegt werden.

Außerdem kann der Mikroprozessor 27 auch das Setzsignal 23 ausgeben, entweder wenn er eine Frequenzmessung durchführen will, oder auf periodischer Grundlage. Im letzteren Fall muß er die tatsächliche Signalfrequenz überwachen.

Claims (12)

1. Niederfrequenz-Diskriminatorschaltung mit den Merkma­ len:

• a) eine Einrichtung zur Abgabe eines Rechteckwellen- Eingangssignals (1),
• b) eine Einrichtung (9A, 9B) zum Integrieren dieses Eingangsssignales,
• c) eine Einrichtung (13A, 13B) zum Bestimmen, ob das integrierte Eingangssignal zwischen einem oberen und einem unteren Schwellenwert liegt,
• d) eine Einrichtung (21A, 21B) zur Abgabe eines Aus­ gangssignales, welches anzeigt, wenn das inte­ grierte Eingangssignal zwischen den Schwellwerten liegt, wobei die Frequenz des Eingangssignals be­ stimmt werden kann, ob diese zwischen oberen und unteren Grenzen bezogen auf die Schwellenwerte liegt,

gekennzeichnet durch die Merkmale:

• a) die Einrichtung zur Abgabe des Eingangssignals (1) weist Mittel auf, um das Eingangssignal in zwei Schaltungswege zu leiten,
• b) die Integriereinrichtung nach (b) weist in jedem der zwei Schaltungswege jeweils eine Einrichtung (9A, 9B) zum Integrieren des Eingangssignals unter Verwendung verschiedener Zeitkonstanten auf, wel­ che jeweils auf den oberen bzw. unteren Grenzwert der Frequenz bezogen sind,
• c) die Bestimmungseinrichtung (13A, 13B) nach (c) weist in jedem der zwei Schaltungswege jeweils eine Vergleichsschaltung (13A, 13B) auf, von denen jede auf einen Schwellwert eingestellt ist, um das im jeweiligen Schaltungsweg integrierte Eingangs­ signal zu empfangen und ein Ausgangssignal der einen oder der anderen Polarität abzugeben, je nachdem, ob das entsprechende, integrierte Ein­ gangssignal oberhalb oder unterhalb des Schwellen­ wertes liegt, und
• d) die Einrichtung zur Abgabe des Ausgangssignals nach (d) weist in jedem der zwei Schaltungswege jeweils ein Flip-Flop (21A, 21B) auf, von denen jedes im jeweiligen Schaltungsweg das Ausgangs­ signal der vorhergehenden Vergleichsschaltung (13A, 13B) empfängt und je nach dem Logikpegel des entsprechenden Eingangssignales zur Abgabe eines WAHR- oder UNWAHR-Ausgangssignals dient.

2. Diskriminatorschaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß sie ein UND-Gatter (24) enthält, von dem der eine Eingang mit dem /Q-Ausgang des einen Fli­ pflops (21A) und der andere Eingang mit dem Q-Ausgang des anderen Flipflops (21B) verbunden ist.

3. Diskriminatorschaltung nach Anspruch 2, dadurch gekenn­ zeichnet, daß die Grenzwerte für das Eingangssignal ca. 23-54 Hz betragen.

4. Diskriminatorschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein Puffer (5A, 5B) in jeden der beiden Schaltungswege für den Empfang des Eingangssignals und für die Weiterleitung desselben zu den Integriereinrichtungen (9A, 9B) geschaltet ist.

5. Diskriminatorschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jeder der Vergleichs­ schaltungen (13A, 13B) einen Spannungsteiler (15A, 15B; 17A, 17B) zum Einstel­ len der jeweiligen Schwellenwerte umfaßt, wobei die Spannungsteiler aus elektronisch steuerbaren Potentio­ metern (29, 31) bestehen.

6. Diskriminatorschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Ausgangssignale der einen oder anderen Polarität an die entsprechenden Rücksetzeingänge (R) der Flipflops (21A, 21B) angelegt sind, und daß die Schaltung außerdem eine Einrichtung zum Anlegen eines zeitlich begrenzten Setz-Eingangs­ signals (23) an entsprechende Setzeingänge (5) der Fli­ pflops (21A, 21B) zur Bestimmung der Ausgänge der Fli­ pflops (21A, 21B) enthält.

7. Diskriminatorschaltung nach Anspruch 6, dadurch gekenn­ zeichnet, daß das Setz-Eingangssignal (23) periodisch erfolgt und zeitlich derart gesteuert ist, daß es den Ausgangssignalen der einen oder anderen Polarität vor­ ausgeht, welche mit einem zeitlichen Zwischenraum an die Rücksetzeingänge (R) angelegt werden.

8. Diskriminatorschaltung nach Anspruch 6, dadurch gekenn­ zeichnet, daß das Setz-Eingangssignal (23) ein zeitlich begrenzter Rechteckwellen-Impuls mit niedrigem Logikpe­ gel ist.

9. Diskriminatorschaltung nach Anspruch 6, dadurch gekenn­ zeichnet, daß jeder der Vergleichsschaltungen (13A, 13B) einen Spannungsteiler (15A, 15B; 17A, 17B) zum Einstellen der entsprechenden Schwellenwerte enthält, wobei die Spannungsteiler aus elektronisch steuerbaren Potentiometern (29, 31) bestehen.

10. Diskriminatorschaltung nach Anspruch 9, dadurch gekenn­ zeichnet, daß sie ein UND-Gatter (24) enthält, von dem der eine Eingang mit dem /Q-Ausgang des einen Flipflops (21A) und der andere Eingang mit dem Q-Ausgang des an­ deren Flipflops (21B) verbunden ist.

11. Diskriminatorschaltung nach Anspruch 10, dadurch ge­ kennzeichnet, daß ein Puffer (5A, 5B) in jeden der bei­ den Schaltungswege für den Empfang des Eingangssignals und für die Weiterleitung desselben zu den Integrier­ einrichtungen (9A, 9B) geschaltet ist.

12. Diskriminatorschaltung nach Anspruch 11, dadurch ge­ kennzeichnet, daß die Grenzwerte für das Eingangssignal ca. 23-54 Hz betragen.