DE1938346C3 - Verfahren zur Teilwortadressierung in digitalen Rechenanlagen - Google Patents

Verfahren zur Teilwortadressierung in digitalen Rechenanlagen

Info

Publication number
DE1938346C3
DE1938346C3 DE19691938346 DE1938346A DE1938346C3 DE 1938346 C3 DE1938346 C3 DE 1938346C3 DE 19691938346 DE19691938346 DE 19691938346 DE 1938346 A DE1938346 A DE 1938346A DE 1938346 C3 DE1938346 C3 DE 1938346C3
Authority
DE
Germany
Prior art keywords
word
bit
length
value
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19691938346
Other languages
English (en)
Other versions
DE1938346B2 (de
DE1938346A1 (de
Inventor
Roger Andre Vaires Seine-et-Marne; Delaigue Serge Viroflay Yvelines; Cogne Pierre Henri Saint-Maur Val-de-Marne; Pain (Frankreich)
Original Assignee
International Standard Electric Corp, New York, N.Y. (V.StA.)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Standard Electric Corp, New York, N.Y. (V.StA.) filed Critical International Standard Electric Corp, New York, N.Y. (V.StA.)
Publication of DE1938346A1 publication Critical patent/DE1938346A1/de
Publication of DE1938346B2 publication Critical patent/DE1938346B2/de
Application granted granted Critical
Publication of DE1938346C3 publication Critical patent/DE1938346C3/de
Expired legal-status Critical Current

Links

Description

Die Erfindung bezieht sich auf ein Verfahren zur Teilwortadressierung in digitalen Rechenanlagen mit Speichern zur Aufnahme von Wörtern mit fester Länge, bei dem in einem Befehlswort zur Auswahl eines zu bearbeitenden Wortteils aus einem Wort fester Länge in einem ersten Teil die Position des Anfangs und in einem zweiten Teil die Länge des Wortteils angegeben werden.
Ein derartiges Verfahren ist aus der FR-PS 12 48 219 bekannt. In dieser Schrift ist angegeben, daß zur Teilwortadressierung ein Befehlswort in einem ersten Teil die Anfangsposition und in einem zweiten Teil die Länge des zu bearbeitenden Wortteils angibt. Bei einer festen Wortlänge von 10 Ziffern plus einem Zeichen werden für die Darstellung jeder Ziffer in binärer Form vier Bits verwendet. Hieraus folgt, daß für die Teilwortadressierung acht Bits benötigt werden.
Aus dem Buch von Speiser, »Digitale Rechenanlagen«, Springer-Verlag Berlin, 1967, Seite 273, ist es bekannt, ein besonderes Zeicher, das (^-Zeichen, als Zusatz zu allen Worten zu verwenden, um zwei Arten von Worten zu unterscheiden. Es kann so das Ende einer Zahlenreihe gekennzeichnet werden, oder es können imaginäre Zahlen damit bezeichnet werden, die Auswirkung erfolgt jeweils durch einen bedingten Sprungbefehl.
Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zur Teilwortadressierung anzugeben, bei dem die Anzahl der benötigten Bits für das Befehlswort gegenüber den bekannten Verfahren verringert ist.
Der Erfindung liegt dabei die Erkenntnis zugrunde, daß die Anfangsposition und die Länge des Wortteils in einem Wort fester Länge zueinander in einem bestimmten Verhältnis stehen. Ist beispielsweise die feste Wortlänge gleich 10 und die Anfangsposition des Wortteils gleich 6, so kann die Länge des Wortteils nur
4o H.eraurcn .» » ..."*»-'.die beiden Angaben fur den Wortteil einstellig zu kennzeichnen (= drei Bit) und dafür einen dritten Teil, bestehend aus einem Bit, anluhäneen Dieser dritte Teil gibt dann an, wie die hriden ersten Teile zu bewerten sind. Insgesamt erhält man auf diese Art eine Teilwortadressierung mit einer um ein Bit verringerten Anzahl von Bits, was eine bedeutende Verminderung darstellt.
Ausgestaltungen der Erfindung können den Unteransprüchen entnommen werden.
Nachfolgend wird ein Ausfuhrungsbe.sp.el der Erfindung anhand der Zeichnung erläutert; in diesem ist Fig. 1 ein Datenwort, in dem ein Wortte.I gekennzeichnet ist,
Fi s 2 eine Tabelle,
FiK 3 eine Schaltungsanordnung zur Auswertung des Bits im dritten Teil des Befehlswortes.
Fi 1 zeigt ein Datenwort MD mit 15 B.ts, d.e von 0 bis 14 numeriert sind und in denen ein Wortteil TR abeeerenzt ist (schraffierter Te.l), der aus den B.ts der Nummern 7 bis 12 besteht. Dieser Wortteil kann durch eine Angabe BT identifiziert werden, d.e d.e Position des erswn Bits des Wortteils (AT= 7) liefert, und durch ene Angäbe LG, die die Anzahl der Bits des Wortteils LG = 6) liefert. Die Angabe BT kann alle möglichen Werte von 0 bis 14 und die Angabe der Länge LG kann alle möglichen Werte von 1 bis 15 annehmen, jede dieser Angaben erfordert in Binärform vier B.ts. das sind acht Bits für die Angabe eines Wortte.ls. Mit dem Verfahren nach der Erfindung kann d.e Zahl der B.ts fur diese Angaben verringert werden. Im Beispiel der Fiel kann die Summe der Angaben BT und LG den Wert 14 nicht überschreiten. Dies bedeutet, daß die Anzahl der verschiedenen Wortteile nicht 15-15, sondern 1+2 + 3 ... +15 oder 120 ist, wie aus Fig.2
hervorgeht. ...
Fig 2 ist eine Tabelle, die einerseits die Anzahl der verschiedenen möglichen Wortteile im Fall der F.g.l und andererseits ein besonderes System fur das Verfahren nach der Erfindung zeigt. Die Spalten dieser Tabelle entsprechen den verschiedenen möglichen Werten der Angabe BTdtr Position des ersten Bits und die Reihen den verschiedenen möglichen Werten der Angabe LG der Anzahl der Bits des Wortteils.
Bei ST=O (Beginn des Wortteils bei dem Bit Nr. 0) kann die Länge der möglichen Wortteile alle Werte von 1 bis 15 annehmen, während bei BT= 1 die Länge nicht überschreiten kann, sonst würde der Wortteil über das Datenwort MD hinausgehen. Bei BT= 2 kann in ähnlicher Weise die Länge der Wortteile 13 nicht überschreiten usw., bis bei ΒΓ=14 für die Länge der Wortteile nur noch 1 bleibt. Die maximal mögliche Anzahl von verschiedenen Wortteilen ist deshalb tatsächlich gleich 120. Diese Zahl ist kleiner als T = 128. Folglich kann jedes Wortteil durch eine 7- anstatt einer 8-Bit-Angabe bestimmt werden.
In jedem Abteil der Tabelle in Fig.2 ist eine Zahl beschrieben, die aus drei Ziffern besteht und in Oktal-Form ausgedrückt ist. In der Praxis können die rechte und die mittlere Ziffer alle Werte zwischen 0 und 7 annehmen und werden durch drei Bits in Binärform ausgedrückt. Die Ziffer links nimmt nur die Werte 0 und 1 an. Ein Bit reicht aus, dies darzustellen, und die in die
f>0
55
6o
<>5
I 9
46
Abteile der Tabelle geschriebenen Zahle;:, die die Angaben für die verschiedenen Wortteib sind, können durch sieben Bits dargestellt werden.
Das Verfahren zur Teilworiitdressierung enthält somit gemäß der Erfindung einen ersten Teil aus der initiieren Ziffer, dem besonders die Position des •V'.fangs des Wortteils zugeordnet ist, einen '/weiten Teil •.ins der Ziffer rechts, dem besonders die Länge des Woriteils zugeordnet ist, und einen dritten 'Veil air, der /iifer links, dem aus einem Bit besteht.
i)ie Tabelle der F i g. 2 zeigt, daß so lange, wie die : anye des Wortteils den Wen S nicht überschreitet und he Anfangsposition den Wert 7 nieiv überschreitet, das ;!- des dritten Teils dann den Wen 0 aufweis! und in der .\;;[;;ihe nicht stört.
.Venn dann die Länge de< Wortteiis tion Wert 8
^erschreitet, nimmt das Bii den Wert 1 an und wird /um Ergänzen der Längenanzeige (mittlere Ziffer) .•.■rwendet. Dadurch können dann die Werte 10 bis 16 in ;ktal-Form zusammengesetzt werden, die die Längen it 9 bis 15 kennzeichnen.
Γ.;-, bieiben jetzt die Angaben zu bestimmen, bei denen die Anfangsposition einen höheren Wert als 7 hat. Das :iw besitzt noch den Wert 1 und dient jetzt zum i::>'anzen der Angabe der AnfaiiKsposition, die durch ;!c- Ziffer rechts gegeben ist. Da nun gewalts-.m -,lusi-jeschlossen wird, bereits benutzte Angaben 'zt: gebrauchen, könnte man die beiden Ziffern rechts \>\ ihren Komplementärwert zu 7 ändern. In dei ersten Reihe (/-G=I) wären die Angaben hinter 007 nunualerweise 100. 101, 102 ... Diese Angaben dienen aber bereits für /.G=9. Beim Krser/en der beiden / ufern rechts durch ihren 'Komplementärwert zu 7 verden 177, 176. 175 ... erhalten. Diese Angaben sind verfügbar, weil sie nicht den für die Anfangspositionen •■.■du 0 bis 7 verwendeten Kombinationen entsprechen.
Wenn somit der Teil der Kombinationen betrachtet
.1Vi. die praktisch für die Anfangsposiiionen von 0 bis 7 ;'CiUItZt werden, von dem das Ganze eine Fläche M ist diese Tabelle in Fi g. 2 unvollständig, lim sie
/li vervollständigen, wird eine dreieckige Fläche /V/ abgegrenzt und durch Rotation in Richtung des Pfeils an die rechte Seite der Fläche M übertragen, und so ergeben sich die notwendigen weiteren Kombinationen.
Wenn das Bit des dritten Teils den Wert ! besitzt, kann sich eine Kombination in der Flache Moder in der Mäche M befinden. Es ist dies leicht durch Addition der zwei Ziffern rechts zu erkennen. Bei einer Summe gleich oder kleiner als 6 würde die Kombination zur Fläche M gehören und bei gleich oder größer als 8 zur Fläche M.
Das Verfahren nach der Erfindung kann auch bei Worten verschiedener Längen angewendet werden. Es würde dann notwendig sein, eine Tabelle ähnlich der nach Fig. 2 und nach den gleichen Grundsätzen, aber mit der entsprechenden Anzahl von Reihen und Spalten aufzustellen. Ferner ist es durch einen Kunstgriff möglich, auch die Zahl der verschiedenen möglichen Wortieile zu begrenzen, um die Anwendung des Verfahrens nach der Erfindung zu erleichtern. Wenn beispielsweise ein Datenwort 16 Bits besitzt, wird vereinbart, daß ein Wortteil mit nur 1 Bit. nicht verarbeitet wird. Dies führt dann zu dem Fall eines Wortes von 15 Rits zurück, der in den F i g. 1 und 2 mit nur dem Unterschied dargestellt tsl, dull die Rahen in der Tabeil-? der Fig. 2 an Stelle von IXi- 1 bis 15 von /i7 = 2 bis Ib laufen.
F i g. 3 zeigt eine .Schaltungsanordnung, die das Umwandeln eines 7-Bit·· Befehlswortes in eine 8-BiI-Angabe zum Steuern eines Computers ermöglicht.
Die Ziffer rechts in der Tabelle in F i g. 2 ist durch drei Hits ,A. B, C und ihren entsprechenden Komplementärwerten A, ß und C angegeben. Ähnlich ist die mittlere Ziffer durch die Bits C Fund Fund ihre Komplementär werte D, Fund Fgegeben. Die linke Ziffer ist durch das Bit C angegeben. Schließlich liefen ein in der Figur nicht dargestellter Analysenkreis ein Signa! M, wenn eine zu übertragende -\ngabe /ur Fläche M in der Tabelle der F i g. 2 gehört, oder ein Signal M, wenn es zur Fläche Mgehövl.
Die Übertragung des Bits A ist durch ein durch Λ-/ »esieuertes UND-Tor pt 1 bedingt. Ein UND-Tor wird einfach durch einen kleinen diagonalen Strich bei der Kreuzung der Leitung von Λ mit der von M dargestellt. Ähnlich ist die Übertragung des Bits Ά durch ein von /Vf gesteuertes UND-Tor pt 2 bedingt. Die Ausgänge der I 'ND-Tore pt 1 und pt 2 sind durch ein ODER-Tor p: > miteinander verbunden, dargestellt durch kleine Dreiel·. !;,;, die Entkopplungsdiodcn darstellen, das ein Signal ' -'/'//Oliefert, das entweder Λ oder Λ entsprich!
Wenn M vorgesehen ist, wird die 7-Bi'.F.ipgangskom hip.-.ition G bis .Λ eine 4 Bit-Angabe LG liefern, die G F, I- und D entspricht, d.h., die der mittleren Ziffer der labeile in Fig. 2 entspricht, ergänzt durch das Bit ('Ziffer links) und eine -I-Bit-Angabe BT. deren drei Stellen rechts C1 ßund A entsprechen und die links chic Null hat, das das UND-Tor ρ: Λ gesperrt ist. Dagegen entspricht bei M die Angabe LG, F, !■' und I) (Komplement zu 7 der mittleren Ziffer), und die Angabe />/" entspricht G, C, B und A (Komplement /u 7 der /iii'er rechts, vergrößert durch das Bit links).
Die der Erzeugung des Signals Λ/ dienenden Kreise werden hier nicht beschrieben. Irr: Fall des in F : ;;. 2 gezeigten Beispiels ist die entsprechend-..· genaue Ionische. Funktion:
a ; /■' .ι: η. •Λ ' - η Il I)
ί ί. ./·. j). if * Ι',)
ί /■' /- ι ( ' /ί.
i /■■./■:/>
ιc./-;
ss Die Mentsprechende logische Funktion ist ähnlich. In der Praxis kann versucht werden, nur M zu erzeugen r-'d davon M durch Umkehrung abzuleiten. Die einzige Folge davon würden die nicht benutzten Kombinationen sein, die nicht in Rechnung gestellt werden. Aber
co dies beweist nicht einen hindernden Nachteil. F.s ist auch möglich, den Vorteil dieser nicht benutzten Kombination durch ihre Klassifizierung in A·/oder Ki wahrzunehmen, um die logische Funktion ^< <'·* Xl (oder hf) zu
J HIu1J

Claims (3)

Patentansprüche:
1. Verfahren zur Teilwortadressierung in digitalen Rechenanlagen mit Speichern zur Aufnahme von Wörtern mit fester Länge, bei dem in einem Befehlswort zur Auswahl eines zu bearbeitenden Wortteils aus einem Wort fester Länge in einem ersten Teil die Position des Anfangs und in einem zweiten Teil die Länge des Wortteils angegeben werden, dadurch gekennzeichnet, daß zur Verminderung der Anzahl der Bits im ersten und zweiten Teil des Befehlswortes ein dritter Teil aus einem Bit vorgesehen ist, der den ersten oder zweiten Teil des Befehlswortes durch Anreihen an die höchstwertige Stelle ergänzt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei einem Bit im Wert 0 der erste und der zweite Teil jeweils unmittelbar die Position des Anfangs bzw. die Länge des Wortteils angeben.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei einem Bit im Wert 1 die kombinierten Werte der beiden Teile geprüft werden und bei einem Gesamtwert kleiner als ein bestimmter Wert das Bit den ersten Teil ergänzt und bei einem Gesamtwert größer als der bestimmte Wert das Bit den zweiten Teil ergänzt.
höchstens fünf sein. Bei einer festen Wortlange von 16. w°e es allgemein üblich isi, ,st mindestens eine der h· ?Hen Angaben für das Wertteil dez.mal einstellig. Diese Aufgabe wird durch die im Anspruch 1
DE19691938346 1968-08-02 1969-07-29 Verfahren zur Teilwortadressierung in digitalen Rechenanlagen Expired DE1938346C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR161600 1968-08-02
FR161600 1968-08-02

Publications (3)

Publication Number Publication Date
DE1938346A1 DE1938346A1 (de) 1970-04-09
DE1938346B2 DE1938346B2 (de) 1977-05-05
DE1938346C3 true DE1938346C3 (de) 1977-12-22

Family

ID=

Similar Documents

Publication Publication Date Title
DE2521436C3 (de) Informationswiedergewinnungsanordnung
DE2756890C2 (de) Schaltungungsanordnung zur Steuerung der Datenübertragung zwischen einer zentralen Verarbeitungseinheit und einer Mehrzahl peripherer Einheiten
DE2502910C2 (de) Informations-Sortiereinrichtung
DE2551239C3 (de) Datenverarbeitungsanlage
DE2302074A1 (de) Speicherschutzanordnung in einem multiprozessorsystem
DE2758829C2 (de) Datenverarbeitungsanlage mit mehreren Prozessoren
DE2718110A1 (de) Datenverarbeitungseinheit
DE3855494T2 (de) Abfragevorrichtung und -methode
DE2133638C3 (de) Verfahren zum Betrieb eines lernfähigen Systems aus in Kaskade geschalteten, zur nicht linearen Datenverarbeitung geeigneten lernfähigen Datenverarbeitungseinheiten
DE68913373T2 (de) Verfahren zur gleichzeitigen Dateneingabe in überlappende Fenster.
DE1774314B1 (de) Einrichtung zur maschinellen zeichenerkennung
DE2821110C2 (de) Datenspeichereinrichtung
DE2054941C2 (de) Anordnung zur Auswahl von Datensätzen
DE2846054C2 (de) Schaltungsanordnung zur Erweiterung des Adressierungsvolumens einer Zentraleinheit, insbesondere eines Mikroprozessors
DE69033371T2 (de) Statusregister für einen Mikroprozessor
DE1938346C3 (de) Verfahren zur Teilwortadressierung in digitalen Rechenanlagen
DE2235802A1 (de) Verfahren und einrichtung zur pruefung nichtlinearer schaltkreise
DE3927343C2 (de) Programmierbare Fuzzylogikschaltung
DE19718479C1 (de) Chipkarte mit Speicherzugriffsmaximierung und Protokollierung
DE2625183B2 (de) Datenverarbeitungseinrichtung
DE2233164A1 (de) Schaltungsanordnung zur ausblendung eines beliebig waehlbaren bereichs einer bitfolge bei deren uebertragung zwischen zwei registern
EP0643353A1 (de) Vorrichtung und Verfahren zur Datenverarbeitung
DE1938346B2 (de) Verfahren zur teilwortadressierung in digitalen rechenanlagen
DE2830467C2 (de) Informationsverarbeitungs-Einrichtung
DE2555248C2 (de) Anordnung zum selbsttätigen Erkennen von Informationen