DE1936244B2 - Schaltungsanordnung zur umsetzung eines zwischen zwei schwingungsfrequenten wechselnden eingangssignalen in ein zwischen zwei spannungsniveaus wechselndes signal - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsan- hinaus ändert, der zwischen den beiden genannten

irdnung zur Umsetzung eines zwischen einer ersten vorbestimmten Werten liegt, wird sichergestellt, daß

and einer zweiten Schwingungsfrequenz wechselnden die Kippschaltung nicht auf kurzzeitige Schwankun-

Eingangssignals in ein zwischen einem ersten und gen des Eingangssignals anspricht, sondern aus-

iinem zweiten Spannungsniveau wechselndes Signal 5 schließlich auf die über einen längeren Zeitraum,

mit einem Detektor zur Erzeugung von mindestens je etwa über eine Bitperiode, integrierten Signalimpulse,

einem eine vorgegebene Pulslänge und eine vorge- Ausführungsbeispiele der Erfindung werden nach-

gebene Pulshöhe aufweisenden Signalünpulses für stehend im Zusammenhang mit den beiliegenden

jede Schwingungsperiode des genannten Eingangs- Zeichnungen näher beschrieben. In den Zeichnungen

signals. ίο zeigt

Bei einer bekannten Schaltungsanordnung dieser Fig. 1 ein erstes Ausführungsbeispiel einer er-Art (deutsche Auslegeschrift 1 262 332) wird bei je- findungsgemäßen Schaltungsanordnung, teilweise als dem zweiten Nulldurchgang des Eingangssignals ein Blockschaltbild, die in Analogtechnik arbeitet; und Signalimpuls vorgegebener Pulslänge und vorgegebe- F i g. 2 ein weiteres Ausführungsbeispiel einer erner Pulshöhe erzeugt, so daß sich genau ein Signal- 15 findungsgemäßen Schaltungsanordnung, teilweise als «npuls für jede Schwingungsperiode des Eingangs- Blockschaltbild, die in Digitaltechnik arbeitet, iignals ergibt. Diese Signalimpulse werden einer F i g. 1 zeigt ein .Analogsystem zur Umwandlung Serienschaltung von Zeitgliedem sowie den Eingän- von durch zwischen einer ersten und einer zweiten gen von Torschaltungen zugeführt, wobei die Tor- Frequenz wechselnde Signale dargestellte Datenbits lchaltungen durch von den Zeitgliedern erzeugte 20 in eine zwischen einem ersten und einem zweiten Steuersignale gesteuert werden. Mit den Ausgängen Pegel wechselnde Spannung. Aus Gründen der Klarier Torschaltung ist eine bistabile Kippschaltung heit werden die folgenden beispielhaften Parameter verbunden, und die Schaltungsanordnung ist so ge- benutzt. Es ist jedoch zu beachten, daß im Rahmen troffen und die Zeitkonstanten der Zeitgrieder sind so der Erfindung auch andere Parameter zur Anwendimensioniert, daß je nach zeitlichem Abstand der 25 dung kommen können. Die maßgebende Bitgeschwin-Signalimpulse voneinander, also je nach Frequenz digkeit ist 600 Bits pro Sekunde. Ein Zeichenbit wird des Eingangssignals, die Kippschaltung in ihren durch ein Signal dargestellt, das eine Frequenz von einen oder in ihren anderen Zustand geschaltet wird. 1200Hz hat; ein Zwiachenraumbit wird durch ein Zum Umschalten der Kippschaltung genügt dabei Signal mit einer Frequenz von 2200 Hz dargestellt, bereits ein einzelner mit geändertem zeitlichen Ab- 30 Demgemäß ergeben sich während jeder Bitperiode stand eintreffender Signalimpuls, d. h. r"er Zustand vier Halbzyklen der 1200 Hz-Wellenform und 7 HaIbder Kippstufe kann bereits durch eine einzelne Wech- zyklen der 2200 Hz-Wellenform. Mit anderen Worselstromperiode bestimmt werden. ten ergeben sich vier Nulldurchgänge der 1200 Hz-Es ist ferner bekannt (deutsche Patentschrift Wellenform und sieben Nulldurchgänge der 2200 H7-854 371), hochfrequente Telegraphiesignale mittels 35 Wellenform in jeder Bitperiode, einer integrierenden Schaltung abzutasten. Die hoch- Es hat sich gezeigt, daß der Nachweis der NuIlfrequenten Telegraphiesignale, die aus Stromstoß durchgänge die zuverlässigste Art des Datennach- oder aus Strompause bestehen können, werden dabei ^we's^es darstellt. Daher werden die Datenbits in Form gleichgerichtet, und die entstehenden Gleichstrom- ^iOn im wesentlichen sinusförmigen, zwischen zwei signale mittels Integrationskondensatoren integriert, 40 Frequenzen wechselnden Signalen von einer Daten- und die Ladung der Integrationskondensatoren wird quelle 8 dem Nulldurchgangsdetektor 10 zugeführt, zur Steuerung von Relais verwendet. Eine derartige Die Sinuswellenform wird vom Verstärker 10/i ver-Abtastschaltung kann jedoch nicht dazu verwendet siärkt und dem Begrenzungsverstärker 1OF zugeführt werden. Eingangssignale verschiedener Frequenz, wie zur Bildung einer im wesentlichen rechteckigen WeI-sie auf dem Gebiet der Datenverarbeitung zur bi- 45 lenform. Die Rechteckwellenform wird von dem nären Darstellung von Daten verwendet werden, Differenziergerät IOC differenziert und über den voneinander zu unterscheiden. Gegentaktverstärker IOD dem Vollweggleichrichter Die Aufgabe der vorliegenden Erfindung ist es, 1OE zugeführt. Der Ausgang des Gleichrichters 10 £ eine Schaltungsanordnung der eingangs genannten wird durch den Verstärker 1OF verstärkt, dessen Art so auszubilden, daß deren Zuverlässigkeit erhöht 50 Ausgang daher in einer Serie von Gleichstromimwird. pulsen besteht, wobei jeder Impuls einen Nulldurch-Diese Aufgabe wird erfindungsgemäß dadurch ge- gang darstellt. Für jeden Halbzyklus des Signals von löst, daß eine mit dem Detektorausganj; verbundene der Datenquelle 8 gibt es einen Impuls. Da jedes der Impulsakktimulationseinrichtung zur Erzeugung eines Elemente des Nulldurchgangdetektors 10 bekannt ist, der Auftrittsgeichwindigkeit der Signalimpulse im 55 wird dieser nicht weiter beschrieben, wesentlichen "proportionalen Ausgangssignals und Die Impulse werden einem monostabilen Multividurch eine mit der Tmpulsakkumulationseinrichtung bratorl2 zugeführt, der für jeden vom Nulldurchverburtdene Kippschaltung zur Erzeugung einer gangsdetektor 10 eingehenden Impuls einen Impuls Spannung des ersten Niveaus solange das Ausgangs- von 50 usek liefert. Die Vorderflanke jedes Impulses signal der Impulsakkumulationseinrichtung unter 60 von dem monostabilen Multivibrator 12 löst den einem ersten vorbestimmten Wert liegt, und zur Er- monostabilen Multivibrator 14 aus, der einen Impuls zeugung einer Spannung des zweiten Niveaus, solange von 25 fisek liefert. Da derartige Multivibratoren gedas genannte Ausgangssignal oberhalb eines zweiten maß dem Stande der Technik bekannt sind, werden vorbestimmten Wertes, der größer ist als der erste sie nicht näher beschrieben. Die Impulse vom monovorbestimtnte Wert, liegt. 65 stabilen Multivibrator 14 werden der Leitung Ll und Dadurch, daß die Umschaltung der Kippschaltung dem Phasenumkehrverstärkef 16 zugeführt. Die iners! erfolgt, wenn das Ausgangssignal der Impuls- vertierten Impulse werden der Leitung L2 und dem akkiitnulationseinrichtung sieh über einen Bereich monostabilen Präzisionsmultivibrator 18 zugeführt.

3ie Multivibrator™ 12 und 14 wirken zusammen iur Flankenbegrenzimg, d. h. sie stellen sicher, daß ;ür jeden Nulldurehgnng ein einzelner Impuls erzeugt vvird, selbst wenn die ursprüngliche Wellenform eine WeUigkeit aufweist. Der Multivibrator 14 und der Phasenumkehrverstärker 16 wirken zusammen zur Erzeugung von zwei phasenverschobenen Übertragungsimpulsen zur Betätigung der Ubertragungsstufe 28 für jeden Nulldurchgang, wie noch nachgehend beschrieben wird.

Der monostabile Präzisionsmultivibrator 18 übertriigt für jeden empfangene» Impuls einen an der Ablaufseite des empfangenen Impulses beginnenden Impuls einer Dauer von 136 usek.'Obwohl der Multivibrator 18 von herkömmlicher Bauart ist, sollten seine Komponenten so gewählt werden, daß genaue Zeitfolgeimpulse erzeugt werden, die in bezug auf Temperatur unempfindlich sind. Insbesondere sollten 1 °/o Abweichung aufweisende Widerstände mit niedriger Temperaturabweichung benutzt wercen. Weiter- zo hin kann es wünschenswert sein, andere bekannte Temperatur- und Spannungsstabilisierungstechniken anzuwenden. Die vom Multivibrator 18 erzeugten Impulse genauer Zeitdauer, die eine negative Polarität haben, werden über den Verstärker 20 und die Leitung L3 der Präzisionsstromquelle 22 zugeführt. Die Präzisionsstromquellc 22 weist einen gemeinsamen Emitterverstärker 22 A und einen Konstantstromverstärker 22 B auf. Wenn der gemeinsame Emitterverstärker 22/1 einen negativen Impuls erhält, wird für die Dauer des negativen Impulses Strom einer konstanten Amplitude von dem Konstantstromverstärker 22 B übertragen.

Der gemeinsame Emitterverstärker 22,4 weist einen NPN-Transistor Tl auf mit einem Emitter, der mit einer negativen Spannungsquelle von — 6 V verbunden ist, einer Basis, die über den Widerstand Rl mit der Leitung L 3 und über den Widerstand R 2 mit einer negativen Spannungsquelle von -- 6 V verbunden ist, und mit einem Kollektor, der über die hintereinandergeschalteten Widerstände R 3 und R 4 mit einer positiven Spannungsquelle von 20 V verbunden ist.

Der Konstantstromverstärker 22 B weist die PNP-Transistoren T2 und T3 auf, deren Kollektoren mit der Leitung L 4 verbanden sind. Die Basis des Transistors Γ 2 ist mit dem Emitter des Transistors Γ 3 verbunden. Die Basis des Transistors T3 ist an eine leicht positive Spannung (etwa 1 V) festgeklemmt mittels ihrer Verbindung mit dem Verbindungspunkt ;o des Widerstandes R 21 (der mit der positiven Spannungsquelle von 20 V verbunden ist) mit der Anode der Diode Dl, deren Kathode mit der positiven Spannungsquelle von 1 V verbunden ist. Der Emitter des Transistors T 2 ist mit dem Wideistand R 5 verbunden, dessen anderes Ende mit der Kathode der Diode D 2 verbunden ist. Die Anode der Diode D 2 ist an den Verbindungspunkt der Widerstände R 3 und R 4 angeschaltet. Die Kathode einer Zenerdiode Z1 ist mit dem Verbindungspunkt des Widerstandes RS mit der Diode D 2 verbunden, und die Anode der Zenerdiode ZI. ist mit dem Verbindungspunkt der Diode D1 und dem Widerstand R 21 verbunden. Die Transistoren T 2 und T 3 sind so miteinander verbunden, daß sif als ein einziger Transistor mit einem sehr hohen /?-Wert wirken. Die Zenerdiode Zl bewirkt einen festen Spannungsabfall zwischen der «η«!« des Transistoiä T3 und dem Verbindungspunkt der Diode D 2 mit dem Widerstand R S. Daher ist die Spannung am Widerstand R 5 konstant, solange die Kollektoren der Transistoren T2 und T 3 weniger positiv sind als die Spannung an der Basis des Transistors Γ 3.

Während des Betriebes, in Abwesenheit eines negativen Impulses auf der Leitung L3, ist der Transistor Π leitend, wobei er die Spannung seines Kollektors auf im wesentlichen die Spannung seines Emitters herabsetzt. Die Diode D 2 ist rückgespannt und nichtleitend, In Gegenwart eines negativen Impulses auf der Leitung L 3 wird der Transistor Γ1 abgeschaltet, und seine Kollektorspannung ist hoch. Die Diode D 2 ist leitend, und Strom fließt von der 20 V-Stromquelle über die Diode D 2, den Widerstand R 5, die Transistoren T 2 und Γ 3 und die Leitung LA zum Integrationskondensator C2. In diesem Zeitpunkt ist der Stromfluß konstant wegjn der festen Spannung an der Ba'^-'. des Transistors T3, wie bereits beschrieben wurde. Da die Dauer des negativen Impulses festgelegt ist, wird dem Integrationskondensator C 2 eine festgelegte Lading zugeführt Demgemäß steigt die Spannung am Kondensator C 2 und am Verbindungspunkt / 2. Immer, wenn diese Spannung dazu neigt, die Spannung an der Basis des Transistors Γ3 zu übersteigen, fließt Strom vom Kollektor zur Basis des Transistors 73. Ein Festlegen der Spannung der Basis des Transistors T3 auf einen Wert, der der Spannung am Verbindungspunkt J 2 äquivalent ist, wenn die korrekte Periodenzahl von Hochfrequenzsignalen in einer Bitperiode empfangen wird, stellt sicher, daß die Spannung am Verbindungspunkt J 2 niemals eine obere Grenze überschreitet, so daß der Endausgang nur vom ersten vorausgehenden Bit beeinflußt wird.

Die konstante Präzisionsstromentnahmestufe 24 weist NPN-Transistoren Γ 4 und TS auf, deren Kollektoren über die Leitung L 5 mit dem Verbindungspunkt/2 verbunden sind. Die Basis des Transistors T 5 ist mit einer negativen — 6 V-Spannungsquelle verbunden. Der Emitter des Transistors X 5 ist mit der Basis des Transistors Γ 4 verbunden. Der Emitter des Transistors Γ 4 ist über den Widerstand R 6 mit dem Verbindungspunkt /1 verbunden, welcher über den Widerstand R 7 mit einer — 26 V-Spannungsquelle verbunden ist. Die Anode einer Zenerdiode Z 2 ist mit dem Verbindungspunkt /1 verbunden, und ihre Kathode ist mit der Basis des Transistors T5 verbunden, wodurch die Spannung zwischen der üa"-is des Transistors T 5 und dem Verbindungspunkt /1 festgelegt wird. Demgemäß liegt am Widerstand R 6 eine fesie Spannung an, solange die Spannung an dt η Kollektoren höher ist als die Spannung de<- Basis des Transistors Γ5. Daher fließt ein konstanter Strom von dem Irtegrationskondensator C 2 über die Leitung LS, die Transistoren T4 und TS, den Widerstand R 6 und den Widerstand R 7 zur negativen — 26 V-Spannungsquelle; dabei ergib! sich nur die im folgenden beschriebene Ausnahme.

Es ist zu beachten, daß, wenn die Spannung am Verbindungs^unkt / 2 dazu neigt, unter den Wert der Basisspannung des Transistors TS abzufallen, Strom von der Basis zum Kollektor dieses Transistors fließt. Daher wird der kleinste Spannungsausbruch der am Verbindungspunkt J 2 anliegenden Spannung an die Spannung an der Basis des Transistors TS geklemmt. Indem die Spannung an der Basis im wesentlichen gleich der Spannung am Verbindungs-

punkt/2 gewählt wird, wenn die korrekte Periodenzahl von Niederfrequenzsignalen in einer Bitperiode empfangen wird, wird sichergestellt, daß die Spannung am Verbindungspunkt/2 niemals unterhalb eine untere Orenze abfällt, so daß der Endausgang nur vom ersten vorausgehenden Bit beeinflußt wird.

Der Integrationskondensator C 2 ist zwischen dem Verbindungspunkt Jl und Erde angeschaltet und wird dazu benutzt. Darstellungen in Form von Ladungsquanten der aus den Nulldurchgängen sich ergebenden Impulse zu speichern. Die Spannung am Kondensator C 2 ist sägezahnförmig und steigt während der Zeit, in der die Quelle 22 auf einen Impuls vom Verstärker 20 anspricht und ein Ladungsquantum liefert, und sinkt während der Intervalle zwischen diesen Impulsen. Da die Stromentnahme konstant ist. ist es offensichtlich, daß die Spitzenamplitude der Sägezahnwellenform eine Funktion der Impulsabgabegeschwindigkeit des Verstärkers 10 oder der Frequenz von Nulldurchgängen ist. Daher steigt während einer Zwischenraumbitperiode der Pegel der Spannung am Verbindungspunkt/2, und während einer Zeichenbitperiode fällt er ab.

Der Doppelemitterfolgeverstärker 26 hat einen mit dem Verbindungspunkt Jl verbundenen Eingang hohen Widerstandes und einen mit der Übertragungsstufe 28 verbundenen Ausgang.

Die Übertragungsstufe 28 hat einen Informationseingang, der mit dem Ausgang des Doppelemitterfolgeverstärkers 26 verbunden ist, sowie Steuereingänge, die mit den Leitungen Ll und Ll verbunden sind, und einen mit dem Kondensator C 3 verbundenen Ausgang. Immer, wenn die Stufe durch Signale auf Leitungen L1 und L 2 geöffnet wird, wird die Spannung am Verbindungspunkt Jl zum Kondensator C 3 übertragen. Zu allen anderen Zeiten ist die Verbindung stromlos. Eine geeignete Übertragungsstufe ist in F i g. 14 bis 21 und in Abschnitt 14-12 der Veröffentlichung »Pulse and Digital Circuits« von Millman und Taub, McGraw-Hill Book Company, Inc.. 1956 gezeigt und beschrieben.

Da die Übertragungsstufe 28 nur während eines 25 usek-Intervalls unmittelbar vor der Zuführung jedes Ladungsquantums zum Integrationskondensator C 2 in Betrieb ist und da, wie noch beschrieben wird, hohe Widerstände mit dem Verbindungspunkt /3 verbunden sind, entwickelt sich am Kondensator C 3 eine Treppenspannung. Daher wird eine Hochfrequenzfilterung nicht notwendig.

Der Kondensator C 3 ist an den Doppelemitterfolgeverstärker 30 angeschaltet, der eine hohe Eingangsimpedanz aufweist und NPN-Transistoren Γ 6 und T 7 aufweist, deren Kollektoren über den Widerstand R 8 mit einer positiven 20 V-Spannungsquelle verbunden sind. Die Basis des Transistors Γ 6 ist mit dem Verbindungspunkt/3 verbunden, der mit den mit Erde bzw. mit der negativen — 6 V-Spannungsquelle verbundenen WiderständenR8 und R9 verbunden ist. Der Emitter des Transistors T 6 ist über den Widerstand R10 mit der negativen — 26 V-Spännungsquelle verbunden; der Emitter des Transistors T7 ist über den Widerstand R11 mit der negativen — 26 V-Spannungsquelle verbunden. Der Emitter des Transistors T 6 ist mit der Basis des Transistors Tl verbunden. Der Emitter des Tran- ;istors Tl ist mit dem Emitterfolgeverstärker 32 verbunden. Es ist zu beachten, daß der Doppel-OTiitterfolgeverstärker 26 ähnlich aufgebaut ist Der Emitterfolgeverstärker 32, der nur vorgesehen wird, wenn der Ausgangswiderstand des Doppelemitterfolgeverstärkers 30 zu hoch ist, weist einen PNP-Transistor TS auf, dessen Basis mit dem Emitter des Transistors Γ 7 verbunden ist und dessen Kollektor über den Widerstand R12 mit der negativen — 20 V-Spannungsquelle verbunden ist und dessen Emitter über den Widerstand ft 13 mit der positiven 12 V-Spannungsquelle verbunden ist. Der

ίο Emitterfolgeverstärker 32 ist mit dem Schmitt-Tripger 34 verbunden.

Der Schmitt-Trigger 34 ist umschaltbar und erzeugt eine zwischen einem ersten und einem zweiten Niveau wechselnde Spannung. Dabei ist insbesondere die Spannung an seinem Ausgang hoch, wenn die Spannung am Eingang des Schmitt-Triggers 34 hoch

ist, und wenn die Spannung an seinem Eingang niedrig ist, ist seine Ausgangsspannung niedrig.

Der Schmitt-Trigger 34 weist NPN-Transistoren T 9 und Γ10 auf. Die Basis des Transistors Γ 9 ist mit dem Emitter des Transistors Tl verbunden, sein Kollektor ist über den Widerstand R14 mit der positiven 20 V-Spannungsquelle verbunden, und sein Emitter ist über den Widerstand R15 mit der negativen - 26 V-Spannungsquelle verbunden. Die Basis des Transistors T10 ist über den Widerstand R16 mit der negativen - 26 V-Spannungsquelle verbunden, sein Emitter ist mit dem Emitter des Transistors T 9 verbunden, und sein Kollektor ist mit einer Nutzvorrichtung 36 und über den Widerstand R17 mit einer positiven 20 V-Spannungsquelle verbunden. Die Parallelkombination des Widerstandes R18 und des Kondensators C 4 koppelt den Kollektor des Transistors Γ 9 an die Basis des Transistors Γ10. Die Anode einer oberen Spannungsklemmdiode D 3 ist mit den Emittern der Transistoren T 9 und Γ10 verbunden, und ihre Kathode ist mit der negativen — 1,5 V-Spannungsquele verbunden. Die Kathode der unteren Spannungsklemmdiode D 4 ist mit den Emittern der Transistoren T9 und Γ10 verbunden, und ihre Anode ist mit der negativen — 4,5 V-Spannungsquelle verbunden. Die Klemmdioden bewirken, daß der Stromkreis eine beachtliche magnetische Rücktrift aufweist.

Beispielsweise wird angenommen, daß der Transistor Γ9 leitend ist. In diesem Fall ist seine Kollektorspannung niedrig, wodurch der Transistor Γ10 abgeschaltet wird. Der Emitter des Transistors T 9 weist ein Spannungspotential von etwa — 4,5 V auf, und zwar wegen der Klemmwirkung der Diode D 4. "Wenn die an die Basis des Transistors T 9 angelegte Spannung unter — 4,5 V abfällt, schaltet der~Tran-5istor T 9 ab. Seine Kollek'iorspannung steigt, wodurch eine ansteigende Spannung an die Basis des

Transistors Γ10 geführt wird, welcher leitend wird. Wegen der Rückkopplung, die sich aus der Verbindung der beiden Emitter mit dem Widerstand R15 und der Verbindung der Basis des Transistors Γ10 mit dem Kollektor des Transistors Γ 9 ergibt, ergibt

sich ein fast sofortiges Anschalten des Transistors TlO. Der Kollektor dieses Transistors beginnt, eine Spannung niedrigen Niveaus an die Nutzvorrichtung 36 abzugeben. Der Emitter des Transistors Γ10 ist durch die Diode D 3 an eine Spannung von — 1,5 V

geklemmt. Dieser Zustand besteht, bis die der Basis des Transistors Γ 9 zugeführte Spannung auf mindestens — 1,5 V ansteigt. In diesem Zeitpunkt beginnt der Transistor Γ 9 wieder lekond zu werden.

Die tier der trat

Pec ter

las zu

zei rai Üt Fr

g^r; nii rei

(d st; se lic

m be ur to

in L Ii m ei

ti w S R d E

1 ⁷77

(ο

Die Rückkopplunoswirkunj! tritt nun ein und resul- einen Spannungssprung einen schmalen Impuls liefern, tiert darin, daß der Transistor T9 voll leitend ist und Der Kollektor des NPN-Transistors T12 ist mit der der Transistor TlO abgeschaltet ist. Nunmehr über- Leitung L5 verbunden, sein Emitter ist mit der negaträat der Transistor T.10 eine Spannung hohen tiven — (S V-Spannungsquelle verbunden, und seine Pecels r>1 die Nutzungsvarrichtung 36, und der Emit- 5 Basis ist über den Kondensator C 6 mit der Leitung tcr des Transistors 79 ist an eine Spannung von L6 verbunden. Der Transistor T12 ist normalerweise -4,5 V geklemmt. Daraus sieht man, daß in der abgeschaltet wegen des mit der negativen -7V-Spannungsabweichung an der Basis de-. Trans^:stors Spanmincsquelle verbundenen Vorspannwiderstandes T9 ein Unterschied von 3 V notwendig ist. um 711 /?19. Die Zeitkonstante des Kondensators Cβ und bewirken, daß der Schmrit-Triecer 34 uriTschaitet. Da io des Widerstandes R 19 wird so gewählt, daß sie ebendie der Basis des Trami«tor< 79 pueeführten Signale falls als Differenziergerät wirken
von der Spannung am integratiomkondcnsaMrCl Is wurde bereits erwähnt. dal'< immer dann, wenn abgeleitet werden, und da diese Spannung eine Funk- der Integrationskondensator C 2 den oberen Schweltion der Auftrittsgeschwindigkeit von Nulidurchgän- lenwert erreicht, ein positives Signal die Ba^is des gen des Eingangssignal« ist. ergibt sich das Vorliegen 15 Transistors T9 des Schmitt-Triggers 34 erreicht, einer Erhöhung der Anzahl von Nulldurchgängen Wenn dieses Signal hoch genug ist, um den Schmittzur Umschaltung des Fegeis der Ausgangsspannung. Trigger 711 zünden, emittiert die^cer einen positiven In dem hier gegebenen Beispiel bedeutet d^:es, da*V Übergang zum Nutzungsgerät 36. In diesem Zeitwenn sechs Nulldurchfjinge in einer Bitperiode auf- punkt emittiert der Kollektor des Transistors T9 treten, die Ausgangsspannung auf einen hohen Pegel ao einen negativen Spannungssprung, der über die Leiumschaitct, wodurch ein Zwischenraumbit darpe- tung L(t und den Kondensator CS als negativer stellt wird, und auf diesem Pegel bleibt, bis nur vier Impuls der Basis des Transistors TIl zugeführt wird. Nulldurchgänge in einer Bitperiodenzeitfolge er- Der Fmitter-Kollektor-Kreis des Transistors TIl scheinen. In diesem Zeitpunkt schaltet die Aus- wird geschlossen, und die von der 1 V-Spannungsgangsspannung auf einen niedrigen Pegel um. wo- as quelle abgeleitete Klemmspannung wird dem Kondendurch ein Zeichenbit dargestellt wird, und verbleibt sator C 2 zugeführt. Der Kondensator Cl wird zum auf c* ;sem Pegel, bis sechs Nulldurchgänge in einer oberen Klemmniveau getrieben. Demgemäß ergibt Bitperiodenzeitfolge auftreten. Daher wird die Un- sich kein zweifelhaftes einseitiges Einstellen, wenn bestimmtheit zwischen Zeichen- und Zwischenraum- das nächste Bit einen umgekehrten Übergang vcrbits auf ein MindestmaS herabgesetzt. 30 langt.

Obwohl das bisher beschriebene System zuver- Immer dann, wenn der Integrationskondensator C" 2

lässig ist. ist es möglich, die Zuverlässigkeit %veiter den unteren Schwellenwert erreicht, erreicht ein

zu verbessern. negatives Signal die Basis des Transistors T9. Wenn

Es sei ein Fall angenommen, wobei wegen der Ver- das Signal niedrig genug ist, um ein Kippen des zerrung des Eingangssignals der Kondensator C 2 ge- 35 Schmitt-Triggers zu bewirken, schaltet der Transistor rade nur einen der Schwellenwerte erreicht, um einen T 9 ab. Dann wird ein positiver Spannungssprung Übergang des Spannungspegels anzuzeigen, und die vom Kollektor der Transistors T9 über die Leitung Frequenz des Eingangssignal wechselt. Der Inte- L 6 und den Kondensator C 6 zur Basis des TransigrationskondensatorC2 hat das Beharrunssniveau stors T12 als positiver Impuls übertragen. Während nicht erreicht. Dadurch, daß dieser Pegel nicht er- 40 der Anwesenheit des Impulses ist der Transistor T12 reicht wurde, wird die Untersuchung für den nächsten leitend, und die untere Klemmspannung wird von der Übergang (in umgekehrter Richtung) einseitig einge- negativen — 6 V-Spannungsquelle über den Emitterstellt, indem ein nicht der Norm entsprechender Kollektor-Kreis des Transistors T12 und die Leitung (d. h. vom Klemmpegel verschiedener) Anfangszu- L5 dem Kondensator C2 zugeführt. Der Kondensastand verbleibt. Daher ergibt sich eine weitere Ver- 45 tor C2 wird auf das untere Klemmniveau entladen, schlechterung der Verzerrungszustände und ein mög- I_n Fig. 2 ist ein Digitalsystem zur Umwandlung liches Schmalerwerden der Ausgangsimpulse. von durch zwischen ersten und zweiten Frequenzen

Um eine derartige Möglichkeit auf das Mindest- wechselnde Signale dargestellte Datenbits in eine

maß zu verringern, v/eist das Gerät Mittel auf, die zwischen einem ersten und einem zweiten Pegel

beim Auftreten des Übergangs des Spannungsniveaus 50 wechselnde Spannung gezeigt. Aus Gründen dei

unmittelbar die Spannung des Integrationskondensa- Klarheit werden die folgenden typischen Parame'.ei

tors auf das dazugehörige Spannungsniveau treiben. benutzt. Es ist jedoch zu beachten, daß im Rahmer

Auf diese Weise geht die weitere Integration oder der Erfindung auch andere Parameter zur Anwen-

Überprüfung von festen oder Standardniveaus aus dung kommen können. Die Grundbitrate betrag

zur Bestimmung des nächsten empfangenen Bits. ₅₅ 600^its pro Sekunde. Ein Zeichenbit wird durch err

Um diese Funktion auszuführen, sind zwei Schalter Signal dargestellt, das eine Frequenz von 1200 H;

in Form von Transistoren TIl und T12 über d^re hat; ein Zwischenraumbit wird durch ein Signal mi

Leitung L 6 mit dem Schmitt-Trigger 34 verbunden. einer Frequenz von 2200Hz dargestellt. Daher er

Insbesondere ist der Kollektor des Transistors Γ11 geben sich in jeder Bitperiode vier Halbzyklen de

mit der Leitung L 4 verbunden, sein Emitter ist mit 60 1200 Hz-Wellenform und sieben Halbzyklen de

einer positiven 1 V-Spannungsquelle verbunden, und 2200 Hz-Wellenform. In anderen Worten, es ergebei

seine Basis ist über den Kondensator C 5 mit der Lei- sich vier Nulldurchgänge der 1200 Hz-Wellenforn

tung L 6 verbunden. Der Transistor T11 ist normaler- oder sieben Nulldurchgänge der 2200 Hz-Wellenf orr

weise abgeschaltet wegen des mit der positiven 2 V- in jeder Bitperiode.

Spannungsquelle verbundenen Vorspannwiderstandes 5s Es hat sich gezeigt, daß die zuverlässigste Art de

RlS. Die Zeitkonstante des Kondensators C5 und Nachweises der Daten im Nachweis derNulldurcr

des Widerstandes R18 wird so gewählt, daß sie als gänge besteht. Daher werden die Datenbits in Fon

Differenziergerät wirken und bei Ansprechen auf von im wesentlichen sinusförmigen Signalen, di

1777

10

zwischen zwei Frequenzen wechseln, von einer Daten- des Flip-Flops FFl verbunden ist. Die UND-Stufe quelle 108 dem Nulldurchgangsdetektor 110 züge- GlO weist einen ersten Eingang auf, der mit dem führt. Die Sinuswellenform wird durch den Verstärker »(!«-Ausgang des Flip-Flops FFO verbunden ist, und 110/4 verstärkt und dem Begrenzungsverstärker 110B etren zweiten Eingang, der mit der Leitung SL verzugeführt zur Bildung einer im wesentlichen recht- 5 bunden ist, und einen Ausgang, der mit dem rückeckigen Wellenform. Die Rechteckwellenform wird gestellten Eingang R des Flip-Flops FFl verbunden durch das Differenzietfgerät HOC diffeienziert und ist. Der eine Ausgang des Flip-Flops FFl ist auch über den Gegentaktverstärker HOD dem Vollweg- mit der Leitung Sl verbunden. Die verbleibenden, gleichrichter HOE zugeführt. Dtfi Ausgang des um die Flip-Flops FF2 bis FFN herum angeordneten Gleichrichters HOL, wird durch den Verstärker HOF io Speicherstufen sind in gleicher Weise aufgebaut. Die verstärkt, dessen Ausgang daher in einer Serie gleich- Leitung SI. ist mit der Verschiebeimpulsquellc 112/1 gerichteter Impulse besteht, wobei jeder Impuls einen verbunden, die ein astabiler Sperroszillator sein kann. Nulldurchgang darstellt. Für jeden Halbzyklus des der negative Impulse erzeugt, deren Häufigkeit «-mal Signals von der Datenquelle 108 ist ein Impuls vor- größer als die Bithäufigkeit ist (wobei η eine ganze gesehen. Da jedes der Elemente des Nulldurchgangs- 15 Zahl ist). Die ganze Zahl η sollte größer sein als die detektors HO gemäß dem Stande der Techrik be- maximale Anzahl von Nulldurchgängen in einer Bitkannt ist. wird dieser nicht näher beschrieben. periode. Für das hier angegebene Beispiel kann

Die Impulse werden einem Verschieberegister 112 « = 16 sein. Es ist zu beachten, daß es in dem angezugeführt. Das Verschieberegister 112 weist eine gebenen Beispiel auch η - 16 Speicherstufen gibt. Vielzahl von hintereinandergeschalteten Speicher- »0 Der eingestellte Eingang S des Eingangs-Flip-Flops stufen auf. Eine typische Speicherstufe weist den Flip- FFO ist mit dem Ausgang des Verstärkers HOF des Flop FFl und die UND-Stufen GH und GlO auf. Nulldurchgangsdetektars 110 verbunden. Der rück-

Der Flip-Flop FFl ist eine bistabile Vorrichtung gestellte Eingang R des Flip-Flops FFO ist mit der

mit einem eingestellten Eingang S, einem rückge- Leitung SL verbunden.

stellten Eingang R, einem »1 «-Ausgang und einem 95 Das Verschieberejpster 112 arbeitet wie folgt: »0«-Ausgang. Wenn eine positive Spannungsänderung Immer dann, wenn der Verstärker HOF einen negaam eingestellten Eingang S eingeht, wird der Flip- tiven Impuls überträgt. stePt die Ablaufseite des Im-Flop, wenn er sich nicht bereits in einem ersten pulses den Flip-Flop FFO in seinen ersten stabilen stabilen Zustand befindet, in den ersten stabilen Zu- Zustand ein, und sein »1 «-Ausgang geht zu einem stand gebracht, und der »1 «-Ausgang ge'it von einem 30 niedrigen Spannungsniveau über. Die Ablaufseite des hohen Spannungsniveau auf ein niedriges Spannungs- ersten Verschiebeimpulses auf der Leitung SL läuft niveau über, und der »0«-Ausgang geht von einem durch die UND-Stufe GH und versetzt den Flipniedrigen auf ein hohen Spannungsnive.au über. Wenn Flop FF1 in seinen ersten stabilen Zustand, und ein positiver Spannungswechsel am rückgestellten eine Darstellung des Impulses wird in der ersten Eingang R eingeht, wird der Flip-Flop, wenn er sich 35 Speicherstufe gespeichert. Weiterhin versetzt der nicht bereits in einem zweiten stabilen Zustand be- Impuls auf der Leitung SL den Flip-Flop FFO in findet, in diesen gebracht, und der »1 «-Ausgang geht seinen zweiten stabilen Zustand,
von einem niedrigen Spannungsniveau auf ein hohe> Der nächste Impuls auf der Leitung SL bewirkt, über, und der »0«-Ausgang geht von dnem hohen daß ein positiver Flankenübergang durch die UND-Spannungsniveau auf ein niedriges über. Weiterhin 40 Stufe G 21 läuft, um den Flip-Flop FF 2 in seinen weist der Flip-Flop FFl einen eingestellten Treib- ersten Zustand zubringen. Der Flip-Flop FFl nimmt eingang FS und einen rückgestellten Treibeingang FR einen vom Zustand des Flip-Flops FFO abhängigen auf. Wenn ein niedriges Spannungsniveau am einge- Zustand an. Wenn sich der Flip-Flop FFl in seinem stellten Treibeingang FS eingeht, wird der Flip-Flop einen Zustand befindet, läuft ein positiver Flankenin den obengenannten ersten stabilen Zustand ge- 45 übergang durch die UND-Stufe GIl, und der Fliptrieb**n. Wenn ein niedriges Spannungsniveau am Flop FFl verbleibt in dem ersten Zustand. Wenn rückgestellten Treibeingang FR auftritt, wird der sich der Flip-Flop FFO in seinem zweiten Zustand Flip-Flop in den obengenannten zweiten stabilen befindet, läuft ein positiver Flankenübergang durch Zustand getrieben. die UND-Stufe G10, um den Flip-Flop FF1 in seinen

Die typische UND-Stufe G11 überträgt von ihrem 50 zweiten Zustand zu bringen. Auf diese Weise werden

Ausgang eine Spannung, deren Niveau im wesent- Darstellungen der Impulse vom Verstärker HOF in

liehen gleich dem höchsten Spannungsniveau ist, das den Speicherstufen gespeichert und von einer Stufe

zu dieser Zeit an irgendeinem ihrer Eingänge vorliegt. zur anderen verschoben gemäß den Impulsen auf dei

Es ist zu beachten, daß, wenn ein Eingang ein hohes Leitung SL. Jede Folgende Stufe nimmt den Zustanc Spannungsniveau aufweist, der Ausgang dann eben- 55 der vorhergehenden Stufe gemäß den Impulsen au

falls ein hohes Spannungsniveau aufweisen wird, der Leitung SL an, und alle Stufen sind aufeinander

unbeachtet des Spannungsniveaus am anderen Ein- folgend vom Zustand des Flip-Flops FFO abhängig

gang; und wenn ein Eingang ein niedriges Spannungs- Der Zustand des Flip-Flops FFO hängt von der Ein

niveau aufweist und der zweite Eingang einen nega- gangszeit der Impulse vom Verstärker HOF in bezu; tiven Impuls erhält, dann wird der Ausgang einen 60 auf die Impulse auf der Leitung SL ab. Wenn eil

negativen Impuls übertragen, dessen Ablaufseite ein Impuls vom Verstärker HOF einem Impuls auf de

positiver Spannungsübergang ist, der einen Ffo-Flop Leitung SL vorangeht, wird sich der Flip-Flop FF*

auslösen kann. in seinem ersten Zustand befinden, zumindest bis av

Wie Fig. 2 zeigt, weist die UND-Stufe GH einen der Leitung SL ein Impuls auftritt Dann wird de ersten Eingang auf, der mit dem »1«-Ausgang eines 65 Flip-Flop FFO seinen zweiten Zustand annehme

Flip-Flops FFO verbunden ist, sowie einen zweiten und in diesem verbleiben, bis ein weiterer Impul

Eingang, der mit der Leitung SL verbunden ist, und vom Verstärker 110 F übertragen wird,

einen Ausgang der mit dem eingestellten Eingang S Es ist zu beachten, daß asf Grand der Häufigke

1777

Sl

«Ϊ

SftSi «schaltet Der ^v«bmdungpunk m ^i

ist

pannung d _Soeich_eretufen die

von Nu^ durchgängen^ speichern. Je h" desto niedrige? ist die Spannung der Transistor 118 abschaltet. Nunmehr überträgt _{der Transistor U8 ein} Spannung hohen Niveaus an die Nutzungvorrichtung 126 und der Emitter des Transistors 116 ist an eine Spannung von -4,5 V angeklemmt. Man sieht daraus daß in der Spannungsabweichung an der Basis des Transistors 116

ZUSSiSXLSSAZSA

Spannung am Ausgang des

ZUSSiS₁XLSSAZSA

Transistors 116 zugeführten Signale von der an

an

115 hoch, ist, ist de Spannung a g g

hoch, und wen ' *^e ^™«^^"^ Vr

sThmitt Trigger 115 trfft NpSaSoren 116 und Schmitt-lngger ils WCiM

118 auf. Die Basis des Tranastors 116 »JJJJ^

noSt»Ven 20 v
positiven zu ν

Emitter ist *
tiven - 26
des Transistor
der negativen ~
sein Emuter ist

ist

120 mit der verbunden, und ein mit der nega- £ Se Basis mit

ÄwSteT 128 mit

HeinositivenZOV-Spannungsquelle verbunden. Die SEobiti des Widerstandes 130 und des SSÄ den Kollektor des Transi-

Die Anode

eK o^?p2SiS£S3i2mit den Γ L^ ner SSoren 116 und 118 verbunden,

H Te KathoS sTmit der negativen -1,5 V- und ihre Kathode lsi mn u g

und ihre _vorliegenden Beispiel sechs Nulldurchgänge in

einer Bitperiode vorliegen, wechselt die Ausgangs-

spannung auf ein hohes Niveau, wodurch ein Zw-

schenraumbit dargestellt wird, und verbleibt dort,

_{bis nur {ünf Nulldurchg}änge in einer Bitperioden-

zeitfolge vorliegen. In diesem Zeitpunkt ändert sich

die Ausgangsspannung auf em niedriges Niveau,

wodurch ein Zeichenbit dargestellt wird, und verbleibt dort, bis «chs Nulldurchgänge in einer Bitperiodenzeitfolge auftreten. Dadurch wird die Zwei-

deutigkeit zwischen Zeichen- und Zwischenraumbits

auf ein Kleinstmaß herabgesetzt.

Obwohl das bisher beschriebene S,stern zuverlässig ist, kann diese Zuverlässigkeit noch weiter ausgebaut werden.

Es sei em Fall angenommen, m dem auf Grund der Eingangssignalverzerrung die ZaWung im Verschieberegister 112 noch keinen stabilen Zustand erreicht Al Dadurch daß dieser Zustand noc, nicht erreicht wurde, wurde die Überprüfung fur den nächsten übergang (in umgekehrter Richtung) em_seitig eingestellt, indem ein nicht der Norm entspr/chendlr (d.h. von vier oder sieben Flip-Flops in ihrem ersten stabilen Zustand verschiedener Anfangszustand verbleiben würde. Es würde sicr daher eine weitere Verschlechterung der Verzerrung, J^^»^ J5E« Schmalerwerden vor

^angenommen, daß der Transistor 116 lei- Um eine derartige Möglichkeit auf ein kleinste:

ist In diesenTFall ist seine Kollektorspannung Maß herabzusetzen, kann das Gerat Mittel auf

ist. inaiesem £*" » bhaltet wird weisen, die, wenn ein Spanmingsniveau-Übergan]

SÄ^^SS^hi^SäSg,- 60 auftritt, die Flip-Flops in dem Verschieberegister 11:

Der brmtter aes 1 ranwb r bliklih in die zugehörige Zählung stabil©

Der

potential von etwa
wirkung ^^

Sg Grund der Ktem

unter -4 5 V Ti?i\™Seine kol-

^eine

pÄ
_nung der Basis

dem

auftritt, die FlipFlops in d scg

augenblicklich in die zugehörige Zählung stabil© _Zu ^g _{standes (d}. _h. vier oder sieben Flip-Flops ir ersten stabilen Zustand) bringen. Dadurch geht di weitere überprüfung von festgelegten oder Standard

^^{63118 mT Besümmung d ChSten em}P^fan8^ene BiU aus ^^ ^

die folgenden Merkmale der Erfindung erreicht.

1777

Der Kollektor des Transistors 118 ist mit dem Eingang des Umkehrverstärkers 140 und mit dem Eingang des monostabilen Multivibrators 142 verbunden. Der Ausgang des Umkehrverstärkers 140 ist mit dem Eingang des monostabilen Multivibrators 141 verbunden. Die Ausgänge der monostabilen Multivibratoren 141 und 142 sind über die ODER-Stufe 144 mit einem Nichtumkehrverstürker 145 verbunden. Der Ausgang des monostabilen Multivibrators 141 ist weiterhin mit dem eingestellten Treibeingang FS der Füp-Flops FF4, FF8 und FF12 verbunden. Der Ausgang des monostabilen Multivibrators 142 ist weiterhin mit dem rückgestellten Treibeingang FT? der Flip-Flops FF 4, FF 8 und FF12 verbunden. Der Ausgang des Nichtumkehrverstärkers 145 ist mit den eingestellten Treibeingängen FS der Flip-Flops FF 2, FF 6, FFlO und FF14 und den rückgestellten Treibeingängen Fi? der Flip-Flops FFl, FF3, FF5, FF7, FF9, FFIl, FF13, FF15 und FF16 verbunden.

Es sei angenommen, daß die Spannung am Kollektor des Transistors 118 hoch ist gemäß den sechs oder sieben Flip-Flops im Verschieberegister 112 in ihrem ersten Zustand, dann wird die Spannung am Kollektor des Transistors 118 auf das niedrige Niveau wechseln, wenn fünf Flip-Flops in dem Verschieberegister in ihrem ersten stabilen Zustand sind als Ergebnis weniger häufiger Nulldurchgänge von der Datenquelle 108. Die negative Flanke am Eingang des monostabilen Multivibratois 142 bewirkt einen negativen Impuls kurzer Dauer vom Ausgang des monostabilen Multivibrators 142. Dieser Impuls wird an den rückgestellten Treibeingang FR der Flip-Flops FF4, FF8 und FF12 angelegt und über einen Eingang der ODER-Stufe 144 und den Nichtumkehrverstärker 145 an den eingestellten Treibeingang FS der Flip-Flops FF2, FF6. FFlO und FF14 und an den rückeestellten Treibeinsana; der Flip-Flops FFl, FF3. FF5, FF7, FF9, FFIl, FF13, FF15 und FF16. Die Flip-Flops in dem Verschieberegister ί 12 werden auf die Kombination von ersten und zweiten Zuständen (vier Flip-Flops im ersten stabilen Zustand) eingestellt werden, die einer gleichmäßigen Übertragung von Zeichenbits von der Datenquelle 108 entspricht.

Es sei angenommen, daß zu einem späteren Zeitpunkt die Datenquelle 108 auf Zwischenraumbits wechselt. Der Kollektor des Transistors 118 wird eine hohe Spannung aufweisen, wenn das Verschieberegister 112 sechs Flip-Flops im ersten stabilen Zustand enthält. Der positive Übergang von dem Kollektor des Transistors 118 wird an den Eingang des Umkehrverstärkers 140 angelegt, wodurch ein negativer Übergang vom Ausgang des Umkehrverstärkers 140 bewirkt wird. Der negative Übergang vom Umkehrverstärker 140 wird an den Eingang des monostabilen Multivibrators 141 angelegt und bewirkt einen negativen Impuls kurzer Dauer am Ausgang des monostabilen Multivibrators 141, Der negative Impuls vom monostabilen Multivibrator 141 θο wird an den eingestellten Treibeingang FS der Flip-Flops FF4, FFS₁ FF12 angelegt und über den anderen Eingang der ODER-Stufe 144 und den Nichtumkehrverstärker 145 an den eingestellten Treibeingang FS der Flip-Flops FFl₁ FF6, FFiO 6_S und FF14 und an den rückgesteilten Treibeinsan* FR der Flip-Flops FFl, FFi₁ FFS₁ FFl, FF9, FFU, FFIi₁ FFlS und FP16. Die Flip-Flops im Vef-

schieberegister 112 werden auf eine solche Kombination von ersten und zweiten stabilen Zuständen eingestellt (sieben Flip-Flops im ersten stabilen Zustand), die einer gleichmäßigen Übertragung von Zwischenraumbits von der Datenquelle 108 einspricht.

Auf diese Weise ist sichergestellt, daß alle Überprüfungen bei Standardniveaus beginnen. Demgemäß gibt es kein zweifelhaftes einseitiges Einstellen, wenn das nächste Bit einen umgekehrten Übergang verlangt.

Claims (10)

Patentansprüche:

1. Schaltungsanordnung zur Umsetzung eines zwischen einer ersten und einer zweiten Schwingungsfrequenz wechselnden Eingangssignals in ein zwischen einem ersten und einem zweiten Spannungsnh eau wechselndes Signal mit einem Detektor zur Erzeugung von mindestens je einem eine vorgegebene Pulslänge und eine vorgegebene Pulshöhe "aufweisenden Signalimpuls für jede Schwingungsperiode des genannten Eingangssignal, gekennzeichnet durch eine mit dem Detektorausgang verbundene Impulsakkumulationseinrichtung (18, 22, 24, C2; 112. 114) zur Erzeugung eines der Auftrittsgeschwindigkeit der Signalimpulse im wesentlichen proportionalen Ausgangssignals und durch eine mit der Impulsakkumulationseinrichtung verbundene Kippschaltung (34; 115) zur Erzeugung einer Spannung des ersten Niveaus, solange das Ausgangssignal der Impulsakkumulationseinrichtung unter einem ersten vorbestimmten Wert liegt, und zur Erzeugung einer Spannung des zweiten Niveaus, solange das genannte Ausgangssignal oberhalb eines zweiten vorbestimmten Wertes, der größer ist als der erste vorbestimmte Wert, liegt.

2. Schaltungsanordnung nach Anspruch 1. dadurch gekennzeichnet, daß die Tmpulsakkumulationseinrichtung (18. 22, 24, Cl) einen Integrationskondensator (C2) und eine mit dem Integrationskondensator verbundene durch die Signalimpulse gesteuerte Aufladestufe (22) aufweist und daß die Aufladcstufe (22) dem Integrationskondensator (Γ2), solange dessen Spannung sich unterhalb einer oberen Grcnzspannunr» befindet, während der Dauer ji'des Sienalimpulses einen konstanten Aufladcstrom zuführt, so daß eine Aufladung des Integrationskondensators über die genannte obere Grenzspannung vermieden wird.

3. Anordnung nach Anspruch 2. dadurch gekennzeichnet, daß die Impulsakktimulationseinrichtung (18. 22. 24, Cl) eine Entladestufe (24) aufweist, die den Tntegrationskondcnsator (C 2) mit konstantem Entladcstrom entlad!, solange sich die Spannung des Integrattonskondens-Mcrs (C 2) oberhalb einer unteren örcnzspannung befindet, so daß eine Entladung des Integrations kondensator» (C 2) unter die genannte untere Grenzspannung vermieden wird.

4. Anordnune nach Anspruch 3, dadurch ge* kennzeichnet, daß die obere und die untere Grenzspannung so gewühlt sind, daß sie gleich der tntegratiottskofidensatofspanmtfig sind, die nach Akkumulation der der höheren Eingangssignatfrequenz bzw- der niedrigeren Eingangsaigtnifrequenz entsprechenden korrekten Anzahl

ψοη Signalimpulsen während einer Bitperiode trreicht wird.

5. Anordnung nach Anspruch 4, dadurch gefcennzeichnet, daß ein Ausgang der Kippschaltung (34) über Steuerstufen (TU, CS und 7¹Il, C" 6) mit dem Speicherkondensator (C 2) verbunden ist und die Steuerstufen (TIl₁ CS und 712,

C6) beim Umschalten der Kippschaltung (34) 4Hie Spannung des Integrationskondensatars (C 2) >uf die dem Zustand der Kippschaltung (34) ent-Sprechende Grenzspannung treiben.

6. Anordnung nach einem der Ansprüche: I bis 5, dadurch gekennzeichnet, daß eine mit einer der Frequenz der Signalimpulse gleichen Frequenz gesteuerte Torstufe (28) zwischen die fmpulsakkumulationseinrichtung (18, 22, 24, C 2) und die Kippschaltung (34) geschaltet ist.

7. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Impulsakkumulationseinrichtung (112, 114) ein Verschieberegister (112) zur Aufnahme der Signalimpulse aufweist.

8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Verschiebefrequenz des Verschieberegisters (112) so gewählt ist, daß sie das /j-fache der Bitfrequenz ist, wobei η größer als die maximale Anzahl von pro Bitperiode erzeugten impulssignalen und gleich der Anzahl der Stufen des Verschieberegisters (112) ist.

9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß zwischen die Stufen des Verschieberegisters (112) und die Kippschaltung (115) ein Addiernetzwerk (1141 geschaltet ist, dessen Ausgangsspannung jeweils er Anzahl der insgesamt gerade das Verschieberegister (112) durchlaufenden Impulssignale entspricht.

10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß ein Ausgang der Kippschaltung (115) über Steuerstufen (140, 141, 142, 144, 145) mit Einstell- bzw. Rückstelleingängen (FS bzw. FR) der Verschieberegisterstufen verbunden ist, um beim Umschalten der Kippschaltung (115) den Speicherinhalt des Verschieberegisters (112) so einzustellen, daß er einer korrekt in das Verschieberegister (112) eingelaufenen Signalimpulsserie des betreffenden Bits entspricht.

Hierzu 1 Blatt Zeichnungen