DE1909186B2 - Assoziativspeicher - Google Patents

Description

Die Erfindung betrifft einen Assoziativspeicher nach dem Oberbegriff des Anspruchs 1.

In dem Artikel »A Cryotron Catalog Memory System« ist auf den Seilen 115 bis 119 der »Proceedings of the Eastern Joint Computer Conference« vom Dezember 1956, veröffentlicht im Jahre 1957 vom American Institute of Electrical Engineers, ein Katalogspeichersystem beschrieben, das als Speicherelemente Kryotrons verwendet. Die Kryotrons sind dabei als Flip-Flops ausgeführt und in Spalten sowie in Zeilen angeordnet, und jede Zeile des Speichers dient zum Speichern des binären Wertes eines einzigen Informationswortes, Jedes Flip-Flop in diesem Speicher ist mit einer Vergleichsschaltung versehen, und der Speicher wird abgefragt, indem an diese Schaltungen Impulse angelegt werden, die ein bestimmtes Suchwort darstellen. Das beim Abfragen erlangte Ausgangssignal entsteht in Form einer Spannung, die anzeigt, ob das Wort nach dem der Speicher abgefragt wird, darin gespeichert ist oder nicht. Die Anzeige erfolgt derart, daß erkennbar ist, in welcher Zeile oder welchen Teilen dieses Wort gespeichert ist. Dieser Speicher hat jedoch den großen Nachteil, daß er nur einen Entscheid erlaubt, ob ein dem Suchwort entsprechendes Wort im Speicher gespeichert ist oder nicht. Ein darüber hinausgehender Vergleich, der auch eventuelle Ähnlichkeitsbereiche mit erfaßt, ist nicht möglich.

Außerdem ist in der deutschen Auslegeschrift 12 50 875 ein weiterer, und zwar ein kennwortadressierter Speicher bekanntgeworden, der in einen Datenwortteil und einen Adressenkennwortteil unterteilt ist, derart, daß jeder Datenwortzeile im Datenwortteil eine Adressenkennwortzeile von relativ kurzer Wortlänge im Adressenkennwortteil zugeordnet ist und daß die Auswahl einer Datenwortzeile durch den jeweiliger Ausgang der durch das jeweilige Kennwort angesteuer ten Adressenkennwortzeiie gesteuen wird. Außerden ist es möglich, bei die.··cm Speicher bestimmte Marker s sowohl im Kennwort- als auch im Datenworttei! /l setzen, um nur bestimmte Teile der gespeicherter Angaben einem Vergleich mit dem Suchwort zl unterziehen Durch diesen Aufbau werden zwai insbesondere Vergleichschaltungen eingespart, so daC ίο der technische Aufwand geringer ist als bei den vurherbeschriebenen Katalogspeicher, es ist aber aucr mit diesem Speicher nicht möglich, beim Anliegen eine; Suchwortes auch die im Ähnlichkeitsbereich liegender gespeicherten Daten mit zu erfassen und entsprechenc

dem Grad der Übereinstimmung mit dem Suchwon auszulesen.

Aus der DT-AS 1199 524 ist es bekannt, den Worileitungen Zähler zuzuordnen, die entsprechend der Übereinstimmung oder Nichtübereinstimmung fortgezählt werden, um den Ähnlichkeitsbereich festzustellen Eine derartige Lösung ist jedoch technisch sehr aufwendig, da die zusätz/icuen Zähirr mit ihren internen Leitungsverbindungen viele Bauteile und außerdem viel Platz benötigen.

Um diesen Aufwand etwas zu verringern, ist es auch bereits durch das IBM Technical Disclosure Bulletin, Vol. 8, Nr. 3, August 1965, Seiten 372-375 bekannt, aus einem assoziativen Speicher in einem vorgegebenen Ähnlichkeitsbereich liegende Datenwörter inhaltsadressiert auszulesen, indem jedem Wortregister ein sogenanntes »Distanz-Feld« zugeordnet ist. Dieses Register muß jedoch auch eine solche Kapazität haben, die der maximalen Anzahl der Übereinstimmungen entspricht, d. h., wenn der Ähnlichkeitsbereich etwas größer gewählt wird, muß ein relativ großes Register zu jedem Wortregister innerhalb des Speichers hinzugefügt werden. Der technische Aufwand dafür ist auch noch unverhältnismäßig hoch, so daß sich diese Lösung in der Praxis nicht durchsetzen konnte.

Außerdem ist durcn das IBM Technical Disclosure Bulletin, Vol. 8, No. 3, August 1965, Seiten 445 und 446, ein Assoziativspeicher bekanntgeworden, der eine Analogsummiertechnik verwendet und deshalb nur summierende Schaltungen benötigt und keine aufwendigen Zähler. Dieser Speicher hat jedoch den Nachteil, daß für die Schwellwertschaltungen ein gemeinsamer Schwellwert von außen eingestellt wird, so daß nur entschieden werden kann, welche gespeicherten Angaben im Speicher über diesem Schwellwert liegen. Ein Sucher nach der Bestübereinstimmung eines der gespeicherten Worte mit einem im Eingangsregister stehenden Suchwort kann deshalb nicht durchgeführt werden. Dies könnte allenfalls in einem weiteren vollen Abfragezyklus für einen anderen Schwellwert gesche-

Ί5 hen, so daß jedoch der Zeitaufwand so groß wird, daß ein derartiger Vergleich undurchführbar wird.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Assoziativspeicher zu schaffen, der beim Anliegen eines Suchwortes das Wort mit der Best-Übereinstimmung auslesen kann und zwar ohne Anwendung von Registern oder Zählern.

Die erfii.dungsgemäße Lösung ergibt sich aus dem kennzeichnenden Teil des Paten'anspruchs 1.

Die Erfindung wird im folgenden anhand eines

f'5 Ausführungsbeispiels und der Zeichnungen näher erklärt. Es zeigt

Fig. 1 ein Blockdiagramm eines neuen erfindungsgemäßen Assoziativspeichers,

F ι g. 2 eine schematische Darstellung einer Stufe eines Eingangsregisters und einer in l· ι g. 1 in Blockform gezeigten Speicherzelle und

F ι g. 3 eine Entscheidungsschaltung und eine ODER-Schaltung sowie eine Verriegelungs-Schakung. die in s F i g. 1 als Blockschaltbild gezeigt ist.

Das Blockschaltbild gemäß Fig. 1 zeigt den \ufbau eines neuen inhaltadressierten oder Assoziativspeichers. Em (m χ n/Speicher ist zur Vereinfachung der Zeichnung nicht vollständig gezeigt. Ελ sind nur drei ι Wortzeilen VV,, VV₁ und W_n, gezeigt. Jede Zeile hat ;; Speicherzellen, von denen drei dargestellt sind. Die Zeilen Cn bis Ci,, speichern in der Zeile η binare Bits zur Darstellung des Wortes VV₁. In ähnlicher Weise speichern die Zelle,! d bis C_1n in der Zeile η binäre Bits zur Darstellung der Worte zwischen W₁ und VV,,.,, wobei das zuletzt genannte die Zellen C_n, 1 bis C_n,,, belegt. Ein typischer Speicher dieser Art hat 256 oder mehr Wort-Speicherzeilen, von denen jede 100 bis 200 Bits enthält. Die außerdem notwendige Ausrüstung zur Anwendung eines solchen Speichers wurde der größeren Klarheit wegen in der gezeigten Schaltung weggelassen.

Jede Wortzeile verfügt über gemeinsame Lösch-, Schreib-, Summierungs-fSi— Σ_Π1) und Lese-Steuerleitungen, die mit allen Speicherzellen verbunden sind. Jede Zelle enthält 2 Speicherelemente (Fig. 2) mit einem Eingang und einem Ausgang, die später genauer beschrieben werden. Die Ausgänge der Elemente der entsprechenden Bitpositionen sind an ein Ausgangsregister 10 angeschlossen. Die Eingänge der Elemente der entsprechenden Bitpositionen sind an eine Stufe eines Eingangsregisters 11 angeschlossen, das wegen seiner neuartigen Konstruktion später genauer beschrieben wird. Das Eingangsregister 11 hat drei Stufen B\, B₁ und B_n, die mit den Eingängen der Zellen 1, j und η entsprechend verbunden sind. Die Eingangssignal, d. h., Signale, die im Speicher zu suchen sind, werden über eine herkömmliche Eingangs-Steuerschaltung 12 auf das Register 11 gegeben.

Die Eingangs-Steuerschaltung 12 kann jede bekannte Form annehmen. Sie kann z. B. mit serieller oder paralleler Umwandlung arbeiten, wobei das Eingangssignal in serieller Form gegeben wird, oder sie kann die nötige Schaltung und Leitung paralleler Signale übernehmen. In manchen Systemen ist auch beides erforde.lich. Die Eingangs-Steuerung 12 und Ausgangsregister 10 werden jedoch nicht genauer beschrieben, da sie bekannt sind.

Die Summierungsleitungen Σ \, Σ, und Σ,,, sind an die entsprechenden Entscheidungsschaltungen DU\, DU, und DU_m angeschlossen, die zusammen mit einer Konstantstrom-Verriegelungsschaltung 14 auf den Ausgangsleitungen Af 1, A/, und Af_n, anzeigen, welches Wort im Speicher am ehesten zu dem Wort im Eingangsregister 11 paßt. Einzelheiten der Entscheidungsschaltungen DU und der Verriegelungsschaltung 14 sind in Fig. 3 gezeigt und werden in Zusammenhang mit dieser Figur beschrieben.

Einzelne Abfragesignale (1, /, m) werden auf die den <v< Wortzeilen VV,, VV, und W_n, zugeordneten Lese-Steuerleitungen über die ODER-Glieder O\, O, und O_n, gegeben. Die Ausgangssignale der Entscheidungsschaltungen DUu DU, und DU_n, werden ebenfalls über diese ODER-Schaltungen auf die Lese-Steuerleitungen gege- <<s ben.

Durch Anlegen eines Signals an die Löschlci'img von einer äußeren Quelle unter Programm-Steuerung muß

der Speicher geleert werden, bevor ein neues Wort eingegeben werden kann; dabei kann jede Wortzeile geleert werden, ohne daß eine andere Wortzeile dadurch beeinflußt wird.

Die Adressierung eines einmal geladenen Speichers kann durch Überführen der Adreßdaten in das Eingangsregister !1 erfolgen. Bevor die Adreßdaten jedoch in das Eiiigangsregister 11 eingegeben werden können, müssen die Registerstufen durch Anlegen eines entsprechenden Signals an di^ Löschleitung geleert werden. Danach wird jede der Stufen B\ — B_n auf die »L-L-ersiellung« oder »Maskenstellung« und nicht auf die Null-Stellung gebracht, dies sind Registerzustände, die spatel noch genauer beschrieben werden. In der Leeroder Maskenstellung kann eine Zelle nicht gelesen bzw. beschrieben oder deren Inhalt nicht summiert werden. Wenn also eine Übereinstimmung nur in bestimmten Bitpositionen gewünscht wird, läßt man die anderen Bitpositionen im Eingangsregister 11 unter Programm-Steuerung in der Leer oder Maskenstellung stehen.

Sobald das Eingangsregister 11 geladen ist, gibt jede Zelle, deren Stellung der Stellung der zugehörigen Stufe des Registers 11 entspricht, eine Stromeinheit auf die Summierungsleitung, an welche sie angeschlossen ist. Ein vom Betriebsprogramm geliefertes Übereinstimmungs-Steuersignal wird auf die Verriegelungsschaltung 14 gegeben und. die Entscheidungsschaltung DU, an welche der größte Strom angelegt wurde und die daher die genaue oder beste Übereinstimmung aufweist, liefert ein Ausgangssignal auf der Leitung. Somit stehen über die angeschlossene ODER-Schaltung die passenden Bits dem Ausgangsregister 10 direkt zur Verfügung. Wenn das ganze Wort im Speicher einschließlich etwa maskierter Bits gewünscht wird, muß ein Auslesesignal auf das Eingangsregister 11 gegeben werden. Dieses Signal schaltet alle Speicherelemente ein und die vorher ausgewählte Leitung M verursacht ein Auslesen der entsprechenden Zeile. Nach Beendigung des Auslesens werden die Entscheidungsschaltungen DU\ bis DU_n, und das Register 11 entleert, so daß eine weitere Adressierung erfolgen kann.

Durch Anlegen eines Auslesesignals an das Register 11 und eines entsprechenden Abfrage-Steuersignals über die entsprechende ODER-Schaltung kann jedes Wort im Speicher zu jeder Zeit ausgelesen werden. Das auf das Register 11 gegebene Auslesesignal bereitet alle Zellen im Speicher vor, und die Auslesesteuerung leitet dann die Signale an die vorbereiteten Zellen. Die Arbeitsweise der einzelnen Zellen und die Zusammenarbeit der verschiedenen erwähnten Signale wird aur. den Beschreibungen der F i g. 2 und 3 ersichtlich.

In F i g. 2 sind eine Speicherzelle Q und eine Stufe Bj des Registers 11 im einzelnen gezeigt. Alle anderen Zellen und Registerstufen sind mit dieser identisch und gemäß der Darstellung in F i g. 1 verbunden.

Die Stufe B₁ des Eingangsregisttrs 11 umfaßt zwei steuerbare Vierschicht-Halbleiter 21 und 22, im nachfolgenden »SCR« genannt. Die Anode des Schalters 21 ist mit einer Stromquelle + Vi über eine Diode 23 und über einen Widerstand 24 mit der Löschleitung verbunden, die normalerweise die Spannung + V2 führt. Anode und die anodenseitige Steuerelektrode sind direkt mit dem »Null«-Ausgang des Eingangsregisters für diese Stufe verbunden. Die Kathode des SCRs 21 ist direkt mit einer negativen Spannungsquelle— Vi verbunden, und die Steuerelektrode über einen Widerstand 25 und zwei trennende Dioden 26 und 27 an die Leitungen »Null setzene bzw. »Lesen« angeschlossen.

Der SCR 22 entspricht dem SCR 21, dessen Elektroden und zugehörigen Schaltelemente auch mit denselben Bezugsnummern bezeichnet sind. Die Anode des SCRs 22 liefert das »Eins«-Ausgangssignal für die gezeigte Stufe.

Das mit den Ausgängen »0« und »1« ausgestattete Register B₁ kann eine von vier Bedingungen oder Stellungen einnehmen. Die Ausgangssignale »0« und »1« können gleichzeitig positive Spannungen + V₁ oder negative Spannungen — Vi führen. Wenn beide Ausgangssignaie positiv sind, befindet sich die Stufe im Maskierungszustand. Wenn beide Ausgänge gleichzeitig negativ sind, können Daten in irgendeine Wortleitung, die ein Auslese-Steuersignal führt, gelesen werden. Außerdem können die Ausgänge »0« und »1« entsprechend negativ und positiv sein und damit die Nullstellung anzeigen, oder sie können positiv und negativ sein und damit die »Eins«-Speicherstellung anzeigen. Normalerweise gehen die Ausgangssignale »0« und »1« gleichzeitig auf eine positive Spannung, nachdem ein Impuls auf die an die Anode der SCRs 21 und 22 über die Widerstände 24 und 24' angeschlossene Leitung gegeben worden ist, da die Diodenklemmen 23 und 23' die Anoden der SCRs 21 und 22 an positive Spannungen legen. Danach kann das Register auf »0« gesetzt werden, indem man die an die Diode 26 für die Normalstellung gelegte Eingangsspannung »0 setzen« von - V₂ nach V₀ ändert. Dadurch wird der SCR 21 leitend und die Anode, an der der »0«-Ausgang angeschlossen ist, nimmt die negative Spannung - V, an und zeigt dadurch die »Null«-Stellung an. Die Diode 27 verhindert eine Weiterleitung dieser Einstellspannung auf den !-Eingang. Um die Stufe in eine 1-Speicherstellung zu stellen, muß sie durch Anlegen eines negativen Impulses — Vi an die Anode entleert werden, wodurch der SCR 21 gelöscht wird. Nach dem Entleeren wird ein Impuls »1 setzen« angelegt, d.h. die an die Diode 26' angelegte Spannung »1 setzen« wird von - V_? nach V₀ geändert, wodurch der SCR 22 leitend wird. Dadurch geht die Anode des Schalters und die »!«-Ausgangsleitung auf die Spannung - Vi und zeigt die 1-Speicherbedingung an. Auch hier bleibt der »0«-Ausgang auf 4· V₁.

Das Auslesen erfolgt ebenfalls durch Änderung der Spannung auf der Leseleitung von — V₂ nach V₀. Dieser Impuls wird über die Dioden 27 und 27' auf beide SCRs 21 und 22 gegeben, wodurch beide eingeschaltet werden und ihre Anoden die Spannung — Vi der Kathode annehmen und somit ein Auslesen der gespeicherten Bedingungen in jeder der SCRs ermöglichen, die an die »0«- und »1 «-Ausgänge angeschlossen sind, vorausgesetzt, daß ein entsprechendes Auslese-Steuersignal auf die auszulesende Speicherzelle gegeben wird.

Die »0«- und »1 «-Ausgänge sind direkt mit den Kathoden von zwei SCRs 28 bzw. 29 verbunden. Der SCR 28 umfaßt ein Element der Speicherzelle Q, während der Schalter 29 ein anderes Speicherelement der Speicherzelle C₁ enthält Die Steuerelektroden der SCRs 28 und 29 sind über Widerstände 30 und 30' und Dioden 31 bzw. 31' mit der Schreibleitung IV, verbunden. Die oberen Steuerelektroden der SCRs 28 und 29 sind bei dieser Anordnung nicht angeschlossen. Die Anoden sind mit der Löschleitung W₁ durch die Widerstände 32 bzw. 32' verbunden. Wenn Daten in die Zelle Cy geschrieben werden sollen, muß ein Schreibimpuls auf die Schreibleitung W₁ gegeben werden, d. h. die Spannung auf dieser Leitung, die normalerweise bei !-Leitung von + Vi nach - V₁ geändert werden, um die eine oder die andere Zelle zu zünden. Wenn beide Leitungen 0 und 1 auf - V₁ stehen, sind beide Zellen gezündet und speichern somit entweder eine 0 oder eine 1. Diese Stellung kann so bezeichnet werden, da beim Auslesen sowohl die 0 als auch die 1 als in der Zelle gespeichert erscheinen. Diese Zelle liefert ebenso wie das Register B₁ vier Speicherstellungen, und zwar 01,10 und 00 oder 1 i. Der Aufbau des ganzen Speichers geht aus der nachfolgenden Beschreibung genauer hervor.

Wenn ein Schreibimpuls auf die Steuerelektrode der SCRs 28 und 29 und eine Spannung - Vi auf die Kathode des SCRs 28 gegeben wird, geht die Spannung + V₂ der Entleerungsleitung über den Widerstand 32 und den SCR selbst auf die Spannung - V). Später kann die 0-Leitung auf die Spannung + Vi zurückkehren, und der Leitzustand wird über die Diode 23 aufrechterhalten. Die an der Anode erscheinende Spannung reicht bei diesem Zustand jedoch nicht für ein Ausgangssignal aus. Die Bedingung für das Ausgangssignal wird später beschrieben. Was über den SCR 28 gesagt wurde, gilt in gleicher Weise fur den SCR 29. Somit erfolgt eine Leitung von der Spannung + V₂, welche normalerweise von der Entleerungsleitung geführt wird, über den Widerstand 32', den SCR 29 zur Versorgungsspannung

- Vi, wenn das »!«-Ausgangssignal der Stufe ß, auf der Spannung - V, liegt und ein Schreibimpuls auf die Steuerelektrode gegeben wird. Wieder wird der Leitzustand über die Diode 23' aufrechterhalten, wenn die Spannung auf der Leitung auf + V, zurückkehrt. Diese gerade beschriebene Bedingung kann natürlich unterbrochen werden, indem man die Spannung auf der Entleerungsleitung von + V₂ auf - V- abfallen läßt und somit den Leitzustand unterbricht, der gemäß der obigen Beschreibung dann erst wieder hergestellt werden muß.

Bei der bisher beschriebenen Schaltungsanordnung folgt die Anode der Kathodenspannung, wenn die SCRs 28 oder 29 eingeschaltet sind. Die Anode spannt somit eine Diode 34 und/oder 34' vor, die über einen Widerstand 35 bzw. 35' an die Summierungsleitung Σ; angeschlossen ist, und läßt einen Strom gleich dem Strom über den Widerstand 35 in der Summierungsleitung fließen, wenn die 0-Leitung oder 1-Leitung von der Stufe Bj des Eingangsregisters auf die Spannung - V, geht. Wenn der SCR 28 auf »0« gestellt wurde und zur Stromquelle + V₁ leitet und die Leitung »0« negativ wird, wird eine Stromeinheit über den Widerstand 35 an die Leitung 2,- geliefert. Wenn andererseits der SCR 29 auf »l« gesetzt wird und leitet, wird dieselbe Stromeinheit über den Widerstand 35' und die Diode 34' auf die Summierungsleitung Σ, gegeben, wenn die Leitung 1 negativ wird. Wenn beide SCR gesetzt sind und leiten und entweder die »0«-Leitung oder die »1 «-Leitung der Stufe fit, auf die negative Spannung

- Vi geht, wird eine Stromeinheit abgegeben. Ebenso werden zwei Stromeinheiten auf die Summierungsleitung 2, gegeben, wenn beide Schalter gesetzt sind, leiten und die Leitungen »0« und »1« der Stufe ß, auf die Spannung - V, gehen. Diese Bedingung ist normalerweise nicht programmiert, kann sich jedoch in bestimmten Fällen als nützlich erweisen und verwendet werden. Wenn kein SCR gesetzt ist, wird ungeachtet des Potentials auf den Leitungen »0« und »1« vom tmgangsregister B₁ kein Strom geliefert.

* - /, !iegl.-«*^*r >ü ang-dSSAft-iiieriien-io-iejrhzS]^ muß die spannung entweder aui der 0-Leitung oder der ■ -—■>. ·. T~r.iistoi"i 37 über eine üiode 38 verbunden und die Auslese-Steuerleitung ist an die Steuerelektrode des

Transistors 37 über eine Diode 39 angeschlossen. Die Steuerelektrode ist über einen Widerstand 40 an die Stromquelle - V₂ angeschlossen. Die Dioden 38 und 39 und der Widerstand 40 gehören zu einer UND-Schaltung das an die Steuerelektrode des Transistors 37 angeschlossen ist. Somit wird der Transistor 37 nur eingeschaltet, wenn die Anode des SCRs 28 und die Auslese-Steuerleitung gleichzeitig die Spannung — Vi führen. Die Auslese-Steuerleitung führt normalerweise die Spannung + Vi und daher macht sich die an der Anode des SCRs 28 erscheinende Spannung - V, an der Steuerelektrode nur bemerkbar, wenn die Auslese-Steuerung auf — Vi schaltet. Eine identische Gruppe von Bauteilen mit denselben Bezugsnummern wird in Verbindung mit SCR 29 zur Übernahme derselben Funktionen verwendet.

Der Klarheit halber wird hier die Arbeitsweise des Eingangsregisters Bj und der Speicherzelle Q wiederholt. Wenn die Spannung der Entleerungsleitung von + V₂ auf — V'i gesenkt wird, wird die Stromleitung durch die SCRs 21 und 22 unterbrochen. Die Ausgangsleitungen »0« und »1« gehen auf 4- V|. Dadurch ist der Maskierungszustand der Registerstufe festgelegt. Wenn die Stufe eine »0« speichern soll, wird die Spannung der »O«-Setzleitung von - V₂ auf V₀ nach dem Entleeren geändert. Dadurch wird die Leitung durch den SCR 21 festgelegt, die aufrechterhalten wird, nachdem V₀ absinkt und das 0-Ausgangssignal bei einer Spannung - V| liegt. Wenn die Stufe nach dem Entleeren auf »1« gesetzt werden soll, wird die Spannung auf der »!«-Eingangsleitung von - V₂ auf V₀ verändert, und die Anode des SCRs 22 geht von + V, nach - V₁. Wenn der Speicher ausgelesen werden soll, ändert sich die Spannung auf der Leseleitung von - V₂ nach V₀, wodurch beide SCRs 21 und 22 leitend werden und die »O«-Ausgangsleitung sowie die »1 «-Ausgangsleitung von + Vi nach - V, gehen. Wenn Daten in die Zelle Q geschrieben werden sollen, werden sie, wie oben gesagt, zuerst in die Stufe B₁ geschrieben und es wird ein Schreibsignal auf die Schreibleitting VV, gegeben, wodurch der eine oder der andere SCR leitend wird, abhängig von der Art der in das Eingangsregister gegebenen Daten. Bei einem nachfolgenden Vergleich für Adressierzwecke werden die zur Adressierung benutzten Daten in die Β,-Position sowie alle anderen Positionen des Registers gegeben. Diese Daten werden mit der Stellung der SCRs 28 und 2Si verglichen. Wenn z. B. eine Null in das ß/Register gesetzt wird und der SCR 28 vorher gesetzt wurde, wird eine Stromeinheit auf die Summierungsleitung 2/ gegeben, wenn die »0«-Leitung von der Zelle Bj die Anode des SCRs 28 auf eine Spannung - Vi treibt. Dadurch wird die Diode 34 vorwärts vorgespannt und eine Stromeinheit durch den Widerstand 35 gezogen. Wenn andererseits eine Eins in das Register Bj gesetzt wird, wird kein Strom auf die Leitung Σ, für diese Speicherstufe und das Register gegeben, da der Schalter 29 abgeschaltet ist und eine negative Spannung auf der Einer-Leitung die Diode 34' nicht vorwärts vorspannt. Somit kann kein Strom von dieser Stelle auf der Leitung Σ, addiert werden.

Wenn ein ganzes Wort und nicht nur die übereinstimmenden Bits ausgelesen werden sollen, werden die Auslese-Steuer-Leitung und die Ausleseleitung zum Eingangsregister 11 gleichzeitig erregt, wodurch eine negative Spannung - V, gleichzeitig auf die Anoden der "5r.ö-J^rtS «ixäS^üaiT-zW -ur,d 39' £*g·^" vi^4^-^r -··. der Voraussetzung, aa£» einc'üer beiden 5CK" ~ oder 29 vorher gesetzt wurde und somit ein Ausgai.gssignal

fco auf die Null-Leitung oder die »1«-Leitung gibt. Wenn die SCRs 28 und 29 beide gesetzt sind, erscheint auf beiden Leitungen ein Ausgangssignal. Wenn keiner der beiden SCRs 28 und 29 gesetzt ist, hat das gleichzeitige Anlegen der Spannungen an die Auslese-Steuer-Leitung und die Ausleseleitung keinen Einfluß auf die »0«-Ausgangs-Leitung und die »!«-Ausgangsleitung von der Zelle C₁₁.

In F i g. 3 sind eine Konstantstrom-Verriegelungsschaltung 14, eine Entscheidungsschal'ung Dt/und ein ODER-Glied O_] gezeigt. Die anderen Entscheidungsschaltungen DU und ODER-Glieder O, sind identisch und in der in Fig. 3 gezeigten Art untereinander verbunden.

Die Konstantstrom-Verriegelungsschaltung enthält einen Transistor 41, dessen Emitter über einen Widerstand 42 an eine Spannungsquelle + V, angeschlossen ist. Die Basis des Transistors 41 ist über eine Diode 43 mit der Spannungsquelle + Vi und über einen Widerstand 44 mit Erdpotential verbunden. Der Kollektor des Transistors 41 ist an eine allen Entscheidungsschaltungen gemeinsame Leitung 47 angeschlossen. Die Leitung 47 ist an den Kollektor eines NPN-Transistors 45 angeschlossen, dessen Basis mit der Vergleich-Steuerleitung über einen Widerstand 46 und dessen Emitter direkt mit einer Spannungsquelle — Vi verbunden ist. Die Vergleich- oder Übereinstimmungs-Steuerleitung führt normalerweise eine Spannung V₀, die auf - V₂ abgesenkt wird, sobald eine Übereinstimmung herzustellen ist. Liegt die Basis des Transistors 45 bei 0 Volt dann ist er leitend und der Kollektor des Transistors 41 und die Leitung 47 werden auf der Spannung — Vi gehalten. Wenn die Spannung — Vi auf der allen Entscheidungsschaltungen gemeinsamen Leitung liegt, werden Vergleiche in der Entscheidungsschaltung verhindert.

Wenn die Übereinstimmungs-Steuerspannung sich nach — V₂ verschiebt, wird der Transistor 45 abgeschaltet und die am Transistor 41 liegende negative Spannung abgenommen. Der Spannungsabfall über der Diode 43 wird als Bezugsspannung verwendet und setzt den Wert des durch den Transistor 41 fließenden Stromes fest. Außerdem setzt er einen oberen Spannungspegel für die gemeinsame Verriegelungsleitung 47 fest. Die Spannung der Verriegelungsleitung 47 liegt nach Freigabe von der Klemmspannung - V₁ aufgrund des durch den Transistor 41 fließenden Stromes zwischen 0 Vund + VVoIt mit einem absoluten oberen Grenzwert, der mindestens bei + V, Volt liegt Die tatsächliche Spannung auf der gemeinsamen Verriegelungsleitung 47 wird durch den Strom bestimmt, der in die Summierungsleitungen Σί bis Σ_η gezogen wird und die tatsächliche Spannung ist etwa; positiver als die an der Summierungsleitung mit dei höchsten Anzahl von Übereinstimmungen erscheinende Spannung.

Die Summierungsleitung für jedes Wort im Speichel ist mit ihrer eigenen Entscheidungsschaltung verbunden Sie ist an die Basis des Transistors 48 und an ein« Spannungsquelle für 4 Vi über einen Widerstand 4i angeschlossen. Es ist nur ein Widerstand 35 in dei Wortleitung W, dargestellt, und dieser bildet ii Verbindung mit den anderen über entspreche™ vorgespannte Dioden 34 und 34' parallel an di( Spannungsquelle für - V, über einen leitenden SCR 21 ...der 29 peicptcn^V.jderständcn einen gleichwertige! "/iüerstänä. de^{r :}i Verbindung mit dem WidersTanciΓ4! die Spannung an der Basis des Transistors 48 steuerl

709 519/1E

Die Spannung und der Wert der Widerstände 49 und 35 können so gewählt werden, daß eine fvlind'jstanzahl von Positionen auf jeder Wortleitung übereinstimmen muß, um den Transistor 48 leitend zu machen. Da die an den Emitter des Transistors 48 angeschlossene Stromquelle begrenzt ist, ist die Spannung auf der Verriegelungsleitung 47 eine Funktion der Summierungsleitung, die die größte Anzahl von Übereinstimmungen liefert und somit wird nur einer der Transistoren 48 in der Entscheidungsschaltung eingeschaltet, wenn sich die Summen auf allen Leitungen voneinander unterscheiden. Die Schaltung kann durch entsprechende Wahl des Widerstandes 42 so ausgelegt werden, daß zwei Transistoren 48 eingeschaltet werden, wenn die Summierung auf zwei Summierungsleitungen Σ identisch ist oder innerhalb bestimmter vorgegebener Werte liegt.

Der Kollektor des Transistors 48 ist an die Steuerschaltung eines SCRs 50 mittels eines Widerstandes 58 und durch einen weiteren Widerstand 59 an die Spannungsquelle für - K₂ angeschlossen. Die Anode des SCRs 50 ist über einen Widerstand 51 mit der Entleerungsleitung verbunden, die normalerweise eine Spannung 4- K₂ führt und auf die Spannung - K_t umgeschaltet wird, wenn die Stellung des SCRs 50 gelöscht werden soll.

Die anodenseitige Steuere,ektrode des SCRs 50 ist mit der Anode verbunden und die Kathode ist an die Spannungsquelle für — Vi angeschlossen. Die beiden Steuerelektroden sind durch eine Diode 52 an die Versorgungsspannung + K₁ angeschlossen. Somit geht die Anode auf die Spannung — Ki und die Diode 52 wird rückwärts vorgespannt, wenn der SCR durch Leitung des Transistors 48 leitend wird und der Spannungsabfall über dem Widerstand 59 ausreicht, um den SCR

S einzuschalten. Wenn die Stellung des SCRs 50 durch Anlegen eines Spannungsimpulses — K, an die Anode von der Löschleitung gelöscht wird, wird die Anode über die Diode 52 an die Spannung + Ki geklemmt.

Die Anode des SCRs 50 ist mit der Leitung M,

ίο verbunden, die ihrerseits wieder an einen Eingang des Oder-Gliedes O, angeschlossen ist, dessen anderer Eingang mit der Leitung Wi verbunden ist, welche unter Programmsteuerung des Wortes »/« für das Auslesen sorgt, d. h., das Auslesen der Leitung »/« kann entweder

ι«, durch Einschalten der Auslesesteuerleitung über die Leitung M₁ oder über die unter Programmsteuerung getrennt erregte Leitung W, erfolgen.

Die Leitung M₁ ist mit der Kathode der Diode 53 verbunden, die mit der Diode 54 und dem Widerstand 55 eine ODER-Schaltung bildet. Die ODER-Schaltung ist an die Basis eines Iransistors 56 angeschlossen, der als Emitterfolgeschaltung die Auslesesteuerleitung speist, die vorher im Zusammenhang mit den F i g. 1 und 2 beschrieben wurde. Der SCR 50 wird normalerweise unter Programmsteuerung zurückgestellt, nachdem entweder die übereinstimmenden Bits gemäß obiger Beschreibung ausgelesen sind oder nachdem das Auslesen durch Anlegen des entsprechenden Auslesesignals an das Eingangsregister gemäß obiger Beschreibung eingeleitet wurde.

Hierzu 3 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Assoziativspeicher mit Analogsummierungstechnik für die Ausgangssignale beim Abfragen des Inhalts des Assoziativspeichers, bei dem die Ausgangssignale für den Übereinstimmungsgrad kennzeichnend sind mit Summierungsleitungen, die wortweise mit allen Speicherzellen der Wortzeilen und mit je einer Entscheidungsschaltung verbunden sind, denen entsprechend dem Vergleichsergebnis diskrete Stromeinheiten von einer der Summierungsleitungen zugeleitet werden, so daß die Summe der zugeführten Stroineinheiten dem Vergleichsergebnis entspricht, dadurch gekennzeichnet, daß allen Entscheidungsschdltungen (DLh bis DU_n,) eine gemeinsame Konstantstrom-Verriegelungsschaltung (14) zugeordnet ist, deren Ausgangssignal auf einer Verriegelungsleitung (47) eine Funktion der Summierungsleitung ist, die die größte Anzahl von Übereinstimmungen liefert bzw. zweier Summierungsleitungen, deren Summierungsstrom gleich ist oder innerhalb bestimmter vorgegebener Werte liegt.

2. Assoziativer Speicher nach Anspruch i, dadurch gekennzeichnet, daß die Konstantstrom-Verriegelungsschaltung (14) vom Programm einer Datenverarbeitungsanlage gesteuert die Auswahl einer Wortleitung mit einem gewünschten Grad der Übereinstimmung mit dem Such wort steuert.