DE1813044A1 - Verfahren zur Zeichenerkennung und Anordnung zur Durchfuehrung des Verfahrens - Google Patents

Description

DIPL-ING. H. MARSCH 4 Düsseldorf! 813044

PATENTANWALT , lindemannstrass« si

Bes ehre i b u η g ... ..„.,, ,z,um Patentgesuch

der Postal Administration of the United Kingdom of Great Britain and Northern Ireland, represented by HER MAJESTY¹S POSTMASTER GENERAL, The General Post Office, St. Martin's-le-Grand, London, E.C.I, England

betreffend:

"Verfahren zur Zeichenerkennung und Anordnung zur Durchführung des Verfahrens"

Die Erfindung bezieht sich auf ein Verfahren zur Zeichenerkennung und auf eine Anordnung zur Durchführung des Verfahrens.

Es ist bei Zeichenerkennungsverfahren vorgeschlagen worden, Techniken anzuwenden, die auf der Identifikation von intuitiv oder automatisch ausgewählten Merkmalen beruhen. Die Erkennung beruht danach auf dem Vorhandensein eines oder mehrerer der gewählten Merkmale, die unabhängig identifiziert werden und deren Identifikationen nachfolgend kombiniert werden, um das vollständige Zeichen oder Muster zu erkennen. Hier und nachfolgend werden die Ausdrücke,

909825/1356

Zeichen und. Muster in dem Sinne verstanden, daß als Muster eine aufbereitete Form des Zeichens verstanden werden soll. Die verschiedenen Merkmale eines Zeichens sind jedoch bis zu einem gewissen Grade voneinander abhängig, und die getrennte Identifikation der Merkmale ignoriert die Information, die durch diese wechselseitige Abhängigkeit gegeben ist und die in vielen Fällen mindestens teilweise erhalten bleiben könnte, indem das Zeichen abweichend in Merkmale aufgeteilt würde.

Aufgabe der Erfindung ist es, ein Verfahren zur Zeichen* oder genauer gesagt Mustererkennung und eine Anordnung zur Durchführung desselben zu schaffen, bei welchen mindestens teilweise der oben erläuterte Nachteil beseitigt 1st.

Die Aufgabe wird so gelöst, daß ein Vergleich erfolgt zwischen einem Eingangsmuster und Mustern bekannter Klassen, um so das Eingangsmuster oder -zeichen zu identifizieren, wobei gemäß der Erfindung ein Speicher vorgesehen ist für die Repräsentation der Muster bekannter Klasse, logische Schaltkreise zur Anzeige derldentität oder Nichtidentität entsprechender Elemente des Eingangsmusters mit jedem der Muster bekannter Klasse, andere logische Schaltkreise, die nur dann erregt werden, wenn es eine Unterteilung in Teile gibt, von denen mindestens einige eine Mehrzahl von Elementen des Eingangsmusters enthalten, derart, daß alle Teile des Eingangsmusters identisch sind mit entsprechenden Teilen von bekannten Mustern, die zu einer Klasse gehören, wobei die Teile des bekannten Musters außerdem zu einem begrenzten Satz von Teilen gehören, aus denen die bekannten Muster ausschließlich zusammengesetzt sind, und wobei auf die logischen Schaltkreise ansprechende Einrich-

90Ö825/135Ö

tungen vorgesehen sind zur Anzeige dieser einen Klasse als diejenige, zu der das Eingangsmuster gehört.

Falls für jedes Teil in einem Zusammensetzspiel verschiedene alternative Teile votfhanden sind mit der gleichen Form, jedoch mit verschiedenen Mustern, ist es möglich, diese Teile zu kombinieren und wieder zu kombinieren, um so einen Satz von unterschiedlichen, vollständigen Zusammensetzspielbildern oder -mustern zu schaffen. Ein Satz von Mustern, der auf diese Weise aufgebaut ist, soll als ein "Rekombinationssatz" bezeichnet werden. Wenn eine genügend große Anzahl von beispielsweisen Gliedern eines Rekombinationssatzes gegeben ist, ist es möglich festzustellen, ob irgendein weiteres Muster zu diesem Satz gehört,mittels Berechnungstechniken, die einen Teil der vorliegenden Erfindung bilden.

Die zu erkennenden Muster werden binär aufbereitet auf einem Feld von Binärmusterelementorten. Ein η-fach ist ein Satz von η Musterelementorten,und das vorliegende System arbeitet mit einer Mehrzahl von zufällig gewählten Hffachs. Wie in der bekannten Erkennungsraethode von Bledsoe und Browning wird das vorliegende System vorbereitet oder "trainiert" mittels Sätzen von Beispielmustern von allen Klassen, die zu erkennen sind. Diese Sätze von Beispielen sind allgemein als "Trainingssätze" bekannt. Q soll der Satz sein, der die ersten 0 Muster auf dem x-eten η-fach umfaßt, das in dem r-ten Klassentrainingssatz erscheint, wobei 0 eine in bestimmter Weise ausgewählte Zahl ist.

Wenn ein Zeichen oder ein Glied einer Erkennungs- \£Lat&e P zu erkennen ist, werden die η-fach Muster aus ihm extrahiert. Es^ei angenommen, daß das Muster des x-eten

909825/1356

η-fachs P ist. Dann ·$ prüft die Erkennungsanordnung P_ daraufhin, ob es zu dem gleichen Rekombinationssatz gehört wie die Muster, die zu Q_xr gehören. Wenn für irgendein Zeichen oder eine Erkennungsklasse, s z.B., dfe Anzahl der Werte von x,für die die Prüfung ergibt, daß Ρ_χ und Q- zu dem gleichen Rekombinationssatζ gehören, größer ist als für irgendein anderes Zeichen oder eine andere Klasse, so wird P erkejint als Zeichen s oder als ein Glied einer Erkennungsklasse s. Andernfalls wird P verworfen.

Die Erfindung soll nachstehend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert werden. Die Zeichnungen zeigen eine Anordnung zur Durchführung des erfindungsgemäßen Verfahrens,und zwar:

Pig. 1 ein logisches Blockschaltbild zur Erläuterung der Punktionsweise,

Fig. 2(a) eine beispielsweise Darstellung zur

Erläuterung der Ab^e^Hung der Sätze von Musterorten,

Fig. 2(b) eine erklärende Tabelle, Fig. 2(c) eine Einzelheit aus Flg. 1,

Fig. 3 ein logisches Schema zur Darstellung einer Einzelheit eines Teils der Pig. I und

Fig. 4(a), (b) und (c) logische Schemata zur weiteren Erläuterung von Einzelheiten efclnes Teils der Fig., l;

909825/1358

Das nunmehr zu beschreibende AusfUhrungsbeipiel 1st geeignet für die Erkennung von Zeichen in alphanumerischer Form.

Das zu erkennende Zeichen wird auf eine rechteckige Matrix aus fotoelektrischen Zellen projiziert in einer Einheit«die nachfolgend als Abtasteinheit bezeichnet wird. Der Ausgang der Matrix wird gespeichert und verarbeitet in der nachfolgend zu beschreibenden Weise, um das Zeichen zu erkennen.

Wenn ein Startknopf 50 (Fig. 1) von einem Operator betätigt wird, gelangt ein Aktlvlvrungssignal über ein ODER-Oatter 51 und einen Kanal 52 zur Abtasteinheit, die als Blook 5j5 dargestellt wird. Die Abtasteinheit überträgt das zu erkennende Zeichen in das Raster der Abtastung,und der Abtaster liest aus und überträgt das ausgeisene Resultat in Binärform in einen Pufferspeicher 54 und gibt danach ein "Fertig"-Signal auf einen Kanal 55. Die in dem Pufferspeicher 54 gespeicherte Information ist die Binärform des abgetasteten Zeichens. Einzelheiten der Abtasteinheit 53 und des Pufferspeichers 54 brauchen nicht erläutert zu werden, da sie bekannt sind.

Wenn der Startknopf 50 niedergedrückt wird, wird eine Kippschaltung 58 über das ODER-Oatter 57 aktiviert, so daß das UND-Oatter 59 aktiviert wird, sobald das "Fertig"-Signal auf Kanal 55 empfangen wird. Die Funktion des Sperrgatters 56, das sioh im Kanal 55 befindet, bvateht darin, dafr "Fertig"-Signal zu sperren, wenn der Operator den Stopknopf 60 niederdrückt, ua den Erkennungsprozeß zu unterbrechen. Die Aktivierung des UND-Gatters 59 veranlaßt die Aktivierung de« ODKR-Qatters 51 nach einer kurzen Verzögerung,

9OÜ28/13£6

welche durch eine Verzögerungseinheit 62 eingeführt worden ist, und dasSignal auf Kanal 52 veranläßt die Abtasteinheit 53, das nächste Zeichen, das erkannt werden soll, in den Pufferspeicher 5^ einzulesen. Die Erregung des WiD-Gatters 59 entregt außerdem die Kippschaltung 58 nach einer kurzen, von einer Verzögerungseinheit 6l eingeführten Verzögerung. Darüberhinaus veranlaßt die Aktivierung des UND-Gatters 59* daß ein Signal über den Kanal 63 zum "Vorhandene ri-fach" Speicher 64 gelangt und außerdem in diesen Speicher über ein Sperrgatter 65, welches einen kurzen Impuls einer Dauer abgibt, die bestimmt wird durch eine Verzögerungseinheit 66.

In dem in Fig. 2(a) gezeigten Beispiel ist der Pufferspeicher 5^ ein Io χ 15 Kippschaltungsfeld, und die 1-er und 0-er kennzeichnen die Erregung und Entregung entsprechender Kippschaltungen im Pufferspeicher 5^» der in diesem Ausführungsbeispiel eine Binärversion des Zeichens "2" enthält, welche aus der Abtasteinrichtung 53 stammt. Ein Satz von η zufällig gewählten Kippschaltungen im Pufferspeicher 5^ wird im folgenden als ein η-fach bezeichnet, und das Muster der Aktivierung in einem η-fach soll als ein η-fach Muster bezeichnet werden. Eine Anzahl, z.B. 4o, n-fachs, bei denen z.B. η gleich 12 ist, wird zufällig ge- wKhlt. In Fig. 2(a) sind z.B. die 1-er und 0-er für Kippschaltungen, welche zu dem 17-ten η-fach gehören, mit einem Kreis umrahmt, tn Fig. 2(b) sind die Muster von vier der 4o n-fachs illustriert. Z.B. von links nach rechts gezählt ist das erste Digit im 17-ten n-faeh das, dessen Kreis in Fig. 2(a) mit 1 bezeichnet ist, das zweite Digit im 17-ten η-fach ist das, dessen Kreis in Fig. 2(&) mit 2 bezeichnet ist usw. Ganz gleichgültig, welches Zeichen in dem Pufferspeicher 54 vorliegt, das vierte Digit in

- 7 -90982B/13S6

dem Muster des 17ten n-fachs, das vom Pufferspeichermuster abgeleitet wird, ist immer das Digit in der Kippschaltung in der zweiten Reihe von oben und in der siebenten Spalte von links des Pufferspeichers 54 entsprechend dem Kreis 4 in Flg. 2(a), und alle anderen Digits in diesem und allen anderen n-faoh Mustern sind in ähnlicher Welse bestimmt.

In Fig. 1 besteht demnach der "vorhandene n-faohs" Speicher 6* aus vier Reihen von 12 Kippschaltkreö{Len, wobei eine Reihe jeweils den 4o gewählten n-fachs entspricht. Das Sperrgatter 65 1st mit allen Kippschaltungen im Speicher 64 verbunden, so daß, wenn das Sperrgatter 65 erregt wird, alle Kippschaltkreise im Speicher 64 rückgestellt werden (d.h. entregt werden). Jeder Kippsohaltkrels im Speicher 64 ist mit einem Kippschaltkreis im Speicher 54 verbunden, derart, daß der Satz von Kippschaltkreisen im Speicher 54j mit dem jeweils eine Reihe von Kippschaltkreisen im Speicher 64 verbunden ist, tatsächlich das η-fach ist, das dieser Reihe entspricht. Z.B. ist der vierte Kippschaltkreis,mit 644 in Fig. 2(c) bezeichnet, in der 17ten Reihe des Speichers 64»

verbunden alt dem Kippsohaltkrels,derFlg. 2(c) mit 5418 d^lt In der zweiten Reihe von oben und der siebenten

Spalte von links des Pufferspeichers 54. Wenn ein Signal das UND-Gatter 6441 vom UND-Gatter 59 erreicht, wird der Kippschaltkreis 644 aktiviert, falls der Kippsohaltkreis 54l8 aktiviert 1st. Obwohl nur ein anderer Kippschaltkreis im Speicher 54 undeiner im Speicher 64 in Fig. 2(c) dargestellt sind, sind in Wirklichkeit alle Kippschaltkrelse des Speichers 64 mit den Kippsohaltkrelsen des Speichers 54 über UND-Gatter verbunden, die ihrerseits mit dem UND-Gatter 59 verbunden sind, so daß bei Offnen des UND-Gatters 59 die 4o η-fach Muster aus dem Pufferspeicher 54 gleichzeitig

- 8 909826/1358

in den Speicher 64 ausgelesen werden. Die Verzögerung, die durch dieVerzögeiungseinheit 62 eingeführt wird, ist genügend groß, um zu verhindern, daß die Abtasteinheit 53 in den Pufferspeicher 54 einliest, bis nicht die Übertragung vom Pufferspeicher 54 in den Speicher 64 vollendet ist.

Der Hilfsspeicher 67 ist irgendeine bekannte Speicheranordnung mit hoher Datenspeicherkapazität, vorzugsweise ein Trommelspeicher, doch soll im folgenden als Beispiel von einem Magnetbandspeicher ausgegangen werden.

Wenn das UND-Gatter 59 erregt worden ist, wird das Magnetband im Speicher 67 in Lauf gesetzt. Seine Bewegung wird nur abgestoppt, wenn der Speicher 67 ein Signal vom Sperrgatter 68 empfängt, das erregt wird, wann immer der Kippschaltkreis 58 erregt wird udd gleichzeitig das Sperrgatter 56 nicht erregt ist. Die Daten vom Speicher werden zunächst in "Prüfungsabfolge" Speicher 69 eingelesen, der prüft, ob sich eine bestimmte Identifikationsabfolge, welche eine willkürliche Folge von Bits ist, auf dem Mangetband befindet. Die für das Lesen der Prüfungsabfolge erforderliche Zeit ist größer als die Zeit, die für d4en parallelen Transfer von Informationen von dem Paar-Pufferspeicher 7o zum Hauptpufferspeicher 77 benötigt wird, wie unten zu erläutern. Wenn die Prüfungsabfolge gelesen worden 1st, werden aufeinanderfolgende 12 Bit-Zielen in aufeinanderfolgende Reihen des Paar-Pufferspeichers 7o gelesen, bis alle die Reihen dieses Speichers gefüllt sind, dann in aufeinanderfolgende Reihen des "vorige n-fach^M Speüiers 71, bis sie ganz gefüllt sind, dann nachfolgende Bits in aufeinanderfolgende sechs Bit-Speicher 72 und 73 und Kippschaltkreise i?4 und 75 und 76, dann in Prüfabfolgeschaltkreis 69, Speicher 7o und 71 usw., bis der Hilfsspeicher

90982S/13S8

ein Stop-Signal vom Sperrgatter 68 empfängt. Der Speicher 67 und die Mittel, durch die der Speicher 67 in die aufeinanderfolgenden Anordnungen in aufeinanderfolgenden Speichern einließt, werden hier nicht im einzeten beschrieben, weil sie bekannt sind.

Der "Paar-Puffer" Speicher 7o besteht aus beispielsweise 231 Reihen von 12 Kippschaltkreisen. Es versteht sich, daß die Zahl mehr als Beispiel für die Anzahl der KippschaltkreJse in den n-fachs gewählt 1st, mit denen die erfindungsgemäße Anordnung arbeitet. "Hauptpaar"-Speicher 77 besteht aus KippschaltkieLsen im Verhältnis 1 : 1 mit jenen des Speichers 7o; und die 1 : 1 einander entsprechenden Kippschaltkreise in den Speichern 7o und 71 sind derart verbunden, daß ein Signal im Kanal 78 zur Folge hat, daß der Speicher 77 gelöscht wird und dann der gesamte Inhalt des Speichers 70 parallel in den Speicher 77 transferiert wird.

Der η-fach Speicher 79 ist eine Reihe von 12 Kippschaltkreisen, verbunden mit dem Speicher 64, so daß, wenn der Kippschaltkreis 74 und das UND-Gatter 8l erregt sind, ein η-fach Muster in den Speicher 79 "»n einer Reihe in Speicher 64 gelesen wird, wobei die Auswahl der Reihe in Speicher 64 bestimmt wird durch die 6-Bit-Zahl im Speicher 73. Die Mittel, mit denen die Anzahl im Speicher 75 dekodiert wird und zur Auswahl einer Reihe im Speicher 64 benutzt wird, sind bekannt und werden nicht beschrieben. Die Verzögerungseinheit 83 führt eine Verzögerung ein, genügend groß für die Vervollständigung des Daten-Transfers vom Speicher 7o zum Speicher 77 sowie vom Speicher 64 zum Speicher 79·

- Io -

909826/13S 6

-Io -

Der "vorige η-fach Muster" Speicher TL besteht aus beispielsweise 22 Reihen jeweils mit 12 Kippschaltkreisen. Jeder dieser Kippschaltkreise ist verbunden mit einer 1 : 1 entsprechenden logischen Äquivalenseinheit im "Identitätsfeld" 8o. Demgemäß umfaßt das Feld 8o in diesem Ausführungsbeispiel 22 Reihen aus 12 Kqulvalenzeinheiten. Eine Äquivalenzeinheit ist ein bekannter binärer Schaltkreis, der in diesem Fall einen Ausgangskanal und zwei Eingangskanäle aufweist: der Ausgangskanal wird erregt, dann und nur dann, wenn entweder beide Eingangskanäle erregt sind, oder keiner der Eingangskanäle erregt ist. Die Ausgangskanäle von allen Äquivalenzeinheiten im Feld 8o führen in den Logikschaltkreis 82. Einer der Eingangskanttle zu jeder Äquivalenzeinheit im Feld 8o kommt vom Ausgang der 1 : 1 entsprechenden Kippschaltkreise im Speicher 71. Der andere Eingangskanal zu jeder Äquivalenzeinheit im Feld 8o kommt vom Ausgang eines Kippschaltkreises im Speicher 79, wobei dieser Kippschaltkreis ausgewählt wird nach folgender Regel; Die 12 Spalten im Feld 8o entsprechen 1 : 1 den 12 Kippschaltkreisen im Speicher 79 und zu jeder Äquivalenzeinheit in jeder Spalte des Feldes 8o kommt ein Eingangskanal von dem entsprechenden Kippschaltkreis im Speicher 79. Z.B. ist der Ausgangskanal vom dritten Kippschaltkreis im Speicher 79 von links ein Eingangskanal zu jeder Äquivalenzeinheit in der dritten Spalte des Feldes 8o von links.

Nach der von der Verzögerungseinheit 83 eingeführten Verzögerung wird der Kippschaltkreis 76 entregt, und mittels der Verzögerungseinheit 93 und-dem Sperrgatter 94 wird ein einzelner kurzer. Impuls über ü^n Kanal 86 zum LogikSGhaltkreis 82 gesandt, der nachfolgend noch näher beschrieben wird. Die Rechenoperation im Logikschaltkreis 82

- 11 -

909Ö25/13Sb

18130U - π -

wird in einer Zeit durchgeführt, die geringer ist, als die von der Verzögerungeinheit 84 eingeführte Verzögerung, die ihrerseits wiedeiucürzer ist als die Zeit, die benötigt wird für das Einlesen vom Hilfsspeioher 67 in den Speicher 7o. Der Ausgang vom Logikschaltkreis 82 ist einBinärsignal im Kanal 6?# der der Eingangskanal ist zu "Klassenzählern" 88.

Die Klassenzähler sind bekannter Zähler, von denen jeweils einer einer Erkennungsklasse zuordnet ist. Die Anzahl in dem 6-Bit Speicher 72 bestimmt, in welchen der Zähler 88 das Signal im Kanal 87 eingezahlt wird. Die Zählung findet nur statt, wenn die Zähler 88 ein Signal vom Ausgang der Verzögerungseinheit 84 erhalten. Wenn beispielsweise die Zahl im Speicher 72 5 ist, und wenn dann ein Signal empfangen wirdvon der Verzögerungseinheit 84, wird die Zählung im fünften Zähler der Zähler 88 um 1 erhöht, falls das Signal im Kanal 87 eine 1 ist, und bleibt unverändert, falls das Signal im Kanal 87 0 1st. Einzelheiten der Zähler 88 und der Auswahl (d.h. derAdressierung) eines Zählers durch die Zahl im Speicher 72 werden nicht gegeben, well sie bekannt sind.

Wenn der "letzte Serie" Schaltkreis 75 erregt ist, und außerdem das UND-Gatter 85 erregt ist, sowie nach einer Zeitverzögerung (genügend für die Einzahlung in die Zähler 88), welche eingeführt wird durch eine Verzögerungseinheit 89, so wird ein "Maximum'-Detektor-Schaltkreis" 9o getriggert. Der Maximum-Detektor-Schaltkreis 90 besitzt einen Ausgangskanal entsprechend jedem Zähler 88 und demgemäß entsprechend jeder grkennungsklasse. Dieser Schaltkreis liest die Zählungen in den Zählern 88 und ermittelt, welcher Zähler die höchste Zählung aufweist zur Erregung

- 12 -

909825/1356

des diesem Zähler entφ rechenden Ausgangskanals. Falls · mehr als ein Zähler 88 die höchsteZählung aufweist, wird nur der Zurückweisungsausgangskanal des Schaltkreises 9© erregt. Wenn beispielsweise der siebente Zähler 88 die höchste Zählung aufweist, wird der siebente Ausgangskanal des Schaltkreises 9° erregt. Falls dagegen der fünfte und der neunte Zähler 88 beide die Zählung J51 aufweisen und kein anderer Zähler 88 eine höhere Zählung besitzt, so wird nur der Zurückweisungskanal 91 des Schaltkreises 9o erregt. Naoh einer kurzen Verzögerung nach der Abgabe des Ausgangssignal werden vom Schaltkreis 9o alle Zähler 88 auf O zurückgestellt. Einzelheiten des Schaltkreises 9© und der Rückstellung der Zähler 88 sind bekannt und werden deshalb nicht näher erläutert. Der Ausgang vom SchaltkMs 9o ist der Erkennungsausgang der gesamten Anordnung. Wenn das UND-Gatter 59 erregt ist, beginnt der gesamte Erkennungsprozeß, wie er oben beschrieben worden ist, für das nächste Zeichen, das erkannt werden soll. Falls sich kein "Fertig"-Signal auf dem Kanal 55 von der Abtasteinheit 53 befindet, wird das UNDGatter 59 nicht erregt und ein Signal über das Sperrgatter 68 hindert die Maschine am Auslesen vom Hilfsspeicher 67. Diese Unterbrechung dauert solange, bis das UNÖ-Gatter 59 ein Signal vom Sperrgatter 56 empfängt.

Der Logikschaltkreis 82 wird im einzelnen beschrieben in Ausdrücken der Logikkästen A, B und C, von denen einige in Fig. 3 dargestellt sind. Die Ausführung aller Α-Kästen ist die gleiche, wie auch die Ausführung aller B-Kästen und C-Kästen untereinander. Jede Äquivalenzeinheit im Feld 80 ist verbunden mit einem 1 : 1 entsprechenden C-Kasten im Hauptlogikschaltkreis 82 (Big. l),und die Gesamtzahl der C-Kästen ist gleich der Gesamtzahl der Squivalenzeinheiten im Feld 80.. Jeder C-Kasten ist mit dem Ein-

- 13 -

909826/1366

gangskanal 86 des Hauptlogikschaltkreises 82 verbunden. Alle C-Kästen in der gleichen Spalte besitzen einen Ausgangskanal, der als Eingangskanal mit dem gleichen ODER-Gatter verbunden ist, z.B. ODER-Gatter Io6, Io7, Io8 für die drei unvollständigen Spalten, die in Fig. 3 gezeigt sind. Die Ausgänge dieser ODER-Gatter sind als Eingänge an ein einziges UND-Gatter 115 angeschlossen (Fig. 3), deren Ausganykanal der Kanal 87 ist. (Fig. 1) Es gibt zahlreiche seitliche Zwischenverbindungen zwischen jedem Paar der C-Kästen in der gleichen Reihe. Als Beispiel wird angegeben, daß es 12 C-Kästen pro Reihe gibt, es versteht sich jedoch, daß diese Zahl gleich der Zahl der Elemente pro η-fach und, gleich dem Wert n» nicht notwejiidgerweise 12 sein muß.

Zwischen jedem Paar von C-Kästen in der gleichen Spalte befinden sich zwei Α-Kästen, welche beide Ausgänge von beiden C-Kästen besitzen. Jeder der C-Kästen jedoch empfängt nur einen Ausgang von einem der Α-Kästen. Ein C-Kasten, dem ein Α-Kasten einen Ausgang zusendet, wird ein Cl-Kasten für diesen Α-Kasten genannt, und ein C-Kasten, zu dem ein Α-Kasten keinen Ausgang sendet, wird ein C2-Kasten für diesen Α-Kasten genannt. Z.B. ist zwischen die C-Kästen 3o5 und 3o2 (Fig. 3) der Α-Kasten J5o7 so geschaltet, daß der C-Kasten 3o5 sein Cl-Kasten ist und der C-Kasten 3o2 sein C2-Kasten; ein A-Kasten 292 ist so angeschlossen, daß der C-Kasten 3o5 sein C2-Kasten ist und der C-Kasten 3o2 sein Cl-Kasten. Die 12 A-Kälsten, die ihren Cl-Kasten in der gleichen Spalte besitzen und deren Ci-Kästen in der gleichen Spalte liegen, werden als "gleichpaarige" Kästen bezeichnet. Alle gleichpaarigen A-Kästen sind untereinander verbunden. Wenn es r Reihen von C/Kästen gibt, beträgt die Gesamtanzahl der A-Kästen 2 χ 12 (r (r-l)/2),

- 14 909g2S/ 1366

Die folgende Beschreibung nimmt ein r = 22 als Beispiel an, so daß in diesem Fall die Zahl 2 χ 12 χ 231 beträgt, so daß es 2 χ 231 Α-Kästen gibt, welche jeder Spalte von C-Kästen entsprechen. Wenn r = 22 ist, gibt es 22 Reihen im Speicher 71, bestehend jeweils aus 12 Kippschaltkreisen, und der Speicher 77 besteht aus 231 Reihen, jeweils bestehend aus 12 Kippschaltkreisen.

Jeder C-Kasten ist als C2-Kasten an 21 A-Kästen angeschlossen und außerdem über die B-Kästen an einen Satz " von 21 Kippschaltkreisen im Speicher 77, welche 1 : 1 denen der 21 Α-Kästen entsprechen. Demgemäß gibt es insgesamt 12 χ 231 B-Kästen, so angeordnet, daß alle B-Kästen,die mit C-Kästen in einer gegebenen Reihe und den Speicher 77-Kippschaltern in irgendeiner gegebenen Reihe selbst in der gleichen Reihe liegen. Die B-Kästen in der gleichen Reihe sollen als "gleichpaarige" B-Kästen bezeichnet werden. Alle gleichpaarigen B-Kästen sind mehrfach untereinander verschaltet. In Fig. 3 werden einfache Verbindungen verwendet, um die Mehrfachverbindungen darzustellen, die unten erläutert werden.

\ Die Igischen Ausführungsformen der A, B und C-

Kästen sind in den Figuren 4(a), (b) und (c) dargestellt, jedoch so, daß, wo die logischen Einheiten sich wiederholen, nur einige wenige dargestellt sind.

Ein C-Kasten (Fig. 4(c)) enthält 11 UND-Gatter, von denen nur vier 12o, 121, 122, 123 gezeigt sind. Im 1 : -fl Verhältnis mit diesen sind Sätze von ODER-Gattern 126, 127, 128, 129 usw. I80, 181, 182, 183 usw., 131, ££, 133, 134 usw. sowie UNB-Gatter 17o, 171, 172, 173 usw. vorgesehen. Jedes der 11 ODER-Gatter in- Irgendeinem dieser

- 15 -

90962B/13S6

18130U

Sätze entspricht einzig und allein einer der Spalten im Feld 80, mit der Ausnahme, daß es kein ODER-Gatter gibt, entsprechend der Spalte, in welcher sich der C-Kasten selbst befindet. Als Beip^iel sollen die einzelnen Verbindungen zwischen dem C-Kasten 3o5 (Fig. 3) und einige der A- und B-Kästen jetzt beschrieben werden.

Im Α-Kasten 3o7 (Fig. 3) befinden sich 11 UND-Gatter 226, 227, 228, 229 usw. (Fig. 4(a)) im 1 : Verhältnis« mit den 11 UND-Gattern 12o, 121, 122, 123 usw. im C-Kasten 305. Der Ausgang irgendeines UND-Gatters im Satz 226, 227, 228 usw. ist einer der Eingänge zu den entsprechenden ODER-Gattem I80, I8I, 182 usw. in dem Cl-Kasten 3o5. Beispielsweise ist der Ausgang des UND-Gatters 228 im Α-Kasten 3o7 einer der Eingänge zum ODER-Gatter 182 (Fig. 4 (c)) im C-Kasten 305. Die anderen Eingänge zum ODER-Gatter I82 im C-Kasten 3©5 stammen von UND-Gattern I82 im C-Kasten 3o5 und 228 in allen anderen ähnlich angeschlossenen A-Kästens: D.h. zu allen A-Käasten in der gleichen Spalte wie A-Kasten 307, welche den C-Kasten 3o5 als ihren Cl-Kasten haben. Einer der Eingänge zu jedem der UND-Gatter 226, 227, 228, 229 in einem Α-Kasten ist, der Ausgang vom UND-Gatter 231 in diesem Α-Kasten. Der andere Eingangzum UND-Gatter 226 stammt von dem UND-Gatter 23J in dem angeschlossenen gleichpaarigen Α-Kasten entsprechend dem UND-Gatter 226,und die UND-Gatter 227, 228, 229 sind entsprechend angeschaltet, d.h. an UND-Gatter in dem entsprechenden A-Kasten.

Im 1 : 1 Verhältnis mit den UND-Gattern 226, 227, 228 usw. in einem A-Kasten gibt es einen Satz "Von 11 UND-Gattern 22o, 221, 222, 223 usw., die jeweils einöh Eingang vom Ausgang des UND-Gatters 231 in diesem A-Kasten empfangen.

- 16 909825/1356

- l6 -

Der andere Eingang zu irgendeinem der UND-Gatter 221, . 222, 225 usw. ist von dem UND-Gatter 232 in den entsprechenden gleichpaarigen Α-Kasten. Der Ausgang des UND-Gatters 22o ist einer der Eingänge zu dem entsprechenden ODER-Gatter 126 in dem CHCasten dieses Α-Kastens. Ähnlich geht der Ausgang vom Gatter 221 zum Gatter 121, von 222 zu 122 usw. In einem Α-Kasten empfangen alte UND-Gatter 233* 2J54, 231 einen Eingang vom Ausgang des ODER-Gatters I89 in dem entsprechenden C2-Kasten. Der andere Eingang zu dem UND-Gatter 23^ stammt vom UND-Gatter 186 in dem angeschlossenen Cl-Kasten. Dei/andere Eingang zum UND-Gatter 231 erfolgt über einenJJKiAiter von dom Ausgang des ODER-Gatters 189 im C2-Kasten. Der Ausgang von diesem ODER-Gatter I89 ist gleichzeitig ein Eingang zum UND-Gatter 232 in dem Α-Kasten, zu dem der andere Eingang vom UND-Gatter 186 in dem angeschlossenen C2-Kasten kommt. Der andere Eingang zum UND-Gatter 233 ist von dem Invafcer 185 in dem Cl-Kasten abgeleitet.

In einem B-Kasten (Fig. 4 (b)) befinden sich UND-Gatter 2o6, 2ο7ς 2o8, 2o9 usw. im 1 : 1 Verhältnis mit 11 UND-Gattern 2oo, 2ol, 2o2, 2o3 usw., welche ihrerseits 1 : 1 den Spalten der C-Kästen entspreöchen,mit der Ausnahme, daß kein Gatter existiert, welches derSpalte entspräche, in der sich der B-Kasten selbst befindet. Der Ausgang von jedem der Gatter 2oo, 2ol, 2o2 usw. 1st verbunden mit dem entsprechenden ODER-Gatter in dem Satz 131» 132, 133 in dem angeschlossenen C-Kasten, d.h. zu dem ODER-Gatter entsprechend der Spalte, der das UND-Gatter selbst entspricht. Die UND-Gatter 2oo, 2ol, 2o2, 2o3 erhalten jeweils einen Eingang vom UND-Gatter 21o in dem gleichen B-Kasten un d einen von dem UND-Gatter ?211 in dem gleichpaarigen B-Kasten in der Spalte, der die UND-Gatter in den Gattern 2oo, 2ol,2o2, 203 usw. entsprechen.

9Q9Ö2S/13S6

181 30A4

Die UND-Gatter 2o6, 2o7, 2o8, 2o9 usw. empfangen Jeweils einen Eingang vom UND-Gatter 215 und den anderen Eingang vom UND-Gatter 212 im gleichpaarigen B-Kasten entsprechend dem UND-Gatter im Satz 2o6, 2o7, 2o8 usw. Der Ausgang von jedem UND-Gatter 2o6, 2o7, 2o8 usw. ist ein Eingang zu dem entsprechenden ODER-Gatter 164, 165, 166, 167 usw.in dem angeschlossenen C-Kasten. UND-Gatter 212, 2I0, 213 empfangen jeweils einen Eingang vom Speicher-77-Kippschaltkreisen, mit denen der B-Kasten verbunden ist, und das UND-Gatter 211 empfängt außerdem einen Eingang von diesem Kippschaltkreis,jedoch über einen Inverter. UND-Gatter 21ο empfängt seinen anderen Eingang vom ODER-Gatter I89 in dem angeschlossenen C-Kasten, und das UND-Gatter 213 empfängt ebenso einen Eingang von diesem ODER-Gatter I89, jedoch über einen Inverter. UND-Gatter 211 empfängt einen Eingang vom UND-Gatter 186 in dem angeschlossenen C-Kasten, und das UND-Gatter 212 empfängt einen Eingang vom Inverter 185 in dem angeschlossenen C-Kasten.

In einem C-Kasten stammt einer der Eingänge zu UND-Gatter 19o von der 1 : 1 entsprechenden Äquivalenzeinheit im Feld 80 und der andere vom Kanal 86 dem Ausgang des Sperrgatters 9^ (Fig. 1). Der Ausgang vom 1 : 1 entspreöchenden Äquivalenzgatter ist außerdem über einen Inverter 185 verbunden als ein Eingang mit dem ODER-Gatter 187. ODER-Gatter I87 besitzt außerdem als Eingang die Ausgänge von den 11 UND-Gattern 17o, 17I, 172, 173 usw. Der Ausgang vom UND-Gatter I86 wird den angeschlossenen A- und B-Kästen, wie oben erläutert, zugeführt. Die Schwelle'aus-de η UND-Gattern188 hat als Eingänge das ODER-Oatter I89, die UND-Gatter 12o, 121, 122, usw. in de« C-Kaeten, und die ODER-Gatter 189 in den anderen 11 C-Käeten in der gleichen Reihe.

- 18 -

909825/1356

Wenn das UND-Gatter I90 (Pig. 4(c)) ein Signal vom Kanal 86 empfängt und die entsprechende Squivalenzeinheit zu dieser Zeit erregt ist, wird das ODER-Gatter I89 erregt. Nachdem der Kanal 86 entregt wordenist, bleibt das ODER-Gatter 189 nur erregt, wenn die Schwelle aus den 12 UND-Gattern I88 erregt ist, was abhängt von der Erregung einer logischen Einheit in den A- und B-Kästen, spezifiziert. Falls ein ODER-Gatter I89 aufhört erregt zu sein, kann dies in folge der wechselseitigen Verbindungen veranlassen, daß andere ODER-Gatter 189 entregt werden, was nunmehr veranlassen kann;, daß weitere Gatter,entregt werden usw. Diese Kette vonEntregungen setzt sich asynchron fort nach Beendigung des Signals auf Kanal 86. Diese asynchrone Komputierung endet rapid und automatisch, indem es kein weteres asynchrones Schalten mehr gibt. Die von der Verzögerungseinheit 84 (Fig. 1) eingeführte Verzögerung ist langer gewählt als die Summe der maximalen Zeit der asynchronen Komputierung, bis zu deren Beendigung und die Verzögerung, die von der Verzögerungseinheit 93 eingeführt ist.

Die Verbindungen von den C-Kästen zu einem ODER-Gatter pro Spalte, z.B. I06, Io7, I08, gezeigt in Pig. 3; stammen tatsächlich von den ODER-Gattern 189 in den C-Kästen. Z.B. zeigt die Erregung des ODER-Gatter I08 an, daß das ODER-Gatter I89 in mindestens einem der C-Kästen ;: in der rechten Spalte der Fig. 3 erregt itet. Das Ausgangssignal von der Verzögerungseinheit 84 veranlaßt eine Zählung des Ausgangs vom UND-Gatter 115 (Fig. 3) über den Kanal 87 (Fig. 1) in die Zähler 88, wie oben erläutert.

Die Arbeitsweise der Zeichenerkennungsanordnung hängt ab von der Information, die im HilfsSpeicher 67 gespeichert ist. Diese Information wird vorher durch einen

- 19 909825/1356

Digitalrechner aufbereitet. Die Information soll nun in solchen Ausdrücken spezifiziert werden, die dem Fachmann erlauben, einen Computer zu programmieren, um die erforderliche Information zu erzeugen.

Für jede der Erkennungsklassen wird eine Anzahl von Specimen erhalten, in der Form, in der die Zeichen im Pufferspeicher 54 (Fig. 1 ) erscheinen.und η-fach Muster werden von ihnen extrahiert und im Computer gespeichert. Dies kann beispielsweise ausgeführt werden, indem in den Computer mittels bekannter Mittel aus dem Speicher 64 dfe η-fach Muster aus einem Muster ausgelesen werden,das in den Pufferspeicher 54 eingetastet worden ist. Die Anzahl der Zeichen-Specimen von jeder Erkennungsklasse ist so, daß mindestens 22 verschiedene η-fach Muster für jedes η-fach erhalten werden und daß alle weiteren n-faoh Muster, das heißt das 2]5ste, 24ste etc. von dem Computer verworfen werden. Mit anderen Worten, der Computer speichert die ersten 22 verschiedenen η-fach Muster auf den (z.B.) 4o gewählten η-fach, erhalten von Specimen der gleichen Erkennungsklasse, und wiederholt dies für jede Erkennungsklasse.

Für alle χ von 1 bis 4o und für alle y von 1 bis Z, wobei Z die Anzahl der Erkennungsklassen ist, soll Q_x angenommen sein als derSatz von 22 verschiedenen Mustern für das x-te η-fach und die y-te Erkennungsklasse. Unter Benutzung von jedem Q seinerseits als Datum, wird die

xy

folgende Berechnung durchgeführt.

Die 0 η-fach Muster (in der obigen Beschreibung wurde als Beispiel 0 = 22 gewählt) in (5 sollen P., P«,

... P^ ,jj Pg sein. Für jedes o6 von 1 bis 0

sollen P_{1 %} , P₂^ ... P₁^, P^ _K · · · ^p _n et die η Digits

- 2o -

909825/1356

- 2ο -

im η-fach Muster P₀₆ sein. (In der obigen Beschreibung wurde η = 12 als Beispiel gewählt.) Für irgendein **φ im Bereich 1, 2 .... 0 , wobei oakfr ist, und für irgendein i im Bereich 1, 2 ... η ist ietÄ das (nicht geordnete) Digitpaar ί P_±|fc , P_±tl .

Serien von Sätzen D . D₁ ... D. ... und C_n, C₁

Ol X» OX

C_t ... von Digitpaaren werden definiert mittels der folgen den Bedingungen:

venn und nur wenn P_ie.

iflÄfcD

Ac warm und nur, wenn ΙόίΛ £ D_Q

C D. wenn und nur wenn D_t-1) & (J) ((JAjI tD_t_₂) *dU (Jet/» c_t-1)

(3t) (3*)

C. wenn und nur wenn

Der Computer findet die Glieder der aufeinanderfolgenden Säte D_Q, C_Q, D₁, C-, D , Cp... bis er das erste Glied D„ dieser Serie erreicht, derafct, daß D * D„ ».

Für jedes Paar von η-fach Mustern P₀₄ , Pß ist die Anordnung so getroffen, daß ein n-Bit-Computer-wort

- 21 -

909620/1358

181304;

als D -Wort bezeichnet,1-er enthält für alle i, derart, daß i«fcjl£D und 0 für alle anderen Werte von i. Der Computer schreibt zunächst die Prüfabfolge (eine willkürliche Folge von Bits) auf das Magnetband und schreibt dann die 1/2 0 (0-1) η Bit D -Worte auf das Magnetband. Jedes dieser Worte entspricht einem Paar von η-fach Mustern, welche zu 0 gehören. Jede der Reihen im Pufferspeicher (Pig. 1) entspricht auch einzig und allein einem (ungeordneten) Paar von Mustern im Speicher 71. Der Computer schreibt die D -Worte af das Band in einer solchen Ordnung, daß sie in

die Reihen eingelesen werden, welche 1 : 1 den Paaren von Mustern entsprechen, denen die D -Worte entsprechen.

TW

Wenn beispielsweise die neunte Reihe im Speicher 7o den Mustern in der zweiten und sechsten Reihe des Speichers 71 enteprlcht, dann entspricht das D -Wort, das in die neunte Reihe im Speicher 7o eingelesen wird, dem zweiten und sechsten η-fach Muster in 0, * d.h. ti, = 2 und /S · 6 oder u = 6 und Λ =2. Wenn das D -Wort auf das Magnetband geschrieben worden ist, schreibt der Computer die

Glieder von Q auf das Band in einer solchen Ordnung, xy

daß beim Einlesen in den Speicher 7o aufeinanderfolgende Reihen P., Pp.... Pw enthalten.

Der Computer schreibt dann auf das Band die Werte von y als eine 6-Bit-Zahl. Diese Zahl spezifiziert die Erkennungsklasse von 0 . Danach schreibt der Computer auf das Band den Wert von χ als 6 Digit Zahl, die spezifiziert, von welchem η-fach Q . kommt. Dann schreibt der Computer

xy

drei Bits auf das Magnetband. Das erste derselben ist 1, falls x= 1 und sonst 0, das zweite ist 1, falls χ = 4o und y = Z und sonst 0,und das dritte ist immer 1.

Der Computer findet die Glieder von D und schreibt die oben spezifizierte Information auf das Band für Q

909828/1366 " ** "

für alle χ von 1 bis 4o und alle y von 1 bis Z in der folgenden Ordnung. Beginnend mit y = 1, durchlaufend x=l, x= 2.... x= 4o und Wiederholung für χ = 2, y = 3, bis y β Ζ.

Bei der Erkennung eines Zeichens liest die Anordnung (Fig. 1) durch/alle in dem Hil&speicher 67 geepeicher-

en

ten Information. Die Anordnung ist mittels bekannter Maßnahmen so getroffen, daß, wenn die Anordnung irgendein nachfolgendes Zeichen prüft, diese Information wieder gelesen wird von ihrem Beginn an aus dem Hilfsspeicher 67.

Der Logikschaltkreis 82 führt die folgenden Operationen aus!

Sätze F . P₁, F₀ ... F₄. .... und E . E-, E_ ... E₄.

OXc Tj O ί et «

werden erzeugt, welche definiert sind durch die folgenden Bedingungen;

Iu ψ £ F. wenn und nur wenn P.
Ium £ E wenn und nur wenn P*» =.

C P_fc wenn und nur wenn (!«*<$» ζ F_fc__x )&(j)((jn*f €^pt-l

E. wenn und nur wenn

F wird ausgewählt als das erste Glied der Serie ^Pl ··" ^Pf ·' Vl' ^Fw ··'

- 23 -

30982S/135S

und es wird entschieden, daß das η-fach ein Glied der Klasse Q ist, wenn und nur wenn (i)( 3** ) (i**V €: F )

In den obigen Formeln sind die konventionellen Symbole der symbolischen Logik verwendet worden, und als Hilfsmittel zum Verständnis werden diese nachfolgend definiert:

= zugehörig zu
£ = nicht zugehörig zu
(T_ - ist ein Glied oder sind Glieder von

3 = es existiert

(i) = für alle i, d.h. für alle Digits (J) β für alle Digits außer dem 1-ten

4 - und
Y = oder

= es existiert mindestens ein Digit, das nicht das i-te ist.

Demgemäß können die obigen Formeln ausgeschrieben werden wie folgt: P., Pp .... P₀₆, ....P^ sollen der Trainingssatz von Mustern sein, von denen bekannt ist,

daß sie zu Q gehören, und P soll das unbekannte Muster xy

sein, das zu untersuchen ist bezüglich seiner Zugehörigkeit

zu Q_v-.. Für irgendein oc von 1 bis 0 sollen die N Digits xy

von Mustern P*. P_1#t sein, P₂ ... P^ .... P_Nlt. Für irgendein oc ,f> im Bereich 1 bis 0, derart, daß oc nicht gleich /S ist, und für irgendein i im Bereich 1 bis N, ist i«*(b definiert als das (ungeordnete) Paar ί ^l6*^^pi>/ und lot ψ ist definiert als das ungeordnetePP_lac , p. ^ I,

Die Sätze D_Q, D₁ ... D_fc und C_o» C Digitpaare sind definiert wie folgt:

- 24 -

909825/1356

gehört zum Satz D , wenn und nur wenn,

das Digit Pjw das gleiche ist wie das Digit

w .

Das Paar luft gehört zu dem Satz C , wenn und nur wenn das Dgit P.^ unterschiedlich vom Digit P^ das Paar luft gehört zum Satz D₄., wenn und nur wenn i*/i zum Satz D , gehört und wenn alle weiteren Digitpaare von entsprechenden Digits der Muster P₁^ und P^ zu dem Satz D₄. , gehören oder diese Paare zu dem Satz C, . gehören

u—1 t—1

und Muster Pa, und P/ derart existieren, daß die Paare, * die gebildet sind, von den anderen Digits der Muster I^ gewählt mit entsprechenden Digits der Muster Yt ,und die Paare gebildet durch die anderen Digits der Muster P^ , gewählt mit den entsprechenden Digits der Muster P^· , eingeschlossen sind in dem Satz D₄^_-1,und das Paar gebildet von dem besonderen Digit der Muster P^ mit dem entsprechenden Digit der Muster Y $ und das Paar gebildet von dem Digit der Muster P/J zusammen mit dem entsprechenden Digit der Muster P/ ,beide eingeschlossen sind In dem Satz ^Ct-1'

Das Digitpaar i«cA gehört zum Satz C₄. ,-w«? und nur

ι wenn es nicht zu dem Satz D_t gehört, und es gibt mindestens ein anderes Paar von Digits der Muster P₀C und P^ , die voneinander abweichen, und es gibt Muster Px und. P^ , derart, daß Digitpaare, gebildet aus entsprechenden Digits der Muster P^und Yt einschließlich des bestimmten Digits und des anderen Digits des Musters P«^ und Digitpaaren gebildet von entsprechenden Digits der Muster P^ und Yu einschließlich des besonderen Digits und des anderen Digits des Musters ΡΛ in dem Satz D_fc-1 eingeschlossen sind.

Unter den Sätzen von Serien,beginnend©^, D₁ usw., ist der Satz D definiert als das erste Glied der Serie,

- 25 909825/1356

das so ist, daß der Satz D und der Satz D . derselbe ist. Der Satz C ist definiert als der Satz C., bei dem _t = _w ist. Die beiden anderen Serien von Batzen, F₀#Fi» F₂, ... F^...; Ej ,Eg, ... Ej.. ...,8.1,1Id, definiert wie folgt:

Da 8 Digitpaar^ i*y ist ein Glied des Satzes E. wenn und nur wenn, das Digit P, ^ unterschiedlich ist vom Digit

Das Digitpaar Im ψ gehört zum Satz F., wenn und nur wenn es zu dem Satz F. . gehört,und die Paare gebildet aus allen anderen entsprechenden Digits der Muster P^ und P^ gehören zum Satz F. , oder diese Dlgitpaare gehören zu dem Satz E_t__1# und es gibt zwei andere Muster P/ und Pf ,derart, daß das Paar, gebildet von dem Digit des Musters P₁^ zusammen mit den entsprechenden des Digit ?j zu dem Satz D gehört, und alle anderen Digitpaare der Muster P_- und P* zu dem Satz C gehören und das Digitpaar, gebildet von dem besonderen Digit des Musters Py, zusammen mit dem entsprechenden Digit des Musters P$ zu dem Satz E. ^ gehört und alle anderen Paare von entsprechenden Digits der Muster P c/ und Pj zu dem Satz F*. * gehören.

Das Digitpaar^ !^gehört zu dem Satz E^, wenn und nur wenn es nichtizu dem Satz F. gehört, wobei mindestens ein anderes Paar von entsprechenden Digits des Musters P*, und P^l existiert, die abweichen,und Muster ?Jl und P/ , derat existieren, daß es mindestens zwei entsprechende Paare von Digits von Mustern Pi* und Pf gibt, welche das bestimmte und das andere Digit des Musters sen, welche Paare im Satz D eingeschlossen sind, und es gibt mindestens zwei Paare von entsprechenden Digits der Muster P^ und P/ ,welche das bestimmte und die anderen

- 26 -

908895/1366

18130U

Digits des Musters Pγ einschließen, welche Teile eingeschlossen sind im Satz P

u** JL

Der Satz P ist definiert als des erste Glied

w
der Serie von Sätzen F , F. usw., der derselbe ist wie

Wenn die Glieder der Sätze D , D₁ ... D und CL, C₁ ... C_w gefunden worden sind, werden dann die Glie der der Sätze F , F. ... F und E₃, E. usw. gefunden.,

und die Entscheidung, ob das Muster ?ψ ein Glied von

Q₁ ist ρ wird erzielt-, wenn und nur wenn es ein Muster xy

gibt, von dem alle Digitpaare,, gebildet von den Digits des Masters mit den entsprechenden Digits des Musters zu dem Satz F gehören.

- Patentansprüche -

Claims (7)

1. - 27 -Patentansprüche

   1- Verfahren Bur Erkennung von Zeiohen, dadurch gekennzeichnet, daß die Zugehörigkeit eines Eingangsmusters zu einer gegebenen Klasse von bekannten Mustern festgestellt wird, falls es eine Teilung in Teile des Eingangsmusters derart gibt, daß alle TeILe zu Teilungen in TeUe bekannter Muster gibt, welche zu der gegebenen Klasse gehören, und außerdem zu einem Satz von Teilen gehören, die jeweils der einzige Teil sind, der zu der Aufteilung auf zwei verschiedene bekannte Muster der gegebenen Klasse gehört, derart, daß diese Aufteilungen ausschließlich zusammengesetzt sind aus Teilen von Mustern, die dieser letzten Bedingung gehorchen.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Feststellung, ob ein Eingangsmuster Fφ zu der Klasse CJ^ gehört, zu der Muster P-, P« ... P_- ···**# gehören, Paare i*£ erzeugt werden, glelch<P_iflOPjAj , wobei P₁^ das i-te Digit des Musters P* und P;^ das 1-te Digit des Musters Pj) ist, und wobei alle Muster aus K Digits bestehen, daß Sätze D_, D₁, D₀ .... D₄..... und C_n, C, ... C₊. erzeugt werden, definiert durch die folgenden Gleichungen:

   6 D. wenn und nur wenn P,,. = ο ι·*

   £ C wenn und nur wenn P₄^ 4 ο ι·» *

   6,D. wenn und nur wenn (irtjb 6^D*. ι

   - 28 -

   90982S/1356

   € C. wenn und nur wenn

   daß der Satz D ausgewählt wird als das erste Glied einer Serie von Sätzen D_, D₁ ... D₄. ... D₁, D , derart, daß

   Ox w W*"*X W

   D _Ί = Ό und der Satz C definiert ist als der Satz C₄.,

   W~l WW Χ*

   bei dem t = w ist, daß zwei weitere Sätze F . P-... F.

   O JL v»

   Ε_Λ, E₁, E₀ ... E₄. erzeugt werden, definiert wie folgts

   O X £_ Xf

   ^? wenn und nur wenn P₄ .. - ° ο l (p

   C wenn und nur wenn
   wenn und nur wenn
   Ε,. ,) A

   E. wenn und nur wenn

   daß der Satz P ausgwählt wird als das erste Glied der

   w
   Serie von Säfezen F . P₁,... P₄., F., ,, P,, . .·, deratffc,

   Ol t W""i W

   daß F_w-1 = P^ ,und daß das Muster P₁^ als Glied der Klasse Q bestimmt wird, wenn und nur wenn (I)QW )(i«*f €»P_W).

   . 29 909S2S/13S6
3. 3. Verfahren zur Zeichenerkennung nach Anspruch

   1 oder 2, dadurch gekennzeichnet, daß das Eingangsmuster bzw . -zeichen und die bekannten Muster vorbestimmte Teile eines unbekannten Musters bzw. Bezugsmusters sind, und daß unbekanntepMuster festgelegt werden als zugehörig zur Klasse eines der Bezugsmuster, falls seine Teile überwiegend zu der Klasse oder den Klassen der Teile des Bezugsmusters gehören.
4. 4. Verfahren nach Anspruch 1,2 oder J>, dadurch gekennzeichnet, daß jedes Zeichen einer Mehrzahl von Musterklassen zugeordnet ist.
5. 5. Anordnung zur Durchführung des Verfahrens nach einem der vorangehenden Ansprüche, wobei ein Vergleich vorgenommen wird zwischen einem Eingangsmuster und Mustern bekannter Klassen zur Identifizierung des Eingangsmusters, gekennzeichnet durch Speicheranordnungen für die Repräsentation von Mustern bekannter Klasse durch logisohe Schaltkreise zur Anzeige der Identität oder Nichtidentität korrespondierender Elemente des Eingangsmusters mit jedem der Muster bekannter Klasse^durch weitere logische Schaltkreise, die nur erregt sind, wenn eine Aufteilung in Teile erfolgt, und von denen mindestens einige eine Mehrzahl von Elementen des Eingangsmusters enthalten, derart, daß alle Teile des Eingangsmusters identisch sind mit korrespondierenden Teilen bekannten Musters, die zu einer Klasse gehören, wobei Teile der bekannten Muster außerdem zu einem beschränkten Satz von Teilen gehören, aus dem die bekannten Muster ausschließlich zusammengesetzt sind,und durch eine Einrichtung, die auf logischen Schaltkreise anspricht zur Anzeige dieser einen Klasse als diejenige Klasse, zu der das Eingangsmuster gehört.

   909825/1356
6. 6. Anordnung nach Anspruch 5* dadurch gekennzeichnet, daß die Speicheranordnung eine Aufzeichnung
   speichert., die abhängt von jenen, welche identisch sind
   unter den entsprechenden Elementen bekannter Muster der
   gleichen Klasse und abhängen außerdem von dem beschränkten Satz von Teilen, aus dem die bekaniiten Muster ausschließlich zusammengesetzt sind, wobei die logischen Schaltkreise auf diese Aufzeichnung ansprechen.
7. 7. Anordnung nach Anspruch 5 oder 6„ dadurch gekennzeichnet, daß die Muster Teile von großen Mustern umfassen, und eine Schaltungsanordnung vorgesehen ist,, die anspricht auf die-Anzeige der Klassen der Teiles zur Erzeugung einer Anzeige der Klasse eines großen Eingangsmusters.

   909829/1356

   Leerseite