DE1774141A1 - Fehlerauffindungsschaltung fuer eine Zaehlergruppe - Google Patents
Fehlerauffindungsschaltung fuer eine ZaehlergruppeInfo
- Publication number
- DE1774141A1 DE1774141A1 DE19681774141 DE1774141A DE1774141A1 DE 1774141 A1 DE1774141 A1 DE 1774141A1 DE 19681774141 DE19681774141 DE 19681774141 DE 1774141 A DE1774141 A DE 1774141A DE 1774141 A1 DE1774141 A1 DE 1774141A1
- Authority
- DE
- Germany
- Prior art keywords
- counter
- circuit
- counters
- group
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Hardware Redundancy (AREA)
- Detection And Correction Of Errors (AREA)
- Debugging And Monitoring (AREA)
Description
DR. CLAUS REINLÄNDER ' Darf nicrfrgpndert werden
DIPL-INQ. KLAUS BERNHARDT
D-8 MÜNCHEN 8 I / /4 I H 1
ZEPPELINSTRASSE 73
6/62
Die Erfindung befasst Bioh mit einer Schaltung »um Auffinden
von Fehlern beim Betrieb der Steuerung einer Zählergruppe, die in einem elektronischen digitalen System, vle einem
elektronischen Rechner, verwendet vlrd.
SIn elektronisches digitales System, wie ein elektronischer
Rechner, wird durch Programme gesteuert und eine Anzahl von Zählern werden für die Steuerung verwendet und das gesamte
System wird aufeinander folgend zeitlich gesteuert, d.h. eine
Anzahl von verschiedenen Arten von Zählern fur die Zwecke der zeitlichen Steuerung wird in einer Folgesteuerschaltung eines
Rechners verwendet. Jedoch treten Fehler oftmals beim Betrieb der Zähler auf und die Folge des Rechners wird ungeordnet. Dieser
ungeordnete Zustand muß sofort aufgefunden werden und die Auf*» einanderfolge des Rechners muß sofort gestoppt werden. Auch kann
109985/U53
die Zählung fehlerhaft ausgeführt werden und eine fehlerhafte
Antwort wird als Ausgang erzeugt. Beim Auffinden von
Fehlern heia Setrieh der Zähler ist folgendes su berücksichtigen.
Pie Zähler werden so betätigt, daß sie zwischen sich eine konstante Ordnung aufrechterhalten» so dafi der
ungeordnete Zustand der Zähler dadurch aufgefunden werden kann, daß der Zählergruppe ein logischer Kreis hinzugefügt
wird und daß die konstante Ordnung der Zähler durch diesen logischen Kreis immer überwacht wird. Wenn z.B. die Zähler
mit einer fehlerhaften Ordnung arbeiten, überträgt der
logische Kreis sofort diese Tatsache zu der Auffindungeschaltung für den fehlerhaften Setrieh· Kotwendigenfalls
wird es möglich, den Zählvorgang zu stoppen und eine Betriebs folge für die Korrektur des Fehlers zu starten.
Bei einem bekannten Reohner wird ein Paritätsprufkreis
jedem steuernden Zähler hinzugefügt und die fehlerhaften Vorgänge des Zählers werden selbst aufgefunden, während ein
fehlerhafter Schritt des ZähTers, der durch den fehlerhaften
Betrieb des Steuerkreises des Zählers verursacht wird, und
ein anderer fehlerhafter Torgang als die Parität des Zählers nicht aufgefunden werden. Bei einem System dieser Art kann die
Zuverlässigkeit des Rechners nicht zufriedenstellend sieherge*»
109885/U53
177ΑΗ1
stellt warden. Die Erfindung vermeidet diesen Nachteil
der bekannten Vorrichtung, indem sie eine neue Art der Auffindung von Fehlern des Steuerkreises des Zählers schafft,
indem ein logisch aufgebauter Prüfkreis jeder Steuerzählergruppe der Steuereinheit im Inneren des Rechners zugefügt
wird. Sie Erfindung schafft des weiteren einen Rechner mit hoher Zuverlässigkeit, indem ein neues Merkmal in das Verfahren
zum Bilden des Prüfkreises selbst eingebracht wird. Die Erfindung bringt auch ein neues Merkmal der Diskriminierung,
ob ein fehlerhafter Vorgang in Beziehung zu dem steuernden Zähler oder zu dem Signal zum Steuern des Zählers steht,
indem ein Prüfkreis zum Bestätigen des fehlerhaften Vorganges jedem steuernden Zähl er beigefügt wird. Die Erfindung macht
es möglich, die Stellung der Erzeugung des fehlere in dem
gesamten Rechner mit gröBerer Leichtigkeit und die fehlerhaften Vorgänge in Bezug auf den Betrieb der Daten aufzufinden.
Es ist deshalb ein Zweck der Erfindung, ein Prüfsystem zum
Prüfen einer steuernden Zählergruppe zu schaffen, das mit Prüfkreisen zum Prüfen der Zählergruppe zu dem Zwecke versehen
1st, fehlerhafte Vorgänge jedes Steuerzählers selbst oder des Signalkreises zum Steuern des Zählers zu bestätigen.
Ein weiterer Zweck der Erfindung besteht darin, einen Kreis zum Erzeugen einer Prüfung der Zählergruppe zu sohaffen, der durch'
109885/U53
177AU1 .
die Kombination von Zuständen des Betriebes der Zählergruppe gebildet wird.
Ein weiterer Zweck der Erfindung besteht darin, einen Kreis zu schaffen, der diskriminieren kann,ob der Betrieb
jedes Zählers oder das Steuersignal für jeden Zähler anormal ist, indem ein Prüfkreis zum Bestätigen des Betriebes jedes ■
Zählers und Prüfkreise zum Prüfen der Zählergruppe vorgesehen
werden.
Die Schaltung nach der Erfindung enthält einen ParitätsprÜfkreis,
der in jedem der Mehrzahl von steuernden Zählern vorgesehen ist und der betätigt wird, wenn der Zähler ein bestimmtes
Muster anzeigt, einen Zählergruppen-Prüfsignal-Formkreis sum
Formen des Gruppenprüfausganges in Übereinstimmung mit den
Steuerimpulsen, die zu der Hehrzahl der Zähler gegeben werden, einen Zählergruppenprüf-Flip-Flop-Kreis zum Halten des
durch den Form-Kreis gebildeten Ausganges und einen Gruppenprüf-Vervollständigungskreis,
der betätigt wird, wenn der inhalt der Zähler und alle Betriebszustände des Flip-Flop-Kreises
ein bestimmtes Muster zeigen. Dieses bestimmte Muster bedeutet, daß der Inhalt der Zähler eine gerade oder eine ungerade Zahl
zählt und dies wird durch einen bekannten Paritäts-Prüfkreis
aufgefunden. Dieses Muster wird vorher bestimmt, wenn der Rechner hergestellt wird, und deshalb werden die Zähler betätigt
indem eine vorbestimmte Beziehung zwischen ihnen aufrechter-
109885/U53
halten wird, so daß der Zählergruppen-P^feignal-Formkreie
fest bestimmt werden kann» wenn der Rechner entworfen wird.
Nachfolgend wird beschrieben, bei welchem Teil dee Rechners
die Schaltung nach der Erfindung angewendet wird. Der Mittelteil des Folge-Steuersystems eines Rechners enthält ein
Steuermatrix-Netzwerk, das durch eine Kombination eines Befehlsdekodierers,
welcher der Ausgang des Befehlsregisters ist, und eines Zählerdekodiereragebildet wird, welcher der
Ausgang des steuernden Zählers ist und den sogenannten Zeit-Steuerbefehlsteil des Rechners bildet. Dieses Steuermatrix-Netzwerk
ist ein Kreis zum Herausnehmen der Steuersignale der Steuerzähler und verschiedener Arten von Torsteuersignalen
und die Rechnervorrichtung wird ausschließlich durch den Ausgang dieses Steuermatrix-Netzwerkes gesteuert.
Eine beispielhafte Ausführungsform der Erfindung ist in der Zeichnung dargestellt, und zwar sind
Fig. 1 ein Blockschaltbild zur Erläuterung des Teiles eines elektronischen Rechners, bei dem die Schaltung nach
der Erfindung angewendet wird, und
Fig. 2 bis 7 Darstellungen zur Erläuterung der Fehlerauffindungsschaltung
nach der Erfindung.
Fig. 1 ist ein Blockschaltbild des Zentralteils des Folgesteuersystems.
Dieser Zentralteil enthält den Teil A, in dem
109885/U53
nur der Befehlsteil des Befehlswortes gespeichert wird, das
der Gedächtnisvorrichtung 4 entnommen wird, den Teil B, in dem eine Gruppe von Steuerzahlern zum Bestimmen der Steuerfolge
des gesamten Rechners arbeitet, indem Impulse von der Zeitgeberquelle des Rechners empfangen werden, das Folgest
euer-Ma tr ixnet ζ werk D, das durch den Ausgang des Seiles A und den Ausgang des Teiles B gebildet wird, die Fehlerauffindungsschaltung
G, die der wesentliche Teil der Erfindung ist, den Fehlersignalhaltekreis und den Erzeugungskreis E
zum Speichern des Ausganges der Fehlerauffindungsschaltung C und zum Instruieren des Rechenkreises, um den Torgang zu
stoppen, und den Rechenkreis F, der den Betrieb startet, indem der Ausgang des Folgesteuernetzwerkes D empfangen wird,
und den Betrieb stoppt, indem der Ausgang des Fehlerauf findungs-, Halte- und Erzeugungsanzelgekreiees E empfangen wird.
Eine Gruppe von Ausgangsleitungen 17 des Steuermatrix-Hetzwerkes D ist das sogenannte Hervensystem des Rechners und
eine Anzahl von Ausgangeleitungen erstrecken sich von dem Hetzwerk D zu verschiedenen Teilen des Rechners, wie z.B.
zu der Addiereinrichtung des Rechenkreises, dem Register und
dem Sammler. Elektrische Signale werden von dem Hetzwerk D den verschiedenen Teilen zugeführt, wie dem Rechenkreis, um
zu bewirken, daß die Kreise in einer Ordnung einer konstanten
109885/U53
Zeitfolge arbeiten. In Pig. 1 ist der Rechenkreie mit P
bezeichnet.
Die Rechenteile des Rechners, wie der Kalkulator, das Register und der Sammler werden gleichzeitig zeitlich durch
die Signale von dem Ausgang 17 des Steuermatrix-Netzwerkes D
gesteuert und deshalb arbeitet der Steuerkreis auch fehlerhaft, wenn das Steuernetzwerk D fehlerhaft arbeitet. Es ist
deshalb unbedingt notwendig, den fehlerhaften Torgang des Steuernetzwerkes aufzufinden, und wenn dieser aufgefunden
ist, muß er sofort zu dem Rechenkreis P übertragen werden, um die folgenden Vorgänge zu stoppen. Es ist bekannt, daß
ein fehlerhafter Vorgang des Steuernetzwerkes D oft durch einen fehlerhaften Betrieb des Folgezählers 5 verursacht wird.
Deshalb muß der fehlerhafte Betrieb des Folgesteuerzählers immer überwacht werden, und wenn ein Fehler aufgefunden wird,
muß dieser sofort zu dem Rechenkreis P übertragen werden. Der UberwachungsVorgang wird gemäß der Erfindung durch die Fehlerau
ff indungs schaltung C ausgeführt.
Nachfolgend wird die Arbeitsweise der verschiedenen Teile der Fig. 1 der Reihe nach beschrieben. Der Befehlskode, der
vorher in dem Befehlsregister 2 durch einen (nicht dargestellten) Kreis gespeichert worden ist, wird durch den Befehlsdekodierer
3 dekodiert und gibt das Steuersignal zu dem
109885/U53
Steuermatrix-tfatewerk D. Die» wird tteer Ale leitungen 18 auegeführt. Andererseits ist eine Gruppe von Zählern $ (zmhler 51,
Zähler 52 und Zähler 53) vorhanden, um die «seitliche Setriebefolge
der Steuersignale der leitungen 1B «u b*sti*saen«und der
Inhalt der Zähler 5 wird durch Zählerdekodierer f1v ?2 und 73
dekodiert und gibt Zeiteteuereignale eu des Steuer*atrix-Hetawerk
B. Dies wird über die Leitungen 19 auageitthrt. Sear
Inhalt der Zähler 51, 52 und 55 wird Jeweils duroh Ale Steuerkreise 61, 62 und 63 veranlaßt weitereueohalten. Die Zähler-Bteuerkreise
61, 62 und 63 und die Zählerdekodierer 71, 72 und
73 sind entsprechend den drei Zählern ausgebildet« Zwar sind
bei dem Beispiel drei Zähler vorgesehen, jedoefe ist die Zahl
nicht wesentlich, vielmehr kann sie auch ewei, Vier oder »ehr
betragen. Die ZählersteuerkrelBe 61, 62 und 63 ereeugen Ιβφηΐββ
in konstanten JZeitintervallen und werden durch Kristalloszillatoren,
Multivibratoren oder ander· gleichartige bekannte Vorrichtungen gebildet, die Impulse ereeugen können. Me
Zähler 51, 52 und 53 empfangen jedesmal Schritt fttr Schritt einen
Impuls von den entsprechenden Zählereteuerkreisen 61» 62 und 63·
Die durch die Steuerkreise 61, 62 und 63 ereeugten Ausgangssignale
werden den Zählern 51 »52 und 53 Über die leitungen €4»
65 und 66 sugefUhrt. Des weiteren werden die Ansgangeeignale
der Zählersteuerkreise 61 , 62 und 63 den Zählergruppen-PrUi-
109885/US3
177AU1
Kreis 11 der gehleranfflnflnngHgohaltmg 0 über die Leitungen
67, 68 und 69 zugeführt. Der Ausgang der Zähler wird auch au dem Zähler-Paritätsprüfkreie 8 der Yehlerauffindungsechaltung
C über die Leitungen 31, 32 und 33 gegeben. Andererseits wird
der Ausgang der Zähler zu dem Zählergruppen-Prüf vervoll-Btändlg^ungakreis
9 der Fehlerauf findungsschaltung 0 über die
Leitungen 41, 42 und 43 gegeben. Der Zähler 51 wird durch einen
quaternären Ringzähler gebildet, der vier Plip-Flop-Kreise
enthält. Der Zähler 52 wird durch einen quaternären Ringzähler
mit vier Flip-Plop-Kreieen gebildet, während der Zähler
durch einen binären Ringzähler mit zwei Plip-Plop-Kreisen
gebildet wird. Der Inhalt dieser Zähler 51, 52 und 53 wird parallel zu den Zählerdekodlerer 71, 72 und 73, su dem Zähler-Paritätsprüf-Kreis
8 und dem Zählergruppen-Prüfkreis 9 über
die Leitungen 21, 22, 23, 311 32, 33t 41, 42 und 43 ohne
Änderung gegeben. Deshalb wird jede Leitung durch, eine Mehrzahl von Leitungen gebildet. Jede Leitung 21, 31 und 41 wird
nämlich durch acht Leitungen gebildet, jede Leitung 22, 32 und 42 wird auch durch acht Leitungen gebildet, während jede
Leitung 23, 33 und 43 durch vier Leitungen gebildet wird. Der
Zählerdekodierer 71 ist ein bekannter Dekodierkreis und kann
z.B. durch einen Diodenmatrixkreis gebildet werden. Der Inhalt
der Zähler, der Über die Leitungen 21, 22 und 23 auegesendet
109885/U53
wird, wird toil den Dekodierern 7I9 72 und 73 al» Iod·»
empfangen und wird darin dekodiert und drei Leitungen,
die mit den drei Dekodieren* in Beziehung stehen, «erden
aus den Leitungen 19 ausgewählt und ein Strom CULeSt fitter
diese drei Leitungen.
Nachfolgend wird die iehlerauffjjadungsechaltung 0, die
der wesentliche Teil der Erfindung ist, beschrieben* JRe .
fehlerauffindungsschaltung 0 enthält einen Zählergruppenprüf-Form-KreiB
11, dem Signale von den Zählersteuerkrelsen
61, 62 und 63 über Leitungen 67t 68 und 69 «ugeführt werden,
den Zählergruppenprüf-Plip-KLop-ireis 10, der mit dem Jotjb~
Ereis 11 verbunden ist, den Zählergruppenprttf-Tervollständigungskreis
9» dem Signale von den Zählern 51, 52 und 53
über die Leitungen 41» 42 und 43 angeführt werden, und den Paritätsprüfkreis 8, dem Signale von den Zählern. 51/ 52 und
über die Leitungen 31» 32 und 33 angeführt werden, fehlerhafte
Torgänge des Zählers selbst werden durch den Paritätsprüfkreie
8 aufgefunden. Des weiteren werden fehlerhafte Schritte des Zählers, die durch fehlerhafte Torgänge der Zählersteuerkreise
verursacht werden, und andere als Paritätefehler des Zählers
durch den Zählergruppenprüf-Formkreie 11, den Plip-FLop-treis
10 und den Zählergruppenprüf -yervollständigungskreis 9 aufgefunden.
Wenn deshalb ein Fehler durch den Paritäteprüfkreis 8
109885/U53
aufgefunden wird, bedeutet dies, dad ein Paritätefehler
in dem Zähler selbst aufgetreten ist ,und dies wird sofort zu den Fehlerhalte-Fllp-Flop-Krels 24 des Fehlerhalte- und
Erzeugungsanaeigekreiee* S über die* leitung 12 übertragen.
Venn anderereeite ein Fehler durch den Zählergruppenprüf-Form-Kreis
11 aufgefunden wird, bedeutet dies, daß ein Zähler wegen eines fehlerhaften Torganges des Zählersteuerkreises
fehlerhaft gesohaltet hat oder ein anderer als ein Farltätsfehlef des Zählers selbst aufgetreten ist. Dies
wird sofort au dem Fehlerhalte~Flip~Flop~Xrels 25 des Fehleroalte-
und Erzeugungsanseigekreisea E über die Leitung
übertragen. Des weiteren wird ein ungeordneter Zustand des Zählers, der durch einen fehlerhaften Torgang des Zählers
selbst verursacht wird, von dem Flip-Flop-Kreis 24 zu der Anzeigelampe 26 über die Leitung 28 gegeben und durch die
Lampe angezeigt. Andererseits wird ein ungeordneter Zustand eines Zählers, der durch einen fehlerhaften Torgang des
Zählersteuerkreises verursacht wird,und ein anderer als
der Paritätsfehler von dem Flip-Flop-Kreis 25 zu der Anzeigelampe 27 über die Leitung 29 gegeben und durch die Lampe sofort angezeigt. Fehlerauf findungsslgnale der beiden Flip-Flop-Kreise
werden zu dem Reohenkreis F über die Leitungen 20 gegeben und halten die weitere Folge des Reohenkreisee an.
109885/U53
177AU1
Einzelheiten der Zähler £1, 52 und 53 sind lsi Flg. 2 dargestellt.
Die Vierecke sind bekannte Flip-Flop-Kreiee. Sie
Zähler bestehen nur aus den Verbindungen, durch welche die
Plip-Plop-Kreise zusammengeschaltet sind. Der Zähler 51 besteht
aus den Tier Flip-Flop-Kreisen 511» 512» 513 und 514
und den diese Flip-Flop-Kreiee zuBamenschaTfcendenVer-Windungen.
Bekanntlich hat ein Flip- Flop-Kreis ewel stabile
Zustände» wobei der erste stabile Zustahd ale £lnstell2uetand
und der zweite stabile Zustand als RüokstellEuatand bezeichnet
werden. Das Potential jeder binären Information *1" oder "0"
wird zu der Ausgangsleitung ausgesendet. Im Zähler^1 befindet
sich nur der Flip-Flop-Kreis 512 im Einstellzuetand und die
anderen befinden sich la Rücketeilzustand. Ia Zähler 52 befindet sich nur der Fllp-Flop-Kreis 521 im BinstellBUstand
die anderen sind im Rückstellzustand. Bt Zähler $3 1st nur
der Flip-Flop-Kreis 532 im Einstelltsuatand und der Flip-Flop-Kreis
531 befindet sich im Ruckstellzuetand. In Fig. 2 befinden
sich die Flip-Flop-Kreise, deren obere Halfte alt
schrägen Linien versehen ist» im Einstellsustand, während
sich die Flip-Flop-Kreiee, deren untere Hälfte alt echrägen
Linien versehen ist, sich im Rüokstelleustand befinden· !Deshalb
haben im Zähler 51 die Leitungen 211, 214, 215 und 217 aus der Gruppe der Ausgangsleitungen 21 hohes Potential, d.h.
109885/U53
177AH1
sie befinden eich im logischen Zustand "1". Xm Zähler 52
haben andererseits die Leitungen 222, 22?, 225 und 227
aus der Gruppe von Ausgangsleitungen 22 hohes Potential, d.h. sie befinden sieh im logischen Zustand "1". Im Zähler
haben die Leitungen 231 und 233 hohes Potential, d.h. sie befinden
sich im logischen Zustand "1n. Sie anderen Ausgangsleitungen
haben niedriges Potential, d.h. sie befinden sioh im logischen Zustand n0n.
Signale "1", d.h. hohe Potentiale, die von den Zählersteuerkreisen 61, 62, 63 (Fig. 1) über die leitungen 64, 65 und
kommen, ändern nun die Zustände der Flip-Flop-Kreise. Wenn z.B. der Zählersteuerkreis 61 einen Impuls mit hohem
Potential erzeugt, empfangen die Flip-Flop-Kreise des Zählers 51 die Impulse und die Zustände dieser Flip-Flop-Kreise
schalten um einen Schritt. Mit anderen Worten wird nach dem Empfang dieses Impulses der Flip-Flop-Zreie 513
vom Hückstellzustand in den Einstellisustand geändert und
der Flip-Flop-Kreis 512, der sich im Einstellzustand befand,
wird in den Rücksteilzustand zurückgeführt. Folglich werden
die logischen Zustände der Ausgangsleitungen 21, 31 und 41
auch geändert. Dasselbe findet in den Zählern 52 und 53 statt und die Zustände der drei Zähler sohalten um einen Schritt,
wenn sie Impulse mit hohem Potential von den Zählereteuerkreisen
empfangen. Hur ein Flip-Flop-Krels befindet sich immer
109885/U53
17741*1
im Einstellsustand in jedem der drei Zähler, toad wenn
deshalb zwei flip-fflop-Kreise sich in einem Zlhler im
Einetellssustand befinden» bedeutet dies, daß ein Peltier
aufgetreten ist. Dies kann durch einen in 71g* 5 dargestellten Kreis aufgefunden werden· fig· 3 seigt Sinsel- ,
heiten des Paritätsprüfkreises 8 der Jig. 1. An eich ist
ein ParitatsprUfkreis bekannt, wird jedoch hier köre Beschrieben. Der Zähler 51 befindet eich im normalen Zustand,
wenn nur ein Fllp-Flop-Kreie von den ilip-Hop-Ireisen 511»
512, 513 und SU den logischen Zustand "1" befriedigt,und
der Zähler befindet sich im anormalen Zustand, wenn ewei
Flip-Flop-Krelse dem logischen Zustand "1" genügen. Deshalb
kann die logische Punktion f aum Auffinden der Tatsache, daß sich der Zähler immer im normalen Zustand befindet, dusch
die folgenden Gleichungen ausgedrückt werden· Hierbei entsprechen
die Leitungen den logischen Symbolen, wie diese in der Tabelle 1 dargestellt sind.
109885/1453
Tabelle 1 | Logische Symbole | |
leitungen | ψ | |
211 | P0 | |
212 | ||
213 | P | |
214 | S2 | |
215 | ρ | |
216 | ||
217 | I | |
218 221 222 |
||
223 | Qi | |
224 | ||
225 | Q2 | |
226 | ||
227 | ||
228 | ||
231 | ||
232 233 |
234 R^ ische funktion der ParitätsfehlerauffinduxuE |
^ dee
Zählers 511 die logische Punktion f2 des Zählere
und die logische Funktion f, des Zählers 53 können in
folgender Weise ausgedrückt werden:
£λ s *o* 1* 2* 3 "*" O* 1" 2* ^ **" O" 1* 2* 1^ "^* O* 1 ·*ο#*
109885/U53
1774U1
let in Pig. 3 dargestellt. Xn fig, 3 let 81 der ParitÄteprüikreis
für den Zähler 511 82 der Perit&teprUfkreie für den
Zähler 52 und 83 der Paritätsprufkreis für den Zähler 53.
Die Beeugeeahlen der Bingangeleltungen entsprechen denen
der Auegangeleitungen der flg. 2 und diese Bingangsleitungen
sind mit ΗυΐΠ)"-Κτθ1ββη 811 öle 820 verbunden. Sie Ausgangsleitungen
der "UW-Iore 811 bis 614 sind mit dem eOHERB-!Eor 821
verbunden. Die Ausgangeleitungen der "UID"-TORE 81$ bis 818
sind mit dem "ODERn-Tor 822 verbunden. Sie nUHD*-Tore 819
und 820 sind mit dem "OBBR'-Xor 823 verbunden. Sie AuegHnge
der "ODER"-Tore 821, 822 und 823 sind alle alt des "ODER"-!or
824 verbunden. Des weiteren wird der Auegang des "ODBR"-lores
824 durch den Inverter 625 In der Phase umgekehrt· BIe Auegange»
leitung 12 des Inverters let.äquivalent au der Auegangeleitung
12 des ParitätsprttfkrelsesTnaeh der Flg. 1 Wie vorstehend
beschrieben, Bind die Zähler 51, 52 und 53 Schieberegister,
von denen jedes Flip-Plop-Kreise enthält, die in Reihe geschaltet
sind und die durch Signale von den Zählersteuerkrelsen
61, 62 und 63 sohiebegesteuert werden. Ia normalen
Zustand befindet sich nur ein Plip-?lop-Kreis immer la
Einstellzustand In jedem Zähler. Deshalb werden die Vorgänge
der drei Zähler immer durch die Paritäteprüfkrelse 81, 82 und
109885/1453
177AU1
83 überwacht, die In den entsprechenden Zählern vorgesehen
sind, und die Paritatsprüfsignale der Zähler 51, 52 und 53
werden letztlich durch den "ODERn-KrelB 824 aufgefunden.
Wenn deshalb durch diesen Paritatsprüfkreis aufgefunden wird,
daß ein fehler in einem der Zähler 51, 52 und 53 aufgetreten
ist, d.h. zwei Flip-Flop-Kreise befinden sich z.B. Im Einstellzustand in dem Zähler, wird ein Signal "1" mit hohem
Potential, welches das Auftreten eines Fehlers anzeigt, zu der Ausgangsleitung 12 ausgesendet.
Fig. 4,5 und 6 zeigen die Fehlerauffindungsschaltung für die Fehlergruppe nach der Erfindung. Sine übliche Fehlerauf
findungssohaltung besteht nur aus dem Paritätsprüfkrele,
wie dieser in den Fig. 2 und 3 dargestellt let, jedoch kann
dieser übliche Kreis nicht Fehler der Steuersignale zum Steuern der Zähler auffinden. Um diesen Nachteil zu vermeiden,
werden gemäß der Erfldnung Kreise 9, 10 und 11 (Fig. 1) hinzugefügt,
um die Fehler der Steuersignale zum Steuern der Fehler und andere als Paritätefehler Innerhalb der Zähler aufzufinden.
Diese Kreise werden nachfolgend beschrieben· Fig. zeigt den Zählergruppenprüf -Form-Kreis 11. Fig. 5 zeigt den
ZählergruppenprUf-Flip-Flop-Krels 10 und Fig. 6 zeigt den
Zählergruppen-Prüf-Tervollständlgungskreis 9. Der Zählergruppenprüf
-Form-Kreis 11 ist so ausgebildet, daß gemäß Tabelle 2 der Gruppenprüf-Flip-Flop-Kreis 10 "ein" werden kann,
109885/1463
177AU1
wenn die Anzahl der Schrittet!es einen Zählers aus der
ι
Zählergruppe eine ungerade Zahlist. Der Gruppenprüf-Flip-Flop-Kreis 10 kann "aus" werden, wenn der Wert keine ungerade Zahl ist. Wenn ein Steuersignal 64, 65 oder 66 des Zählers anormal arbeitet, wird dies durch den Gruppen» prüf-Formkreis 11 aufgefunden, der durch eine gerade Ansahl von Auffindungskreisen und durch gerade Prüfsummen-Auffindungskreise gebildet wird, die entsprechend den Zählern vorgesehen sind. Wenn die Inhalte des ersten, sweiten und dritten Zählers bestirnt* Master «eigen» wird der Gruppenprüf-Porm-Kreis 11 so gesteuert, daß der Zählergruppenprüf-Plip-Plop-Xreiß veranlaßt werden kann, sich im Zustand "1" oder "O" eu befinden. Biese bestimmten Muater sind in Tabelle dargestellt.
Zählergruppe eine ungerade Zahlist. Der Gruppenprüf-Flip-Flop-Kreis 10 kann "aus" werden, wenn der Wert keine ungerade Zahl ist. Wenn ein Steuersignal 64, 65 oder 66 des Zählers anormal arbeitet, wird dies durch den Gruppen» prüf-Formkreis 11 aufgefunden, der durch eine gerade Ansahl von Auffindungskreisen und durch gerade Prüfsummen-Auffindungskreise gebildet wird, die entsprechend den Zählern vorgesehen sind. Wenn die Inhalte des ersten, sweiten und dritten Zählers bestirnt* Master «eigen» wird der Gruppenprüf-Porm-Kreis 11 so gesteuert, daß der Zählergruppenprüf-Plip-Plop-Xreiß veranlaßt werden kann, sich im Zustand "1" oder "O" eu befinden. Biese bestimmten Muater sind in Tabelle dargestellt.
109885/U53
177*141
Zähler | Zahler | labeile 2 | Zahler | Zähler | Zahler | Gruppen- | |
Zahler | 52 | 53 | ertippenprttf- | 51 | 52 | 53 | prüf-Plip- Flip-Kreie |
51 | Q0 | R0 | Flip-Flop-Kreis | P2 | Q0 | R0 | aus |
p° · | Q0 | R1 | aus | P2 | Q0 | R1 | ein |
P0 | Q1 | R0 | ein | P2 | Q1 | R0 | ein |
P0 | Q1 | R1 | ein | P2 | Q1 | R1 | |
P0 | Q2 | R0 | aus | P2 | Q2 | R0 | aus ■; -.'.<■ |
P0 | Q2 | R1 | aus | P2 | Q2 | R1 | |
P0 | Q3 | R0 | ein | P2 | «3 | R0 | |
P0 | Q3 | R1 | ein | P2 | Q3 | R1 | |
T-0 | Q0 | R0 | aus | P' | Q0 | R0 | |
P1 | Q0 | R1 | ein | P3 | Q0 | R1 ' | |
P1 | Q1 | RÖ | aus | P3 | Q1 | R° ' | |
P1 | Q1 | R1 | aus | P3 | Q1 | R1 | |
ρ'1 | Q2 | R0 | ein | P3 | Q2 | R0 | £$ |
P1' | Q2 | R1 | ein | P3 | Q2 | R1 | aus |
P1 | Q5 | R0 | aus | P3 | Q3 ' | R0 | aufl |
pi | Q5 | R1 | aus | P3 | Q3 | R1 | , ein |
P1 | ein | ||||||
Fig. 7 ist eine schematische Barstellung des in Tabelle 2 gezeigten
logiscaen Zustandes. Nur wenn einer oder drei der Zähler
51» 52 und 53 ungerade Zahlen zeigen, kommt der Zählergruppenprüf-
109885/US3 ^
1774H1
Flip-Flop-Kreis In den Zustand "1". Dlee wird ale Regel vorbestimmt. Wie sich aus Tabelle 2 ergibt, wird vorbestinmt, daß
zuerst, wenn die Inhalte der Zähler 51, 52 und 53 jeweils P , Q0
und R0 sind, der Qruppenprüf-Plip-Flop-Kreia 10 "aus" geaaeht
wird. Wenn als näohetee die Inhalte jeweils P0, Q und R sind*
wird der Gruppenprüf -Flip-Flop-Kreis 10 "ein" gemacht usw.
Der logische Kreis wird auf der Grundlage dieser Tabelle aufgebaut
und die Zählergruppenprtif-Bildung wird ausgeführt. Mit
anderen Worten wird der Zählergruppenprüf-Form-Kreis entsprechend
der Tabelle 1 gebildet.
Dieser Zählergruppen-Prttf-Formkreis 1st in FIg* 4 geneigt.
In Flg. 4 bezeichnen 111, 112 und 113 Flip-Flop-Xreise, 114, 115
116 und 117 "UNDn-Iore und 118 ein "ODER"-Krei·. Flip-Flop-Kreise
111, 112 und 113 zeigen an, ob die Aneahl der Signale,
die von den Zählersteuerkreieen über die Leitungen 67, 68 und 69
empfangen werden, ungerade oder gerade Ist. Wenn der Einstellausgang
eines Flip-Flop-Kreises "1" ist, bedeutet dies, daß eine ungrade Zahl von Signalen empfangen worden ist. Wenn der
Rückstellausgang "1" ist, bedeutet dies, daß eine gerade Anzahl
von Signalen empfangen worden ist. Ein logischer Kreis Alt "UHD"-Toren
und einem "ODER"-Tor in der nachfolgenden Stufe empfängt
diese Ausgänge und sendet einen Ausgang von dem "ODER"-Kreis 118 aus, indem entsprechend der vorher erwähnten Tabelle verfahren
wird. Die Verbindungen dieses logischen Kreises werden entsprechend
109885/1453
177AH1
der folgenden Gleichung gebildet:
(Ausgang "0" des Zählergruppenprüf-Form-Kreises)
■ R0.Q0.(P0+P2+P4) + R0.Q1.(P14-P^) + R1 .Q2(P^P3) + R1 .Q3.(PQ+P2)
Als nächstes zeigt Pig. 5 den Pehlergruppenprüf-Flip-Plop-Kreis.
Dieser Kreis ist dem Teil 10 der Pig. 1 äquivalent. Dieser Zählergruppenprüf-Flip-Flop-Kreis enthält einen einzelnen
Pllp-Flop-Kreis 101, der arbeitet, indem er Signale von dem
Zählergruppenprüf-Porm-Kreis 11 über die Leitung 91 empfängt.
Der Rückstellausgang des Flip-Flop-Kreises 101 wird zu dem
Zählergruppenprüf-Yervollständigungskrels 9 über die Leitung
gegeben.
Pig. 6 zeigt den Pehlergruppenprüf-Teryollständigungskreis. In
Pig. 6 bezeichnen 901, 902, 903 und 904 nODERn-Tore, 905, 906
und 907 "NICH^-Kreise und 908, 909, 910, 911 und 912 "UBD"-Tore.
Wenn die beiden Eingänge des nUNDn-Tores 912 veranlaßt worden
sind, sich in dem logischen Zustand "1" zu befinden, bedeutet dies,daß ein Fehler wegen eines ungeordneten Zustandes in dem
Zähler aufgefunden worden 1st oder ein Zählersteuerkreis fehlerhaft
gearbeitet hat. Dies wird, wie Pig. 1 zeigt, sofort zu dem Gedächtnisteil 25 über die Leitung 13 übertragen. Ein fehlerhafter
Torgang tritt auf, wenn die Signalleitung 16 sieh auf hohem Potential "1" befindet, d.h. wenn einer oder drei der Zähler
109885/U53
1774H1
51> 52 und 53 ungerade Zahlen zeigen. Tatsächlich tritt
ein fehlerhafter Vorgang auf, wenn einer oder drei der Zähler
nicht ungeraden Zahlen aeigen. Der Kreis der flg. 6 wird
nämlich so gebildet, daß das nUHD"-Tor 912 geöffnet werden
kann, wenn das Ergebnis, das erhältlich ist, wenn der in Pig. 4 dargestellte Kreis gearbeitet hat, indem das über
die leitung 67» 68 oder 69 gegebene Signal empfangen worden ist, verschieden von dem Ergebnis ist, das erhältlich ist,
wenn der in Pig. 2 dargestellte Kreis gearbeitet hat, indem er das Signal empfangen hat, das über die Leitung 911 92 oder
93 gegeben worden ist.
He Erfindung ergibt somit einen Prüfkreis, der bei einem
Rechner angewendet wird, der in der lage ist su diskriminieren,
ob der Betrieb der Zähler anormal ist oder ob Steuersignale für die Zähler anormal sind, indem ein Paritätsprüfkreia
zum Bestätigen dee Betriebes der Zähler und ein PrUfkreis zum
Prüfen der Zählergruppe vorgesehen werden.
109885/U53
Claims (1)
- BelegeDarf• 177AU16/62PatentanspruchRechner od. dgl., gekennzeichnet durch Pari tat eprüfkr eise (8), die entsprechend einer Mehrzahl von Zählern vorgesehen sind und betätigt werden, wenn die Zähler bestimmte Master zeigen, durch einen Zählergruppenprüf-?orni-Ireis (11), der in Übereinstimmung mit dem Betrieb der Zählersteuerkreise (61, 62, 63) zum Erzeugen von Impulsen aufgebaut ist, die zu der Mehrzahl der Zähler gegeben werden sollen, durch einen ZählergruppenprUf-Flip-Flop-Kreis (10) zum Speichern des durch den Form-Kreis gebildeten Ergebniesee und durch einen G-ruppenprüf-VervollständigungskreiB (9), der die Inhalte der Mehrzahl der Zähler mit den Inhalten der Flip-Flop-Kreise sammelt und arbeitet, wenn der Betriebszustand ein bestimmtes Muster zeigt, wobei eine Gruppe einer Mehrzahl von Steuerzählern geprüft werden. v109885/U53Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP42032716A JPS4832923B1 (de) | 1967-05-23 | 1967-05-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1774141A1 true DE1774141A1 (de) | 1972-01-27 |
Family
ID=12366545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681774141 Pending DE1774141A1 (de) | 1967-05-23 | 1968-04-19 | Fehlerauffindungsschaltung fuer eine Zaehlergruppe |
Country Status (4)
Country | Link |
---|---|
US (1) | US3526758A (de) |
JP (1) | JPS4832923B1 (de) |
DE (1) | DE1774141A1 (de) |
GB (1) | GB1220837A (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5013046B1 (de) * | 1970-07-31 | 1975-05-16 | ||
US3701892A (en) * | 1970-12-17 | 1972-10-31 | Ibm | Parity checked shift register counters |
NL8302722A (nl) * | 1983-08-01 | 1985-03-01 | Philips Nv | Inrichting voor het bewaken van de telfunctie van tellers. |
GB2171543B (en) * | 1985-02-27 | 1988-04-20 | Hughes Microelectronics Ltd | Counting circuit which provides for extended counter life |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL283162A (de) * | 1961-09-13 | |||
US3274564A (en) * | 1963-07-12 | 1966-09-20 | Avco Corp | Data processor |
US3372382A (en) * | 1965-08-16 | 1968-03-05 | Rca Corp | Data processing apparatus |
-
1967
- 1967-05-23 JP JP42032716A patent/JPS4832923B1/ja active Pending
-
1968
- 1968-04-19 DE DE19681774141 patent/DE1774141A1/de active Pending
- 1968-05-22 US US731113A patent/US3526758A/en not_active Expired - Lifetime
- 1968-05-23 GB GB24779/68A patent/GB1220837A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3526758A (en) | 1970-09-01 |
GB1220837A (en) | 1971-01-27 |
JPS4832923B1 (de) | 1973-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2260850A1 (de) | Fehlerkorrektursystem | |
DE1900042A1 (de) | Verfahren und Anordnung zur Ortung von Fehlern in einer Datenverarbeitungsanlage | |
DE1524135C3 (de) | Fehlersuchverfahren für ein Speichersystem und Einrichtung zur Durchführung | |
DE2302061C3 (de) | Assoziativspeicher | |
DE1910582A1 (de) | Digitales Speichersystem | |
DE1774141A1 (de) | Fehlerauffindungsschaltung fuer eine Zaehlergruppe | |
DE1191144B (de) | Einrichtung zum Nachweis von Fehlern und zum Feststellen des Fehlerortes | |
DE1293188B (de) | Schaltungsanordnung zur UEbertragung von Pruefinformationen mit vorbestimmter Paritaet in Datenverarbeitungsanlagen | |
DE3329023A1 (de) | Einrichtung zum pruefen logischer schaltwerke | |
EP0009600B1 (de) | Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems | |
DE1197651B (de) | Datenverarbeitungssystem | |
DE1296669B (de) | Schaltungsanordnung zur Codeumsetzung mit Fehlersicherung | |
DE1549105C3 (de) | Codeprüfanordnung für die Korrektur fehlerhaft übertragener Zeichen | |
DE2402881C3 (de) | Fehlersichere elektronische Signalvergleichsschaltung | |
EP0012794B1 (de) | Verfahren und Einrichtung für eine elektronische Datenverarbeitungsanlage zur Prüfung der aus einer Instruktion abgeleiteten Steuersignale | |
EP0030628B1 (de) | Einrichtung zum seriellen Übertragen parallel vorliegender Datenwörter unter Verwendung eines Parallel-Serienumsetzers | |
DE1424539C (de) | Verfahren und Vorrichtung zum Prüfen der Schreib und Lesevorgange eines Matrix Kernspeichers | |
DE2010657C2 (de) | Schaltungsanordnung zur Übertragung von Operanden von einem Speicher in ein Rechenwerk mit logischer Multiplikation | |
DE2306993C3 (de) | Verfahren zur Prüfung des ordnungsgemäßen Betriebes eines mehrteiligen Schieberegisters und Anordnung zu seiner Durchführung | |
DE102017203483A1 (de) | Verfahren zum Überprüfen einer Adresse bei einer Datenübertragung | |
DE1815500B3 (de) | ||
DE1499262C (de) | Einrichtung zur Auswahl der richtigen von zwei parallel betriebenen Datenverarbei tungsanlagen | |
DE1943859A1 (de) | Verfahren zur Pruefung von Datenwoertern und zur Erzeugung von Pruefziffern | |
DE1953672A1 (de) | Fehlerdetektoranordnung zur Ermittlung von beim Auslesen eines Rechnerspeichers auftretenden Fehlern | |
DE1080328B (de) | Pruefeinrichtung fuer Binaerspeicher |