DE1765945A1 - Verfahren zum Herstellen einer gedruckten Schaltung mit in mehreren Ebenen verlaufenden flaechenhaften Leiterzuegen - Google Patents
Verfahren zum Herstellen einer gedruckten Schaltung mit in mehreren Ebenen verlaufenden flaechenhaften LeiterzuegenInfo
- Publication number
- DE1765945A1 DE1765945A1 DE19681765945 DE1765945A DE1765945A1 DE 1765945 A1 DE1765945 A1 DE 1765945A1 DE 19681765945 DE19681765945 DE 19681765945 DE 1765945 A DE1765945 A DE 1765945A DE 1765945 A1 DE1765945 A1 DE 1765945A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductor tracks
- glass
- copper
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
Beim Realisieren elektrischer Schaltungen in der Technik der monolithisch
integrierten Schaltungen, wobei vollständige elektrische Funktionseinheiten in einem Halbleiter-Kristallplättchen erzeugt werden, und
mehrere solcher Kristallplättchen auf einer als Modul bezeichneten und mit flächenhaften Leiterzügen versehenen Trägerplatte aus
Isoliermaterial angeordnet sind, bereitet die elektrische Verbindung der Kristallplättchen untereinander wegen der begrenzten Fläche des
Modules Schwierigkeiten. Diesen Schwierigkeiten kann man dadurch begegnen, dass man die auf dem Modul angeordneten Halbleiter-Kristallplättchen
über in mehreren Ebenen verlaufende elektrische Leiterzüge miteinander
verbindet. ■
-2-
109849/U40
Die Leiterzüge werden dabei ζ. B. in bekannter Weise dadurch erzeugt,
dass man zunächst auf dem Modul eine Kupferechicht stromlos abschneidet, diese mit einer lichtempfindlichen Schicht überzieht und
über ein Negativ des gewünschten Verlaufe der Leiterzüge belichtet. Anschliesscnd erfolgt das Entwickeln der lichtempfindlichen Schicht.
Dabei härtet diese Schicht an den belichteten Stellen aus und überzieht die stromlos abgeschiedene Kupferschicht an den Stellen, an
denen die Leiterzüge erzeugt werden sollen, mit einem ätzfesten Schutzüberzug. Das nicht belichtete Material wird beim Entwickeln
der belichteten Schicht ausgewaschen. Anschliessend wird die
stromlos abgeschiedene Kupferschicht an den nicht geschützten Stellen weggeätzt und danach der ausgehärtete Schutzüberzug von
den Leiterzügen entfernt. Um in mehreren Ebenen verlaufende Leiterzüge zu erzeugen, wird auf die so erzeugten Leiterzüge eine Glasschicht
aufgebracht, die beim Aufbringen eine Temperatur zwischen und 800 C aufweist. Die vorher beschriebenen Verfahrene sch ritte des
Aufbringens einer Kupferechicht und des Ätzens dieser Schicht zum Erzeugen der Leiterzüge werden dann erneut ausgeführt. Anschliessend
erfolgt wieder das Aufbringen einer isolierenden Glasschicht. In dieser Weise können in mehreren Ebenen verlaufende Leiterzüge erzeugt
werden. Nachteilig bei diesem Verfahren wirkt sich jedoch der Umstand aus, dass die nach dem beschriebenen Verfahren erzeugten Leiterzüge
beim Aufbringen der heissen Glasschicht angeätzt und teilweise im Glas gelöst werden.
Docket GE 968 056 109849/U4O .,.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen einer gedruckten Schaltung mit in mehreren Ebenen verlaufenden
flächenhaften Leiterzügen anzugeben, das die genannten Nachteile nicht aufweist. Diese Aufgabe wird gemäss der Erfindung
dadurch gelöst, dass zur Vermeidung des Anätzens und teilweisen Auflösens der aus Kupfer bestehenden Leiterzüge im Glas vor dem
Aufbringen der Glasschicht die Leiterzüge galvanisch mit einer · dünnen Nickelschicht und anschliessend mit einer dünnen Goldschicht
beschichtet werden. Zweckmäesig weisen die isolierenden Glas- ^
schichten dabei eine Stärke von 20 ^u, die Nickelschichten eine Stärke
von 2 u und die Goldschichten eine Stärke von 3 ai auf.
Im folgenden wird das Verfahren gemäss der Erfindung näher
erläutert:
Auf einem Modul aus einem isolierenden Material, z. B. aus Aluminiumoxyd,
wird zunächst ein'e Kupferschicht stromlos niedergeschlagen. Um beim nachfolgenden Aufbringen einer isolierenden Glasschicht ein ^
Anätzen und teilweises Auflösen der Kupferschi cht im Glas zu verhindern,
werden vor Aufbringen der Glasschicht eine etwa 2 u starke Nickelschicht
und anschliessend eine etwa 3 u starke Goldschicht galvanisch
auf der Kupferfolie abgeschieden. Ein direktes Aufbringen der Goldschicht auf die stromlos abgeschiedene Kupferschicht ist deswegen nicht ratsam,
weil die Metalle Gold und Kupfer ein Mischphase bilden. Dagegen sind Nickel und Gold nur wenig mischbar, so dass die Nickelschicht das
109849/1.440
Docket GE 968 056 -4-
-4- 176594S
Gold von der Kupferechicht abschirmt. Nach dem Aufbringen der
drei Metallschichten wird eine lichtempfindliche Schicht auf die
Goldschicht aufgebracht und über ein Negativ des gewünschten Verlaufe
der Leiterzüge belichtet. Anechliessend erfolgt da· Entwickeln der lichtempfindlichen
Schicht. Dabei härtet diese Schicht an den belichteten Stellen aus und überzieht die drei Metallschichten an den Stellen, an
denen die Leiterzüge erzeugt werden sollen, mit einem ätzfesten Schutzüberzug.
Das nicht belichtete Material wird beim Entwickeln der belichteten Schicht ausgewaschen. Anschliessend werden die Metallschichten an den
nicht geschützten Stellen weggeätzt und danach der ausgehärtete Schutzüberzug von den Leiterzügen entfernt. Sodann wird Auf dieien Leiterzügen,
z. B. im Siebdruckverfahren, eine Glaemiechung aufgebracht und
bei etwa 760 C in Luft gesintert, so dass eine etwa 20 η dicke Glaeechicht
die Leiterzüge bedeckt. Vor dem Aufbringen der nächsten Kupferechicht auf die Glaeechicht wird diese, um ein besseres Haften der Kupferechicht
zu gewährleisten, mit Fluorwasserstoff angeätzt.
Die vorher beim Erzeugen der Leiterzüge der ersten Schicht beschriebenen
Verfahrensechritte werden wiederholt, auf dieee Leiterzüge
kann wieder eine isolierende Glaeechicht aufgebracht werden uew, bis die gewünschte Anzahl von Ebenen mit Leiter zügen hergestellt iet.
Wenn eine Verbindung der Leiterzüge zweier Ebenen erforderlich iat,
werden in die isolierende Glaeechicht vor dem Aufbringen 4er zweiten
Kupferechicht Löcher geätzt. Nach dem Erzeugen der Leiterzttge der
letzten Ebene werden die Halbleiter-Krietallplätteben mit 4ieeen Leiterzügen
verbunden. Anschlieeeend kann der eo hergestellte Modul noch
rnit einer Abdeckkapeei vereehen werden.
109849/U(O
Docket GE 968 056 -5-
Claims (3)
1. Verfahren zum Herstellen einer gedruckten Schaltung mit in mehreren Ebenen verlaufenden flächenhaften Leiter zu gen, die durch
Glasschichten voneinander isoliert sind, dadurch gekennzeichnet, dass zur Vermeidung des Anätzens und teilweisen Auflösens der
aus Kupfer bestehenden Leiterzüge im Glas vor dem Aufbringen der Glas schicht die Leiter züge galvanisch mit einer dünnen
Nickelschicht und anschliessend mit einer dünnen Goldschicht beschichtet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die
isolierenden Glasschichten in einer Stärke von 20 /u, und die
Goldschichten in einer Stärke von 3 yü erzeugt werden.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, dass die isolierende Glasschicht vor dem Aufbringen der Kupferschicht
der nächsten Ebene zum Erhöhen des Haftvermögens der Kupferschicht auf ihr mit Fluorwasserstoff geätzt wird.
ORDINAL
109849/U40
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19681765945 DE1765945A1 (de) | 1968-08-14 | 1968-08-14 | Verfahren zum Herstellen einer gedruckten Schaltung mit in mehreren Ebenen verlaufenden flaechenhaften Leiterzuegen |
FR6923616A FR2015615A1 (de) | 1968-08-14 | 1969-07-08 | |
GB1258286D GB1258286A (de) | 1968-08-14 | 1969-08-13 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19681765945 DE1765945A1 (de) | 1968-08-14 | 1968-08-14 | Verfahren zum Herstellen einer gedruckten Schaltung mit in mehreren Ebenen verlaufenden flaechenhaften Leiterzuegen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1765945A1 true DE1765945A1 (de) | 1971-12-02 |
Family
ID=5698700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681765945 Pending DE1765945A1 (de) | 1968-08-14 | 1968-08-14 | Verfahren zum Herstellen einer gedruckten Schaltung mit in mehreren Ebenen verlaufenden flaechenhaften Leiterzuegen |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE1765945A1 (de) |
FR (1) | FR2015615A1 (de) |
GB (1) | GB1258286A (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4628149A (en) * | 1981-11-30 | 1986-12-09 | Nippon Electric Co., Ltd. | Substrate having a pattern of an alloy of gold and a noble and a base metal with the pattern isolated by oxides of the noble and the base metals |
GB9807977D0 (en) | 1998-04-16 | 1998-06-17 | Gec Alsthom Ltd | Improvements in or relating to coating |
-
1968
- 1968-08-14 DE DE19681765945 patent/DE1765945A1/de active Pending
-
1969
- 1969-07-08 FR FR6923616A patent/FR2015615A1/fr not_active Withdrawn
- 1969-08-13 GB GB1258286D patent/GB1258286A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1258286A (de) | 1971-12-30 |
FR2015615A1 (de) | 1970-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3913223A (en) | Method of manufacturing a double-sided circuit | |
DE1925760B2 (de) | Verfahren zum herstellen gemusterter duenner schichten aus metall oder metallverbindungen durch vakuumaufdampfen oder kathodenzerstaeuben | |
US3745094A (en) | Two resist method for printed circuit structure | |
US2965952A (en) | Method for manufacturing etched circuitry | |
DE1766297A1 (de) | Verfahren zum Anpassen einer integrierten Schaltung an ein als Traeger dienendes Substrat | |
US3693251A (en) | Method of forming closely spaced conductive layers | |
US3700443A (en) | Flatpack lead positioning device | |
DE2251829A1 (de) | Verfahren zur herstellung metallisierter platten | |
US3829316A (en) | Method for the preparation of metallic layers on a substrate | |
DE1765945A1 (de) | Verfahren zum Herstellen einer gedruckten Schaltung mit in mehreren Ebenen verlaufenden flaechenhaften Leiterzuegen | |
US3883947A (en) | Method of making a thin film electronic circuit unit | |
US3325379A (en) | Method of making metallic patterns having continuous interconnections | |
US3816195A (en) | Method of making conductor plate with crossover | |
EP0173188A2 (de) | Photolithographisches Verfahren zum Herstellen eines Dickschicht-Hybridschaltkreises | |
GB1194894A (en) | Improvements in and relating to methods of manufacturing carriers for electrical circuit elements | |
RU2040128C1 (ru) | Способ изготовления плат для гибридных интегральных схем | |
DE1640569A1 (de) | Elektrische Stromkreisanordnung | |
GB1102832A (en) | Improvements in or relating to the manufacture of thin film modules | |
DE19620203A1 (de) | Leiterplatte und Verfahren zu ihrer Herstellung | |
DE1915756C3 (de) | Verfahren zur Herstellung dimensionsgenauer Dickfilmstrukturen auf Substraten | |
JPS5649541A (en) | Multilayer wiring structure for integrated circuit | |
DE2443287C3 (de) | Verfahren zum Herstellen einer Multichip-Verdrahtung | |
GB1439179A (en) | Dielectric sheets | |
DE3731333A1 (de) | Verfahren zur herstellung von leiternetzwerken | |
JPH0137877B2 (de) |