DE1763238A1 - Schaltungsanordnung zur Auswertung des analogen Fehlersignals eines Analog/Digital-Systems - Google Patents
Schaltungsanordnung zur Auswertung des analogen Fehlersignals eines Analog/Digital-SystemsInfo
- Publication number
- DE1763238A1 DE1763238A1 DE19681763238 DE1763238A DE1763238A1 DE 1763238 A1 DE1763238 A1 DE 1763238A1 DE 19681763238 DE19681763238 DE 19681763238 DE 1763238 A DE1763238 A DE 1763238A DE 1763238 A1 DE1763238 A1 DE 1763238A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- error signal
- analog
- circuit arrangement
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
- G05D3/00—Control of position or direction
- G05D3/12—Control of position or direction using feedback
- G05D3/20—Control of position or direction using feedback using a digital comparing device
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
- G05D3/00—Control of position or direction
- G05D3/12—Control of position or direction using feedback
- G05D3/121—Control of position or direction using feedback using synchromachines (selsyns)
- G05D3/124—Control of position or direction using feedback using synchromachines (selsyns) with modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/48—Servo-type converters
- H03M1/485—Servo-type converters for position encoding, e.g. using resolvers or synchros
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
NAI - 17
A 36 137 m
A 36 137 m
North Atlantic Industries, Inc.
Plainview, New York, V. St. A.
Plainview, New York, V. St. A.
Schaltungsanordnung zur Auswertung des analogen Fehlersignals eines Analog/Digital-Systems ·
Die vorliegende Erfindung betrifft Analog/Digital-Systerae in
Verbindung mit der Erfassung und Auswertung von Fehlersignalen,
insbesondere Analog/Ditigal-Wandler sowie andere Übertragungssysteme
(interface systems).
In vielen (daten-) verarbeitenden Systemen findet ein Komparat'or
Verwendung, der analoge und digitale Daten miteinander vergleicht
und ein Ausgangssignal liefert, das sich in Abhängigkeit vom Vergleich
dieser beiden Eingangssignale ändert. -
Eine übliche Komparatoranwendung, die sich zur Erläuterung
bestimmter Verfahren und Vorzüge der Erfindung eignet, findet sich
109843/0ΑΊ6
(Art. J § l Abs. 2 Nr. I Satz 3 dee Änderung··. V. 4. fcfflBS
bei einem Analog/Digital-Y/andler, bei dem die analogen Eingangswerte in einem Komparator mit örtlich erzeugten digitalen Daten
verglichen werden. Eine Übereinstimmung bzw. ein Fehlen einer solchen Übereinstimmung zwischen den beiden Eingangs\verten findet
ihren Niederschlag in einem analogen Wechselspannungs-Fehlersignal. In der Regel hat das Fehlersignal den Wert Null, wenn das analoge
und das digitale Signal übereinstimmen.
In zahlreichen Anwendungsfällen soll der Wert des Fehlersignals für Steuer-, Überwachungs- oder Meßzwecke so schnell wie möglich
erfaßt werden.
Rauschen, Oberwellen, Phasenverschiebungen und andere Störungen machen eine solche rasche Erfassung schwierig, sofern nicht gewisse
Zugeständnisse an die Genauigkeit gemacht werden. Die Verwendung von Filtern für die Siebung des Fehlersignals stellt keine völlig
befriedigende Lösung dar, da solche Filter eine Verzögerung des Ansprechverhaltens des Systems mit sich bringen. Ein Austasten
des Null-Signals während kurzer Tastzeiten führt zwar zu einer Verbesserung der Ansprechzeit, setzt jedoch die Genauigkeit herab.
Während durch eine solche Austastung die Genauigkeit auf einen Bereich von 0,05 % - 0,1 % beschränkt wird, ist es mit dem erfindungsgemäßen
System möglich, Genauigkeiten zu verwirklichen," die um eine Größenordnung und mehr größer sind.
Das Problem der Rauschunterdrückung kann in digitalen Systemen auch dadurch verringert werden, daß Zähler zur Anpassung ah die
109843/0416
kleinste Digitalgröße verwendet werden. Das Ansprechverhalten
stellt jedoch nur für den besonderen Fall kleiner Datenänderungen ein Optimum dar und ist im übrigen verhältnismäßig langsam.
Zur Veranschaulichung eines solchen Nachteils sei auf eine
Koordxnatenwandlerbrücke eines binärkodierten Dezimalzählers mit einer vollen Skala von 359,999° mit einer kleinsten digitalen
Einheit von 0,001 (d.h. einer Auflösung von 0,001 ) verwiesen, bei der eine Eingangsänderung von 180° bei einer Zeitgeberfrequenz
von 10 kHz 180.000 Zählschritte verursacht und somit 18 Sekunden bis zur Erreichung des Null-Zustandes vergehen.
Aufgabe vorliegender Erfindung ist daher die Verbesserung von
Verfahren zur Fehlererfassung und insbesondere die Erhöhung der Geschwindigkeit für die Erfassung des Fehlersignals in Übertragungs
systemen (interface systems), ohne daß deshalb ein Verlust an
Genauigkeit in Kauf genommen werden müßte. Dabei soll diese Geschwindigkeitssteigerung
über einen weiten Bereich der Eingangswertänderungen möglich sein. Darüber hinaus ist es Aufgabe der
Erfindung, eine schnelle und genaue Ermittlung des Null-Zustandes trotz dem Auftreten von Rauschspannungen, Oberwellen, Phasenverschiebungen
und dergleichen zu gewährleisten.
Das Verhalten von Übertragungssystemen wird weiter durch die Verzögerung
beeinträchtigt, die bei der Digitalisierung des Fehlersignals sowohl in Form einer Wechselspannung als auch in Form
1098^3/0416
einer Gleichspannung eintritt. Eine Erhöhung der Geschwindigkeit läßt sich in der Regel nur auf Kosten der Genauigkeit oder der
Einfachheit erreichen.
Das Problem wird besser verständlich, wenn man beispielsweise ein System mit einem von dem Fehlersignal gesteuerten Vorwärts-Rückwärts-Zähler
betrachtet. In vielen Fällen wird der Zähler durch eine für eine bestimmte Zeit andauernde Taktgeber-Impulsfolge vorgegebener
Impulsfolgefrequenz gesteuert. Ein einen vorgegebenen Wert ™ übersteigendes Fehlersignal veranlaßt den Zähler, zu zählen oder
seine letzte Stelle in der durch die Polarität des Fehlersignals vorgegebenen Richtung zu ändern.
Da der Zähler durch einen Taktimpuls gesteuert wird, ist seine Maximalzählung und daher sein Datenwert festgelegt, in einigen
Fällen auf einen Wert, in anderen Fällen in Abhängigkeit von der Größe des Fehlers auf einen von mehreren zur Verfügung stehenden
Werten.
Auf jeden Fall kann ein solches System, für das sich keine Ansprechwerte
über einen weiten Bereich fortlaufend einstellen lassen, den weiten und fortlaufend veränderlichen analogen Eingangswerten, wie
sie vielen Systemen eigen sind, nicht genau nachfolgen.
Wenngleich ein besonderer dynamischer Zustand des Eingangswertes den Fähigkeiten der frequenzbestimmenden Einrichtung des Zählers
109843/0416
entsprechen kann, so sind doch viele Eingangswerte größer und
verursachen damit eine Verzögerung bei der Nachstellung des Zählers
sowie entsprechende Fehler wegen des schlechten Nachfolgens der Eingangssignale für den Komparator.
Eine höhere Zählerfrequenz ist ebenfalls nicht ausreichend, da niederfrequente analoge Änderungen dann ein Überschwingen oder
andere uner\vünschte übergangszustände hervorrufen. Eine Minimum-
und Maximum-Zählfrequenz stellt aus den gleichen prinzipiellen Gründen ebenfalls keine befriedigende Lösung dar.
Yfenn andererseits, wie das häufig zutrifft, der Zähler auf einen
einzelnen, jeder Entscheidung folgenden Taktimpuls eingestellt ist,
so folgt das System bei der langsamsten Frequenz nach, nicht aber bei Frequenzen, die ein Nachstellen des Zählers um mehr als eine
letzte Stelle je Entscheidung erfordern. Eingangsfrequenzen, die
diesen Viert übersteigen, führen zu einer Erhöhung der dynamischen
Verzögerung mit der Zeit, so daß ein Zustand eintritt, der auch
Synchronisierungsverlust genannt wird.
Die gleichen allgemeinen Nachteile sind auch für Steuersysteme mit
in mehreren Betriebsarten arbeitenden Zählern kennzeichnend, bei denen versucht wird, dadurch einen Kompromiß zu schaffen, daß
die Wahl des zu bestimmenden Bit-Gewiehtes durch die Größe des Fehlersignals getroffen wird. Dabei ergibt sich für solche Anordnungen
eine Ansprechzeit, die unterhalb der Optimalwerte liegt,
109843/0416
BADORtGJNAL
BADORtGJNAL
ausgenommen für die speziellen Singangssignale, die mit den zur
Verfügung stehenden Kachstellfähigkeiten übereinstimmen, so daß Genauigkeit und Stetigkeit bei der Nachfolge eine entsprechende
Beeinträchtigung erfahren.
Aufgabe vorliegender Erfindung ist daher weiter eine verbesserte Digitalisierung von analogen Signalen und insbesondere eine
Erhöhung der Geschwindigkeit dafür, ohne daß es dabei zu einer Verschlechterung der Genauigkeit kommt. Ferner soll es durch die
Erfindung möglich sein, eine kurze Synchronisierungszeit sowie eine verbesserte Nachfolgefähigkeit für Übertragungssysteme trotz
Beibehaltung einer hohen Genauigkeit zu erhalten. Außerdem soll eine stetige und genaue Nachfolge der Übertragungssysteme sowohl
für hohe als auch für niedrige analoge Datenfrequenzen gewährleistet sein, und es sollen sich somit Analog/Digital-Wandlersysteme erstellen
lassen, deren dynamisches Verhalten ähnlich ist wie bei analogen Servomechanismen mit geschlossener Schleife.
Weitere Einzelheiten und Vorzüge der vorliegenden Erfindung werden
nachstehend an Hand von Ausführungsbeispielen in Verbindung mit der zugehörigen Zeichnung erläutert. Darin zeigen:
Fig. 1 schematisch ein Schaltbild, das die Anwendung der Null-Detektor-Methode
nach der vorliegenden Erfindung für Analog/Digital-Wandler veranschaulicht;
109843/041$
BAD ORKSINAL
Fig·. 2 ein Diagramm mit zur Erläuterung der Wirkungsweise des
Systems der Fig. 1 dienenden Kurvenzügen;
Fig. 3 schematisch ein Blockschaltbild, das zusätzliche Methoden
zur Null-Erfassung und-Verarbeitung bei Analog/Digital-Wandlern
zusammen mit einer Methode zur Umwandlung der
Fehlersignalamplitude in ein veränderliches Frequenzsignal wiedergibt; und
Fig. 4 schematiseli ein Blockschaltbild einer etwas abgewandelten
Ausführungsform der Erfindung zur Null-Erfassung und
-Verarbeitung, die die Merkmale der Systeme nach den Fig.
und 3 umfaßt.
Das Analog/Digital-System der Fig. 1 gibt eine typische Anwendung
der Null-Erfassungsmethode nach der Erfindung wieder.
Ein solches System weis-t allgemein einen Komparator 10 auf, dessen
Ausgang von einem Null-Detektor 11 zur Steuerung einer Entscheidungsstufe 25 ausgewertet wird.
Die Entscheidungsstufe 25 steuert ihrerseits ein Steuer/Einstell-System
12, das entsprechend der Steuerung durch die Entscheidungsstufe 25 in Abhängigkeit von dem Ausgangssignal des Null-Detektors
11 digitale Daten abgibt. '
Die zeitliche Abhängigkeit und die Steuerung der Betriebsart des
109843/0416
. SAD ORIOfNAL
. SAD ORIOfNAL
Steuer/Einstell-Systems 12 können durch einen Taktgeber 26 bestimmt
werden. Die erzeugten digitalen V.'erte werden dem Komparator 10
zugeführt, wo sie in ein gleichwertiges analoges Signal umgewandelt
werden, das mit dem unabhängigen analogen Eingang verglichen wird.
Zunächst stimmen die digitalen Werte nicht mit dem analogen Eingangswert überein, so daß sich eine Null-Abweichung ergibt, der ein
Fehlersignal Ve entspricht. Dieses Fehlersignal wird in dem Null-Detektor 11 verarbeitet, so daß Signale entstehen, die die digitalen
Elemente des Steuer/Einstell-Systems 12 speisen, bis zwischen dem analogen Eingang und den digitalen Werten Übereinstimmung herrscht.
Zu diesem Zeitpunkt fällt das Fehlersignal Ve unter seinen unteren Wert der Wirksamkeit, und die digitale Anzeige steht zur Ablesung
zur Verfügung.
Es gibt eine Vielzahl von Systemen mit dem grundsätzlichen Aufbau
der Fig. 1.
P Das System kann ein nach Art einer Brücke aufgebauter Wandler sein,
wie er in früheren, auf dieselbe Anmelderin wie die vorliegende
Anmeldung zurückgehenden und mit dieser Anmeldung zusammenhängenden Anmeldungen, nämlich der US-Patentanmeldung Ser. No. 353,558 vom
20. März 1964 sowie Ser. No. 435,149 vom 25. Februar 1965 beschrieben ist, in dem der Analog-Eingang Synchron- oder Koordinatenwandlerwerte
(resolver data) aufweist, der Komparator den Aufbau
einer Brücke hat und das Steuer/Einstell-System nach dem Prinzip
BAD ÖRK3INAL
der Nachlauf-Annäherung arbeitet.
Statt dessen kann das System nach Art eines Wellen/Digital-Wandlers
aufgebaut sein, bei dem der analoge Eingangswert von dem Winkel einer Welle gebildet wird, der Komparator einen drehbaren elektromagnetischen
Meßwertwandler 14 sowie einen Koordinatenwandler, der durch den Wellenwinkel-Eingangswert positioniert wird, aufweist
und bei dem das Steuer/Einstell-System einen von dem Fehlersignal
betriebenen Vorwärts-Rückwärts-Zähler umfaßt, um den Komparator
auf Null abzugleichen und den digitalen Ausgangswert zu erhalten. Bei diesem System ist der die analoge Quelle bildende Digital/Analog-Wandler
13 ein vom Zähler gesteuerter Sinus/Kosinus-Funktion-Generator, der die Wicklungen des Meßwertwandlers 14 mit Sinus/Kosinus-Spannungen speist. "
Die analogen Vierte können in den Komparator 10 auch über zwei Eingänge
eingespeist werden, wobei die Lage des Wellenwinkels verwendet wird,
um den Meßwertwandler 14 zu positionieren, während den Wicklungen des Meßwertwandlers 14 die analogen Werte als elektrische Spannungen
zugeführt werden. In diesem Fall wird die algebraische Summe oder Differenz der beiden Eingänge digitalisiert. Soweit die Erregung
des Meßwertwandlers 14 eine feste Größe ist, kann der digitalisierte
Eingang als die Wellenlage bezogen auf den durch die festeingestellte
Erregung repräsentierten Winkel betrachtet werden.
Wo der Wellenwinkel keine veränderliche Größe darstellt, wie im
109843/0416
Fall eines als Sumiuentransfortnator ausgebildeten .Meßwertwandlers,'
repräsentiert dessen Erregung die zu digitalisierende analoge Größe. Solche Anordnungen werden häufig als Vfechselspannungs-Ratiometer
bezeichnet, und der Wellen-Wandler 13 hat im allgemeinen einen Aufbau, der eine lineare Beziehung zwischen dem digitalen Eingang
und dem analogen Ausgang gewährleistet.
Für die Grundkomponenten der Fig. 1 gibt es eine Vielzahl von Abwandlungsmöglichkeiten. Einige machen Gebrauch von Mehrfach-Meßwertwandlern,
um die analogen Daten mehrfacher Geschwindigkeiten umzuwandeln. Außer der "nachfolgenden Annäherung" ("successive
approximation"), "Vorwärts-Rückwärts-Zählung" ("count-up/down") und" anderen Typen von Steuersystemen werden auch Kombinationen
dieser Systeme verwendet, wobei manchmal jedem System eine besondere
Funktion zugeordnet ist, beispielsweise die der Synchronisierung oder der Nachfolge (tracking). Das Steuer/Einstell-System kann
außerdem Elemente zur Modifizierung der Arbeitsweise des Systems
in Abhängigkeit von den Frequenzen der Eingangswerte, der Fehleramplitude oder dergleichen enthalten.
Gemäß Fig. 1 kann das Steuer/Einstell-System 12 einen externen Steuereingang haben, wie das mit dem gestrichelten Pfeil 12a
angedeutet ist. Wird das System so programmiert, so stellt das Fehlersignal Ve ein Maß für das Verhältnis zwischen dem analogen
Eingangssignal und dem programmierten Eingangs- oder Befehlssignal dar. -■*
109843/04TB
JAr-;':.-.r.<
BAD ORIGINAL
Die_ externe Einspeisung eines Steuersignals ermöglicht es, vorausberechnete Daten einzuführen, um den Unnvandlungsvoi'gang zu beschleunigen,
und eignet sich insbesondere bei der Handhabung von mit hoher Geschwindigkeit arbeitenden, gebündelten bzw. mehrfach ausgenützten
Kanälen (high speed multiplexed inputs). Für diese Betriebsart ist eine Speicheranordnung (nicht dargestellt) notwendig.
Sofern das System die digitale Darstellung periodisch nachstellt (updates), bildet der externe Steuerkreis eine Möglichkeit, in den
Intervallen zwischen der Nachstellung Vierte einzuspeisen und damit ein stetiges Verhalten zu sichern.
Fig". 1 veranschaulicht ferner die Verwendung des verarbeiteten
Null-Detektorsignals V.' zur Steuerung anderer auf das Fehlersignal
ansprechender Schaltkreise, beispielsweise eines analogen Servokreises,
der mit dem Meßwertwandler 14 gekoppelt ist und zu dessen
Steuerung dient. Während dieses Betriebszustandes ist das Steuer/ Einstell-System 12 außer Betrieb gesetzt.
Wie aus Fig. 1 ersichtlich, erhält der Null-Detektor das Fehler-Ausgangssignal
Ve von dem Komparator 10, Das als Wechselgröße vorliegende
Signal wird in einem Verstärker 20 verstärkt und einem Multiplikator 21 zugeführt.
Der Multiplikator erhält außerdem eine Bezugsspannung V f, deren
109843/0416
BAOORiGINAL
BAOORiGINAL
Frequenz gleich der Grundfrequenz von Ve ist. Der !Multiplikator 21
kann jeden geeigneten Aufbau haben, wie er in der analogen Computertechnik Verwendung findet. Ein geeigneter Multiplikator neueren
Datums ist in der US-Patentschrift 3,215,825 beschrieben.
Das Ausgangssignal des Multiplikators 21 repräsentiert das momentane
2
Produkt von Ve und V „, das eine sin -Funktion mit einer Frequenz ist, die doppelt so groß ist wie die Frequenz von Ve üiid V, ^j· idealisierte Kurvenzüge für Ve. V . und V sind mit Fig. 2 wieder-
Produkt von Ve und V „, das eine sin -Funktion mit einer Frequenz ist, die doppelt so groß ist wie die Frequenz von Ve üiid V, ^j· idealisierte Kurvenzüge für Ve. V . und V sind mit Fig. 2 wieder-
ret m
gegeben. Das Ansprechen des Fehlersignals Ve für ein System, das fortlaufend für eine Nachstellung sorgt, ist als gestrichelte Linie
dargestellt, während das Verhalten bei teilweise feststehendem Nachstellen im Anschluß an jede Halt/Entscheidungs-Periode als durchgehende
Linie gezeigt ist. Entsprechendes gilt für den Kurverizug V.„.
Da die Bezugsspannung eine konstante Amplitude hat und im wesentliehen
frei von Verzerrungen oder anderen uner\vünschten Spannungskoraponenten
ist, ist der Durchschnittswert von V proportional dem Fehlersignal.
Das Signal V wird in einer Integrierstufe 22 integriert, so daß
das integrierte Signal V. erhalten wird. Diese Anordnung beruht auf
sich
der Tatsache, daß/durch Multiplikation des Fehlersignals mit einer oberwellenfreien (clean) 3ezugsspannung konstanter Amplitude und gleicher Frequenz und anschließende Integration des Produktes über eine ganze Zahl voller Perioden ein Signal ergibt", das frei von Rauschspannungen, Oberwellen, Gleichspannungskomponenten und Phasen-
der Tatsache, daß/durch Multiplikation des Fehlersignals mit einer oberwellenfreien (clean) 3ezugsspannung konstanter Amplitude und gleicher Frequenz und anschließende Integration des Produktes über eine ganze Zahl voller Perioden ein Signal ergibt", das frei von Rauschspannungen, Oberwellen, Gleichspannungskomponenten und Phasen-
109843/0416
BAD
BAD
versehiebvingen ist. Darüber hinaus verschwinden bei Integration
überfeine halbe Periode alle ungeraden Oberwellen, so daß sich
eine bedeutende vorteilhafte Fi It er-wirkung ergibt.
Dieses Ergebnis wird ausgewertet, um ein reines Gleichstrom-Fehlersignal
in einer äußerst kurzen Zeit zu erzeugen. Dazu wird der Integrator 22 mittels einer geeigneten Zeitgeber- und Steuerstufe
getastet, so daß er vorzugsweise während einer Periode, statt dessen aber auch während einer halben Periode oder aber während einer
Reihe voller Perioden eine Integration ausführt. Das resultierende
Signal wird verwendet, um die Entseheidungsstufe 25 zu steuern, die daraufhin die in dem Steuer/Einstell-System 12 erzeugten digitalen
Werte veranlaßt, sich so zu ändern, daß sie in Übereinstimmung mit
den analogen Werten kommen. Damit nimmt das Fehlersignal Ve den
Wert Null an, so daß der Digitalwert abgelesen werden kann.
Die vorstehend beschriebenen Vorgänge sind auch aus den Wellenzügen
der Fig. 2 ersichtlich. V. ist als Ergebnis der Integration der
Spannung V über eine ganze Periode gezeigt. Die Entscheidungsstufe 25 stellt die digitalen Schaltkreise während des folgenden
Halte/Entscheidungs-Intervalls nach, und während dieses Intervalls wird V. gespeichert, beispie^veise mit der Hilfe eines Schaltkreises
mit großer Zeitkonstante RC. ;
Am Ende der Entscheidungsperiode wiYd der Integrator zurückgestellt
und nach einer ausreichenden Verzögerungszeit eine zweite Integration
98.43/0.416
BAI*
BAI*
vorgenommen. Der Integrator selbst kann von einer geeigneten
mittelwert^,bildenden Anordnung von beliebigem herkömmlichem Aufbau
em
gebildet sein, beispielsweise eingeschalteten KC-Kreis oder einem
gebildet sein, beispielsweise eingeschalteten KC-Kreis oder einem
Rechenverstärker mit kapazitiver Rückkopplung.
Die Zeitgeber- und Steuerschaltungen, durch die die vorstehend
erwähnten Betriebsverhältnisse bestimmt werden, können von einem mit dem Träger des Fehlersignals synchronisierten Taktgeber 24
gesteuert werden. Der Zeitgeber- und Steuerkreis kann, soweit erforderlich, in jeder beliebigen herkömmlichen Weise ausgebaut
sein und vorteilhafterweise eine einfache,auf eine bestimmte Zeit abgestimmte Schalteinrichtung sowie weitere Schaltkreise für die
Speicherung des integrierten Signals am Ende einer Integrationsperiode sowie für die anschließende Entleerung des Speicherkreises
am Ende der Entscheidungsperiode aufweisen. Ein herkömmlicher integrierender Rechenverstärker ist mit seiner Halte- und Rückstellschaltanordnung
geeignet, sowohl die gewünschten Integrationen als auch das erforderliche Anhalten und Rückstellen auszuführen.
Wie vorstehend erwähnt, kann das Steuer/Einstell-System 12 eine
von mehreren möglichen Ausführungsformen haben. Für den Fall, daß es sich um ein System handelt, das nach dem Prinzip der aufeinanderfolgenden
Annäherung arbeitet, liefert die Entscheidungsstufe 25
einen Annahme- oder Ablehnungsimpuls, der die Speicherung oder
Löschung der Probezahlen (trial digits), beginnend mit dem höchstwertigen Bit, steuert.
109843/0416
BAD
Für den Fall der Verwendung eines vorwärts/rückwärts-zählenden
Steuersystems kann die Entscheidungsstufe den Zähler des Systems
mit der Information versehen, vorwärts oder rückwärts zu zählen
oder aber keine Zählung auszuführen.
Wird ein Mehrfachfrequenz-Taktgeber 26 verwendet, so kann, die Entscheidurigsstufe
den Zähler des Systems 12 außerdem anweisen, mit einer geeigneten Frequenz zu zählen.
Das Spannungs/Frequenz-Umwandlungsverfahren ist mit Fig. 3 an Hand
eines Analog/Digital-Wandlersystems veranschaulicht. Die allgemeinen
Systemkennwerte stimmen mit Fig. 1 überein. Ein Komparator 10 dient
zum Vergleich der analogen und digitalen Eingangswerte. Das resultierende Fehlersignal wird einem Verstärker 20 zugeführt und ineinem
Demodulator 30 gleichgerichtet, wobei als typischer Vertreter ein Phasen-, ein Vervielfacher- oder ein Scheitelwertdetektor in
Frage kommt. Der gleichgerichtete Modulationswert wird einem
Spannungs/Frequenz-Wandler 31 zugeführt, der jeden geeigneten Aufbau
haben kann. Eine jüngere Entwicklung eines solchen Wandlers wird in der US-Patentschrift 3,219,945 gezeigt.
Die von dem Wandler abgenommenen Ausgangsimpulse veränderlicher Frequenz werden über einen Betriebsart-Steuerschalter 32 zu den
Digitalisierungsstufen des Steuer/Einstell-Systems 12 geleitet.
Da die Frequenz der von dem Yfandler 31 abgegebenen Impulse der
1098 43/0416
BAD ORIGINAL
BAD ORIGINAL
Amplitude des Fehlersignals proportional ist, sprechen die Digitalisierungsstufen
des Systems 12 bei großer Amplitude des Fehlersignals schnell und bei niedrigerer Amplitude des· Fehlersignals
langsam an und gewährleisten damit eine verbesserte Nachfolge (tracking). Bei dem Ausführungsbeispiel können die Impulse dem
Generator für die letzte Stelle in dem Steuer/Einstell-System 12 zugeführt werden, so daß die Zählung mit hoher Geschwindigkeit
erfolgt, wenn große Änderungen erforderlich sind, im übrigen nur
mit einer niedrigeren Geschwindigkeit abläuft. Damit wird den weiter oben erwähnten Nachteilen abgeholfen, wie sie sich bei zur
Umwandlung von analogen Werten in digitale Werte dienenden Stxifen
ergeben, die bei einer Frequenz oder bei einer unter mehreren möglichen Frequenzen ausgewählten Frequenz arbeiten.
-Bei der Arbeitsweise gemäß Fig. 3 ist das System analog wie eine
Servoschaltung mit geschlossener Schleife aufgebaut, und wegen des
elektronischen Charakters des DigitalisierungsVorgangs besitzt es
Fähigkeiten, die sogar besser als bei Servoschaltungen mit Belastungen verhältnismäßig großer Trägheit sind. Infolge der Analogie zu einer
Servoschaltung mit geschlossener Schleife lassen sich bei der Anordnung
nach Fig. 3 auch die verschiedenen Verfahren zur Verbesserung des Ansprechens auf Geschwindigkeit und Frequenz (Integral- und
Differentialsteuerung, Voreil-Nacheil-Kompensation, Frequenzstabilisierung
etc.) anwenden, wie sie auf dem Gebiet der Servomechanismen
entwickelt wurden. Dieses Merkmal ist sclfematisch mit
dem Pfeil 30a der Fig. 3 angedeutet.
9843/0 416
Wenn der Wandler 31 polaritätsabhängig ist, so daß die Polarität
der Impulse veränderlicher Frequenz sich bei Umkehr der Polarität
des Fehlersignals ebenfalls \imkehrt, und wenn das System 12 einen
Zähler umfaßt, so kann das Ausgangssignal des Wandlers 31 allein verwendet werden, um einen Vorwärts/Rückwärts-Zähler mit einer
polaritätsabhängigen Schaltung für die Vorgabe der Zählrichtung zu steuern. Andernfalls muß entweder ein Einweg-Zähler oder eine
auf die Polarität des Fehlersignals ansprechende Schaltung, wie sie
bei 33 gezeigt ist, verwendet werden. Diese Schaltung 33 führt der
Entscheidungsstufe 25 ein Signal zu, um ein von der Polarität des ■
Fehlersignals abhängiges Steuersignal für die Zählrichtung zu erzeugen,
das zusammen mit dem Impulssignal für den Zähler von dem
Wandler 31 zu dem Steuer/Einstell-System 12 gelangt.
Bei Verwendung des Spannungs/Frequenz-Wandlers können Schwierigkeiten
auftreten, wenn die Datenwerte sich mit sehr kleinen Geschwindigkeiten ändern. In diesem Fall kann die den Spannungs/
Frequenz-Wandler beaufschlagende Spannung des Fehlersignals unter den Arbeitsschwellwert des Wandlers fallen. Bei aufwendigeren,
für die Spannungs/Frequenz-Wandlung verwendeten Systemen stellt
das kein Problem dar; bei einem einfachen, vergleichsweise billigen
Wandler rufen Signale, die unterhalb eines Schwellwertes von etwa 2-5 % des Gesamtwertes liegen, teilweise entweder zufällige Impulse
oder aber überhaupt keine Impulse hervor. Der Effekt ist der, daß die Nachfolge für Daten sehr niedriger Frequenz sehr fehlerhaft
oder unstetig wird. Andererseits kann sich eine fehlerhafte Arbeitsweise auch dann ergeben, wenn die Empfindlichkeit des Wandlers im
10 9843/0416
BADORKSJNAi.
BADORKSJNAi.
Verhältnis zur Auflösung des gesaraten Systems groß ist. In beiden
Fällen kann es wünschenswert sein, die Betriebsart zu ändern.
Die Anordnung nach Fig. 3 zeigt eine solche Möglichkeit zur Änderung
der Betriebsart, wozu ein Bit-für-Bit-Nachfolgesystem in Verbindung
mit dem Spannungs/Frequenz-Wandler Verwendung finden kann. Dabei wird das Nachfolgesystem wirksam, wenn das Fehlersignal unter
den Schwellwert des Frequenz-Wandlers absinkt. Die Entscheidungsstufe 25 liefert in diesem Fall die Werte für die Steuerung des
Systems 12.
Dieser Gegebenheit ist in Fig. 3 schematisch mit dem Betriebsart-Steuerschalter
32 Rechnung getragen, der von einem Schwellwertschalter
gebildet sein kann, der betätigt wird, wenn das Fehlersignal unter den Schwellwert des Wandlers 31 fällt. Bei Betätigung
überträgt der Schalter 32 die Eingangs-Signalimpulse des Steuer/ Einstell-Systems 12 von dem Wandler 31 zu einem Taktgeber. Die
Entscheidungsstufe 25 liefert weiter Steuersignale für den Zähler,
die ermitteln, ob und in welcher Richtung gezählt werden soll.
Obwohl ein Schalter 32 gezeigt ist, der unmittelbar von dem gleichgerichteten
Fehlersignal betätigt wird, kann seine die Betriebsart ändernde Funktion auch durch andere bekannte Mittel einschließlich
der der Spannungs/Frequenz-Wandlerschaltung 31 ausgelöst werden.
Darüber hinaus kann der Wandler selbst so ausgelegt werden, daß er
automatisch Taktimpulse abgibt, wenn der Schwellwert nicht von dem
109843/0416
BAD °5i» 01.1
Fohlersignal erreicht wird. In diesem Fall ist ein gesonderter
äußerer Betriebsart-Steuerschalter nicht notwendig.
Die Gleichrichterstufe 30 der Fig. 3 kann in der in Verbindung mit
den F.ig. 1, 2 offenbarten Weise angeordnet sein. In diesem Fall
weist das System nach Fig. 3 ebenfalls die Vorteile dieses Gleichrichters auf. Darüber hinaus kann die Gleichrichterstufe 1SO zwei
Gleichrichterarten aufweisen, die jeweils entsprechend der Betriebs art gewählt werden, die ihre speziellen Eigenschaften erfordern.
Eine Ausführungsform ist aus den Fig. 1 und 2 ersichtlich.
Mit Fig. 4 ist schematisch eine andere Vereinigung des Integrier—
aufbaus der Fig. 1 und 2 sowie des Spannungs/Frequena-Wandlers.der
Fig. 3 wiedergegeben. Der Verstärker 20, der Multiplikator 21,
der Integrator 22, der Zeitgeber- und Steuerkreis 23 und der Taktgeber 24 arbeiten wie vorstehend beschrieben. Der Ausgangswert des
Integrators wird jedoch durch einen Haltekreis 40 zwischen Abtastperioden
gespeichert, wenn der V/andler sich im Betriebszustand
befindet. Dadurch wird für ein fortlaufendes Signal zur Speisung des Wandlers gesorgt, und die zwischen der Abtastung liegenden
Intervalle sind in diesem Fall durch die gespeicherten Abtastsignale
des Integrators belegt.
Der Wandler 31 erhält dieses Signal über ein Frequenzformernetzwerk
41, das in der erforderlichen Weise zur Modifizierung der Ansprechzeit verwendet wird. Der Ausgang des Wandlers speist den Schwell-
109843/0416
wertschalter 32, der wie vorstehend beschrieben als Betriebsart-Steuerschalter
wirksam ist* Desgleichen arbeitet die Efitsöhelduiigs«
stufe 25 in der zuvor beschriebenen Weise,
Aus dem Vorstehenden ergibt sich, daß die Zuordnung einer Inte«
grierschaltung und einer Spannungs/Frequenä-Wandlersehaltung zu
einem Analog/Digital-System erhebliche Vorteile für das Systemverhalten
ergibt. Hohe Genauigkeit und schnelles Ansprechen werden gleichzeitig erhalten, ohne daß der Schaltungsaufbau deshalb in
der sonst üblichen Weise verwickelt und aufwendig würde oder sonstige Kompromisse hingenommen werden müßten*
BAD
Claims (14)
1. Schaltungsanordnung zur schnellen Auswertung des von einem
Komparator für analoge und digitale Werte gewonnenen analogen Fehlersignals, gekennzeichnet durch eine angeschlossene
Integrierschaltung zur Integrierung des analogen Fehlersignals und eine Austasteinrichtung zur periodischen Aktivierung
der Integrierschaltung während der Periode des Signals
angenäherter Perioden.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Austasteinrichtung auf eine Integrierdauer eingestellt ist, die nicht kleiner als die halbe Periode des Signals ist.
3. Schaltungsanordnung nach Anspruch 1 ■, dadurch gekennzeichnet,
daß die Austasteinrichtung auf eine Integrierperiode eingestellt ist, die ein ganzzahliges Vielfaches der Periode des Signals
beträgt.
4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Austasteinrichtung auf ein Integrierintervall eingestellt ist, das im Bereich von etwa.einer halben Signalperiode
bis zu mehreren Signalperioden liegt.
5. Schaltungsanordnung nach Anspruch 1 - 4, gekennzeichnet durch Schaltmittel für die Lieferung eines digitalisierenden Rück-'
109843/0416
' ^ιει, - f'^erlägen iArt/grAba. 2.Nr. 1 Satz3 Uea Änd*rung^«fcV.4L*BBBI ■
BAD
kopplungssignals von deui 'Komparator (10) zu der Integrier- *
einrichtung. .
6. Schaltungsanordnung nach Anspruch 1 - 5, gekennzeichnet durch einen Multiplikator (21) für die Multiplikation des Fehlersignals
mit einem Bezugssignal gleicher Frequenz vor Ausführung der Integration.
A 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet,
daß die Austasteinrichtüng auf eine Integrierperiode eingestellt ist, die nicht mehr als etwa einige Vielfache der
Periode beträgt.
8. Schaltungsanordnung nach Anspruch 6, gekennzeichnet durch
einen zwischen der Integriereinrichtung und dem Komparator (10) liegenden Rückkopplungskreis mit Schaltelementen zur
Erzeugung digitaler Werte in Abhängigkeit von dem Ausgangswert der Integriereinrichtung.
9. Schaltungsanordnung zur Verbesserung der Arbeitsgeschwindigkeit von Einrichtungen zur Auswertung des Fehlersignals in
Analog/Digital-Schaltungen mit Schaltungselementen zur Erzeugung digitaler Werte, gekennzeichnet durch eine Wandleranordnung zur Umwandlung des Fehlersignals in ein Signal
veränderlicher Frequenz, dessen Frequenz der Amplitude des Fehlersignals im wesentlichen proportional ist, sowie dürcn
eine Einrichtung zur Verbindung der Wandleranordnung mit den
109843/0416
BAD U
«zur Erzeugung digitaler Tr',"erte dienenden Schaltelementen zur
Steuerung der Arbeitsgeschwindigkeit in Abhängigkeit von der Amplitude des Fehlersignals,
10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Wandleranordnung einen Spannungs/Frequenz-Wandler (31)
aufweist. ■
U. Schaltungsanordnung nach Anspruch 9 mit einem Komparator zum
Vergleich analoger und digitaler Signale und zur Erzeugung des sm
Fehlersignals, gekennzeichnet durch eine Verbindung zur Speisung des Eingangs der Wandleranordnung durch den Ausgang des Komparators
(10).
12. Schaltungsanordnung nach Anspruch 9, gekennzeichnet durch eine
Integrierschaltung zur Integration des Signals und zur Lieferung eines Eingangssignals an die Wandleranordnung.
13. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet,
■"■■'■■■ ; i
daß der Ausgang der Wandleranordnung ein Signal zur Steuerung ^
der Zählfrequenz eines Zählers enthält.
14. Schaltungsanordnung nach Anspruch 9, gekennzeichnet durch eine
Einrichtung zur alternativen Speisung der Wandleranordnung mit Frequenzsteuersignalen der zur Erzeugung der digitalen Y/erte
dienenden Schaltelemente sowie durch eine auf den Schwellwert der WandleranOrdnung eingestellte Schaltungseinrichtung zur
109843/0416
Verbindung der Alternativeinrichtung mit den zur Erzeugung der digitalen Vierte dienenden Schaltelementen, wenn die
Beschaffenheit des Fehlersignals die Wandleranordnung unwirksam
läßt.
1 0 9 8 i* 3 / Π 4 16
Lee rs ei te
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US63769867A | 1967-05-11 | 1967-05-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1763238A1 true DE1763238A1 (de) | 1971-10-21 |
Family
ID=24557020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681763238 Pending DE1763238A1 (de) | 1967-05-11 | 1968-04-24 | Schaltungsanordnung zur Auswertung des analogen Fehlersignals eines Analog/Digital-Systems |
Country Status (4)
Country | Link |
---|---|
US (1) | US3573794A (de) |
DE (1) | DE1763238A1 (de) |
FR (1) | FR1550718A (de) |
GB (1) | GB1212234A (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3683367A (en) * | 1970-02-12 | 1972-08-08 | Datamax Corp | Digital automatic gain control |
US3744050A (en) * | 1970-11-23 | 1973-07-03 | Lear Siegler Inc | Apparatus for providing an analog output in response to a digital input |
US3673395A (en) * | 1971-02-05 | 1972-06-27 | Inductosyn Corp | High speed digital tracking system |
US3878535A (en) * | 1972-06-08 | 1975-04-15 | Sundstrand Data Control | Phase locked loop method of synchro-to-digital conversion |
US3868679A (en) * | 1973-10-09 | 1975-02-25 | Gen Electric | Blood pressure amplifier with zero balancing means |
US4097753A (en) * | 1976-04-02 | 1978-06-27 | International Business Machines Corporation | Comparator circuit for a C-2C A/D and D/A converter |
FR2463445A1 (fr) * | 1979-08-10 | 1981-02-20 | Thomson Csf | Circuit de traitement de signaux analogiques periodiques et systeme comportant un tel dispositif |
US5150121A (en) * | 1988-10-13 | 1992-09-22 | New Sd, Inc. | Parameter sensing and processing system |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2988737A (en) * | 1958-12-30 | 1961-06-13 | Sperry Rand Corp | Analog-to-digital converter |
US3136987A (en) * | 1959-02-05 | 1964-06-09 | Bosch Arma Corp | Analog to digital converter |
US3142834A (en) * | 1959-03-26 | 1964-07-28 | Gen Dynamics Corp | Analog data encoder |
US3127601A (en) * | 1960-11-01 | 1964-03-31 | Bell Telephone Labor Inc | Analog-to-digital converter |
US3215825A (en) * | 1961-07-03 | 1965-11-02 | Gen Precision Inc | Multiplier circuit |
US3201781A (en) * | 1962-07-23 | 1965-08-17 | Hewlett Packard Co | Analog to digital transducers |
US3226710A (en) * | 1963-03-07 | 1965-12-28 | Inductosyn Corp | Analog-digital converter |
US3255448A (en) * | 1963-01-30 | 1966-06-07 | Bendix Corp | Angular displacement phase shift encoder analog to digital converter |
US3274586A (en) * | 1963-10-22 | 1966-09-20 | Honeywell Inc | Electrical apparatus |
US3443226A (en) * | 1966-05-02 | 1969-05-06 | Richard B D Knight | Rebalance voltage measuring apparatus employing an a.c. potentiometer |
-
1967
- 1967-05-11 US US637698A patent/US3573794A/en not_active Expired - Lifetime
-
1968
- 1968-01-08 FR FR1550718D patent/FR1550718A/fr not_active Expired
- 1968-02-20 GB GB8112/68A patent/GB1212234A/en not_active Expired
- 1968-04-24 DE DE19681763238 patent/DE1763238A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
US3573794A (en) | 1971-04-06 |
FR1550718A (de) | 1968-12-20 |
GB1212234A (en) | 1970-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1259462B (de) | Einrichtung zur digitalen Anzeige einer analogen Eingangsspannung | |
DE1276695B (de) | Analog-Digital-Umsetzer mit einem Spannungs-Frequenz-Wandler | |
DE69029629T2 (de) | Steuerungssystem mit Rückführung | |
DE1763238A1 (de) | Schaltungsanordnung zur Auswertung des analogen Fehlersignals eines Analog/Digital-Systems | |
DE1466129B2 (de) | Anordnung zur Stabilisierung der Frequenz eines Oszillators auf einstellbare Werte | |
DE2512738C2 (de) | Frequenzregler | |
DE2615162C2 (de) | Schaltungsanordnung zur Linearisierung der Ausgangssignale von Meßfühlern | |
DE2324824C2 (de) | Schaltungsanordnung zur Korrektur der Meßspannung eines analogen Drehzahlgebers | |
DE1269167B (de) | Vorrichtung und Verfahren zur Umwandlung eines analogen Signals in eine numerische Information unter Benutzung einer Speichereinrichtung | |
DE2161513A1 (de) | Abtastdaten-Steuervorrichtung | |
DE2332569A1 (de) | Servo-system | |
DE2459749C3 (de) | Anordnung zur Geberüberwachung bei einer Drehzahlmessung | |
DE2558360A1 (de) | Analog-digitalwandler | |
DE2847108A1 (de) | Mehrperioden-phasenmesser | |
EP3783317B1 (de) | Sensoreinrichtung mit synchronisierung eines sensorsignals auf ein abfragesignal | |
DE2406774A1 (de) | Elektronischer frequenzzaehler mit automatischem frequenzumsetzer | |
DE2856397A1 (de) | Schaltungsanordnung zur erzielung eines gleichlaufs zwischen der oszillatorfrequenz und der resonanzfrequenz des eingangskreises eines ueberlagerungsempfaengers | |
DE3689556T2 (de) | Gerät und Verfahren zur Umwandlung einer Spannung in einen digitalen Zählwert. | |
DE2321517C3 (de) | Analog-Digitalwandler | |
DE2826314A1 (de) | Analog-digital-wandler | |
DE1804813C3 (de) | Schaltung zum Nachregeln der Frequenz eines Oszillators | |
DE2302064C3 (de) | Schaltungsanordnung zur Erzeugung einer harmonischen, ein schnelles Einschwingverhalten aufweisenden Schwingung | |
DE3616711C2 (de) | ||
DE2331457A1 (de) | Analog-digital-umsetzer | |
DE2603543C3 (de) | Taktgenerator mit hoher Frequenzgenauigkeit und -konstanz |