DE1574493A1 - Anordnung zur Sicherung logischer Schaltkreise - Google Patents

Anordnung zur Sicherung logischer Schaltkreise

Info

Publication number
DE1574493A1
DE1574493A1 DE19681574493 DE1574493A DE1574493A1 DE 1574493 A1 DE1574493 A1 DE 1574493A1 DE 19681574493 DE19681574493 DE 19681574493 DE 1574493 A DE1574493 A DE 1574493A DE 1574493 A1 DE1574493 A1 DE 1574493A1
Authority
DE
Germany
Prior art keywords
assigner
allocator
circuit
circuits
viib
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681574493
Other languages
English (en)
Inventor
Dieter Balzer
Heinz Dipl-Ing Henning
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Werk fuer Signal und Sicherungstechnik Berlin VEB WSSB
Original Assignee
Werk fuer Signal und Sicherungstechnik Berlin VEB WSSB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Werk fuer Signal und Sicherungstechnik Berlin VEB WSSB filed Critical Werk fuer Signal und Sicherungstechnik Berlin VEB WSSB
Publication of DE1574493A1 publication Critical patent/DE1574493A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Hardware Redundancy (AREA)

Description

  • Anordnung zur Sicherung logischer Schaltkreise Die Erfindung betrifft eine Anordnung zur Sicherung logischer Schaltkreise gegen: 2ehler mit Hilfe binärer Gruppencodes, wobei das Resultat aus Informations- und Konirollstellen in einem Zuordner III überprüft und die Informations- und Kontrollstellen durch die in einem Zuordner IV umcodierten Korrekturen in einem Zuordner V korrigiert werden. Unter einem Zuordner versteht man allgemein einen kombinatorischen Schaltkreis.
  • Die Anordnung ist sowohl für Kombinations- als auch für 2olgeschaltunen anwendbar. Die zu sichernde Schaltungsanordnung wird dabei als Zuordner I bezeichnet. Bei Kombinationsschaltungen erzeugt ein Zuordner II aus den Eia:-gü,ngen des Zuordners I die Kontrollstellen. Bei 2olgeschwltungen sind den Zuordnern I und II die zugehörigen Speicher nachgeschaltet. An die Eingwnge beider Zuordner I und II sind außerdem die korrigierten Informationsstellen geführt. Das Resultat aus Informations- und Kontrollstellen wird in einem Zuordner III überprüft. An den Zuordner III ist ein Zuordner IV angeschlossen, in dem das Resultat umcodiert wird. In einem Zuordner V wird dann die Korrektur durchgeführt.
  • (Kämmerer: Zur Struktur selbstkorrigierender Automaten. 4messeny steuern regeln' 1o (1967) H.11 S. j-11)
    Der Nachteil der bekannten Anordnun, besteht darin, daß die
    Prüf-und Korre..:turr"aßnahrien, die durch die Zuordner 111. IST
    und V durch@ezührt werden, geen die Aus";rirl,unz;en eventuel-
    ler Störu:@@en ungesichert bleiben.
    .'.a ist we::_terhi n bekannt, die Infornations-und Kontroll-
    stellen im Zuordner III mittels AntivalenzverknüpIung zu
    überprüfen,
    (Swoboda: Binäre Gruppencodes zur Sicherung logischer
    Schaltkreise gegen =iehler, Lle'iitronische Recl_enrzaschi-
    nen,7 (1965) 11.29 S. i36/90).
    Die Überpri"'ung der In_-.formations-L;.nd ''_ontrollstellen im
    Zuorüner III Mittels hntivalenzverünüpfung hat den -ach-
    teil, daß Leitungsunterbrechungen oder F3auelementet.ausfäl-
    1e in Gange eines Leitungsbruches zwiäci,en bzw. i- den
    Zuordnern I bis III nicht bemerkt werden.
    Zweck der Erfindunz; ist ese die vorste%and gena,--nten ?".ü,n-
    gel zu bes:.iR-U_age@# o
    Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung
    zur Sicherung logischer Schaltkreise gegen @Tehler mit Eil-
    fe binärer Gruppencodes zu schaILen, bei der die Zuordner
    I bis V gegen die Auswirkungen von Störungen gesichert
    bleiben,
    U'rL-indungsgemäß wird die Aufgabe dadurch gelöst, daß Prüf-
    variable des Zuordners III durch Äquivalenzschaltungen ge-
    bildet werden, und parallel zum Zuordner IV ein Zuordner
    VI angeschlossen ist, dessen Ausgangssignale bei fehler-
    V
    freier hrücitsvreise der, '@rert 'IEI7S" einnehmen und parallel
    ,u -uordner Va bzw. Vb ein Zuordner VIIa, bzw. VIIb ange-
    . - #i zi
    schlos;:en ist, dessen Aus,;a ngssi5;nal bei ieh lerfreier Ar-
    beits;R.eise der Zuordner Vag Vbg VIIa2 VIIb den ,Wert "LIYS"
    a-": imm t a
    Der 'c71uord:ier VI ha-:, dabei so auLjebllut wez#den, daß an
    einen ersten_ Einjaneiner &ntivalenzscl-&altun,:- eine mit den
    Ein ,änJen des Zuordners rd verbundene U-D-Schaltung und im
    einer. zweiten Eingang eine mit den Eing@i.ligen des Zuordners
    Va bz w. Vb verbundene UDIM-Schaltung angeschlo -se-: ist,
    Die Schaltung des erfindungsgemäßen Zuordners "IIa
    VIIb läßt sich so gestalten, daß a n eine U'TD-Schaltung
    eilte den Eingängen des Zuordners Va bzw. Vb entsprechende
    t@@i@;@Zhl von= xntivalenzschaltunäen angeschlossen ist und daß
    jede Antivalenzschaltung direkt mit den- zusammengehörigen
    - und Ausgängen des Zuordners Va bzw. 711 und über einen
    z -in IÜ 4
    ;Jegator mit den dazugehörigen Ausgängen des Zuordners ET
    verbunden ist.
    Der ErZindungsgegenstand wird nachstehend anhad z;"eier
    AusLührungsbeispiele erMutert.
    In der Zeichnung zeigen:
    zig. 1: eine Anordnung ür Koübinationu:schaltungeny
    :.tig. 2: eine Anordnung iür "olgeschaltungen@
    ?ig. 3: eine Schaltun; des Zuordners IIIi
    !i-. 4: eine Schaltung des Zuordners VIi
    5: eine Schaltung des Zuordners VIIa.
    Die Anor(*iau-11..Lür Ko:A)inationsschaltun.;en na,äl: 'i--. 1
    zeigt einen Zuordner 19 der die zu schützende Korbinations#
    schaltung enthält. An die Eingänge des Zuordners I Sind
    ßinga.ngssignale x angeschlossen, Aus den Eingängen des Zu-
    ordners I er°eugt der Zuordner II Kontrollstellen. Aus den
    Ausgängen des Zuoraners I und den Ausgängen des Zuordners II
    erzeugt der Zuordner III Prüfvariable c1 0.o ck mittels
    l@quivalenzschaltungen ki ... !ik (Lig.3@. rrur wenn kein
    L ekler vorhanden ist, nehrlen alle Prüfvariablen e1 ,., ok
    den Wert "EILIS", an. Das hat den Vorteil, daß Leitungsunter-
    brechungen oder Bauelementeausfälle im Range eines Leitungs-
    bruches zwischen bzw, in den Zuordnern I bis III bemerkt
    werden.
    In Zuordner IV wird aus den Vergleichsergebnissen des Zu-
    ordners III abgeleitety welche der Ausgänge der Zuordner
    I und Il gefälscht sind.
    Parallel zum Zuordner IV ist ein Zuordner VI angeschlossene
    dessen Ausgangssignale s und t bei fehlerfreier Arbeitsweise
    den Wert "EINS" einnehmen. Das Ausgangssignal s wird
    "2-IULL", wenn im Zuordner I; II; III und/oder V1 ein Fehler
    eingetreten ist, und das Ausgangssignal t wird #lTIULL"g
    wenn in Zuordner IV und%oder VI ein Fehler eingetreten ist.
    Ist nur eine Fehlererkennung ohne anschließende Fehlerkor-
    rektur vorgesehene so bildet der Zuordner VI aus den Prüf-
    variablen c1 ... ok des Zuordners IIT nur das Ausgangssig-
    nal s. reit Hilf® der Ausgangssignale des Zuordners IV kor-
    rigiert der Zuordner Va bzw. Vb mittels Antivalenzver-
    knüpfung die Ausgangssignale der Zuordner I und II. Parallel
    zu den Zuordnern Va bzw. Vb ist ein Zuordner VIIa bzw. VIIb
    angeschlossen, dessen Ausgangssignal ua bzw. ub bei fehler-
    freier Arbeitsweise dieser Zuordner den giert fEEIl`TS" annirulto
    Das Ausgangssignal ua bzw. ub wird "NUZL", wenn in den Zu-
    (2 IV; Va; Vb; VIIa; VIIb ein Fehler aufgetreten ist.
    Die Anordnung für Folgeschaltungen nach Fig. 2 unterscheidet
    sich von der Anordnung für Kombinationsschaltungen dadurch,
    daß die zu schützende Polgeschaltung durch einen Zuordner
    I und getre,_nt dargestellte Speicher 1.1 realisiert wird, daß
    der Zuordner Il Speicher zugeordnet sind, da.ß außer den
    Signalen xt die korrigierten Signale yt der Speicher M den
    Zuordnern I und II zugeführt werden und daß die Speicher
    und K mit einen Portschalt.etakt T betrieben werden, Zum
    Zeitpunkt des Vorliegens der korrigierten Signale yt stehen
    an den Ausgängen der Zuordner I und II bereits die Ausgangs-
    s ignale yt" für den nächsten L ort schalt etakt T zur Ver-
    sUgung. _
    Die Zusar"ffienschalt ung der Zuordner III bis VIIb ist wie in
    ig. I ausgeführt.
    In 2 1g. 3 ist der interne Schaltungsaufbau des Zuor dners
    III dargestellt. Tür jede Prüfvariable cl ... ck ist eine
    zuüehörige ;@quivaler. zschaltung Ä1 ... hk vorgesehen, Bei
    zu schützenden Kombinationsschaltungen, entsprechend 2ig.1,
    werden dem Zuordner III die Signale a'l ... ak von Zuordner
    I und die Siünale b'l ... bk vom Zuordner II zu-;e f iixirt .
    Det zu schützenden iolg;eschaltungcin, entspruchend ?igo 2@
    werden dem Zuordner III die Ggnale a1 ... ak von den Spei-
    chern ?!' und die GiF#nale b1 ... bk von den SUeichern K zu-
    gebührt, Die Prüfvariablen cl .., ck werden in beiden 2ä1-
    len von den Zuordnern IV und VI weiter verarbeitet. Der Zu-
    ordnen VI nach 4 wird durch eine @@.ntivwlenzsch:ltL@ng
    Ao realisiert, an deren ersten Eingang eine U.iTD-Sc halt ung U
    angeschlossen ist, die über t'i.nschlula '! mit den Einän',en
    des Zuordners IV verbunden ist und an deren z:-reiten Ein-ang
    _ eine ODER-Schaltung 0 angeschlossen ist, die über JLnschlul3
    2 mit den Eingängen des Zuordners Va bzw. Vb verbunden ist.
    Das Ausgangssignal s der UND-Schaltung U nimrit den Vert
    '8TUIJ," an, wenn ein oder mehrere i ekler ei ngetr eten sind,
    Das Ausgangssignal der ODER-Schaltung 0 nirut den ufert
    "EIj@TS" an, wenn eine Korrektur eingeleitet worden ist. Das
    Ausgangssignal t der hntivalenuschaltung xo nimmt den Wert
    UL'# ans wenn die Ausgangssignale der UD-Schaltung U
    und der ODER ;Schaltung 0 übereinstimmen. Das ist z,B.dann
    der ''a--l: wenn ein .2,ehler festgestellt und keine Korrektur
    eingeleitet wurde, bz:ro eine Koz-ektur eingeleitet wurde,
    wenn kein Fehler vorhanden war. Der Zuordnen VIIa nach ?ig.
    5 wird durch einte T?D-Schaltung U1 realisiert, an deren
    Linängen eine den Eingängen des Zuordners Va entsprechende
    Anzahl von Antivalenzschaltungen A1 ... Ar angeschlossen
    ist, Jede Antivalenzschaltung A1 ... Ar ist über Anschlüsse
    3a und 4a direkt mit den zusammengehörigen Ein-und Ausgän-
    gen des üuordners Va und über einen tebator 7.1 ... Ur und
    Anschlüsse 5a mit den dazugehörigen Ausgängen des Zuordners
    IV verbunden,
    Das Ausgangssignal der Antivalenzschaltung A1 nir:nt bei-
    spielsweise dann den Wert "MULL" ang wenn die Signale der
    Anschlüsse 3a und 4a nicht übereinsti:rnen und kein Korrek-
    turbei''ehl an den Anschlüssen 5a vorhanden ist, bzw. renn
    die Si-nale der Anschlüsse 3a und 4a übereinstimmen und ein
    l;oire'i:turbej'ehl an den Anschlüssen 5a vorhanden ist. Als
    2olge davon ninrit auch das Ausgangssignal ua der UUD-Schal-
    tung U1 dein Jert ltIIULL" an und eine -'ehlererkennung ist ge-
    währleistete
    Der in Zig. 1 und 2 dargestellte SchaltungsauEfbau ist nur
    dann zw e clmäßig , wenn mehrere tunkt ionsgrupy en in Ketten-
    schaltung zusa-jrlengeschaltet werden, Wenn eine Kettenschal-
    tung nicht vorgesehen ist, können die Zuordner Vb und TrIIb
    entfallen und nur die Zuordner Va und jTIZa verwendet vrerden.
    In Betracht gezogene Mteratur:
    S;robodalJ,: Binäre Gruppencodes zur Sicherung logischer
    Schaltkreise gegen Fehler.
    Elektronische Rechenanlagen (1965) H.2, S. 85-90.
    Käximerer, rG: Zur Struktur selbstkorrigiereider Automaten.
    messen? steuern, regeln 1o (1967) H,1,S.5-13.

Claims (1)

  1. P a t e n t a n s p r ii o h e
    1. Anordnung zur Sicherung logischer Schaltkreise gegen :_@eh- ler reit Hilfe binärer Gruppencodesq vrobei das Resultat aus Informations-und Kontrollstellen in einem Zuordner J.II überprüft und die In%ormations-und Kontrollstellen durch die in eine:- Zuordner IV umcodierten Korrehturen in einem Zuordner V horriiert vrerdeni dadurch gekennzeichnetfdaß Präfvariable (c'1 ... ok) des Zuordners III durch ;,.quiva- lenzschal tungen (@;1 ... ili)gebildet werden g ivid parallel zur-, Zuordner nr ein Zuordner VI angeschlossen ist,dessen @`@usg@,__gssignale (sgt) bei fehlerfreier Arbeitsweise den eiert t'LI@-Yät' einnehmen und parallel zum Zuordner Va bzw,Vb ein Zuordner VIIa bzu. VIIb angeschlossen ist,dessen Aus- gangssignal (ua bzyr.ub) bei fehlerfreier t1rbeitsvreise der Zuordner Va;-7b; VIIa; VIIb den `Wert "EI?'ö" a,.znimmt. 2. Schaltung des Zuordners VI, dadurch gekennzeichnet, daß an einen ersten Eiagang einer Antivalenzschaltung (Ao) eine mit den Eingängen des Zuordners IV verbundene U7D-Schal- tunt/ (U) und an einen zweiten Eingang eine mit den Ein- gL-;n den des Zuordners Va bzw. Vb verbundene ODER-Schaltung (0) anjeschlossen ist. 3, Schaltung des Zuordners VIIa bzw. VIIb, dadurch gekenn- zeichnet, daß.an eine U7D-Schaltung (U1) eine den Ein- des Zuordners Va bzw. Vb entsprechende Anzahl von Antivalenzschaltungen (A1...A@.°) angeschlossen istg und daß jede Antivalenzsohaltung (A1 " ,Ar) direu mit den zu- saLamengehörigen Ein-und Ausgängen des Zuordners Va bzw, Vb und über einen Megator (N1...Nr) mit den dazugehöri- gen Ausgängen des üuordners IV verbunden ist,
DE19681574493 1968-02-26 1968-02-26 Anordnung zur Sicherung logischer Schaltkreise Pending DE1574493A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEV0035533 1968-02-26

Publications (1)

Publication Number Publication Date
DE1574493A1 true DE1574493A1 (de) 1971-09-23

Family

ID=7589790

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681574493 Pending DE1574493A1 (de) 1968-02-26 1968-02-26 Anordnung zur Sicherung logischer Schaltkreise

Country Status (1)

Country Link
DE (1) DE1574493A1 (de)

Similar Documents

Publication Publication Date Title
DE2023741C3 (de) Testeinrichtung für komplexe elektronische Logikbaugruppen
DE2614000A1 (de) Einrichtung zur diagnose von funktionseinheiten
DE2420767A1 (de) Anordnung zur begrenzung der dynamischen ueberreichung in beispielsweise einem impedanzrelais
DE2258917A1 (de) Kontrollvorrichtung
DE2722124A1 (de) Anordnung zum feststellen des prioritaetsranges in einem dv-system
DE3639055A1 (de) Verfahren zur betriebsueberwachung und fehlerkorrektur von rechnern eines mehrrechnersystems und mehrrechnersystem
DE2526708C2 (de) Schaltungsanordnung zur Kompensation der Zeitverzerrung von über zwei Übertragungsstrecken ankommenden Bits
DE102004046618A1 (de) Schaltungsanordnung zum Analog/Digital-Wandeln
DE1937248A1 (de) Selbstpruefende Fehlererkennungsschaltung
EP0012185A1 (de) Prüfschaltung für synchron arbeitende Taktgeber
EP0009600B1 (de) Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems
DE1937259C3 (de) Selbstprüf ende Fehlererkennungsschaltung
DE1574493A1 (de) Anordnung zur Sicherung logischer Schaltkreise
DE3638256A1 (de) Schaltung zur erzeugung kuenstlicher fehler fuer eine datenverarbeitungsanlage
DE68922657T2 (de) Vorrichtung zur Erkennung eines zu beseitigenden Rahmens.
DE2510445A1 (de) Schaltungsanordnung zum korrigieren von codesignalen
DE68910838T2 (de) Fehlererkennungsschaltung für einen Dekodierer.
AT391952B (de) Schaltungsanordnung zur auswertung eines von einem pruefling, z.b. einer flachbaugruppe, abgegebenen testsignals
DE2153235A1 (de) Fehlerprüfschaltung
DE69525429T2 (de) Testen von Daten
DE2337159C3 (de) Prioritätssteuerschaltung
DE2440424C3 (de) Schaltungsanordnung zur Überwachung von zwei Impulsfolgen
DE2100887A1 (de) Verfahren zur Überwachung des Informationsinhalts eines Umlaufspeichers
DE2048473C3 (de) Mit einem Hauptdatenrechner verbundener Fehlerdatenrechner geringerer Leistungsfähigkeit
DE1267888B (de) Einrichtung zur UEberwachung des Programmablaufs in datenverarbeitenden Maschinen