DE1499632A1 - Matrixspeicher - Google Patents

Matrixspeicher

Info

Publication number
DE1499632A1
DE1499632A1 DE19661499632 DE1499632A DE1499632A1 DE 1499632 A1 DE1499632 A1 DE 1499632A1 DE 19661499632 DE19661499632 DE 19661499632 DE 1499632 A DE1499632 A DE 1499632A DE 1499632 A1 DE1499632 A1 DE 1499632A1
Authority
DE
Germany
Prior art keywords
feed
signal
elements
conductors
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19661499632
Other languages
English (en)
Inventor
Sinden Kenneth Harry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EMI Ltd
Original Assignee
EMI Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EMI Ltd filed Critical EMI Ltd
Publication of DE1499632A1 publication Critical patent/DE1499632A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards

Landscapes

  • Electronic Switches (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

dr. K. R. EIKENBERO dipl-chsm. W. RÜCKER dipl-ino. S. LEINE
PATENTANWÄLTE
U99632
Patent»»«!· Or. IHMMwf, «MIM * IMMk · HUMiIr, Aal Kitt—""» M/11 ·
3 HANNOVER, AM KLAGESMARKT 1O-11
3. Mai 1966
ELECTRIC & MUSICAL·
INDUSTRIES LIMITED
TKLIFON 11409 UND I24O» KAMLi BIPAT HANNOVER Matrixspeicher
Die Erfindung betrifft einen Matrixspeicher mit eine« Muster τοη Speicherelementen, denen Speiseleiter zugeordnet sind, entlang denen Speisesignale geleitet
werden können, um die Speicher* ementβ abiufragen, sowie Leseleiter, in denen Auegangssignale erscheinen, die die τοη den Speicherte «enten abgefragten Daten darstellen.
Bein Betrieb τοη Matrizspeichern bat es sich herausgestellt, daß das Vorhandensein Terschiedener Leiterlängen für Tersohledene Speicherelemente des Speichers zu Xnderungen des Zeitintervalle «wischen desi Ansprechen des Speicherelemente und dem Ära ehe inen eines entsprechenden Ausgangssignale in eines Lesekreis führt. Ist die
Arbeitsgeschwindigkeit des Arbeitsspeichers groß, oder ist
909845/1263
HMMMW4MW.
H9963-2
der Matrixspeicher selbst grod, oder beide·, bo kann diese Änderung in der Zeitspanne au Schwierigkeiten führen, insbesondere dann, wenn es erwünscht ist, die Ausgangssignale des Speichers stm Zwecke der Unterdrückung oder des Auafilterns τοη Signalkomponenten su synchronisieren.
Der Erfindung liegt die Aufgabe zugrunde, diese Schwierigkeiten su Terringem.
Die Erfindung besteht darin, dad Mittel Torgesehen sind, die einen der Speiseleiter auswählen und diesem Speiseleiter ein Speisesignal suführen, wobei die MIttel eine Sinriohtung zur Srseugung eines Signale enthalten, die die Zeit bestirnt, BU der das Speisesignal an den ausgewählten Speiseleiter angelegt lit, dafi an die leselelter leseverstärker angeschlossen sind, wobei die auswählenden Mittel so ausgebildet sind, daB die Zeitspanne swischen de« seitbestimmenden Signal und de« Erscheinen eine ν die Baten des bestimmten Elemente darstellenden Ausgangssignals an de» Leseverstärker im wesentlichen gleich ist für alle Elemente, die durch Auswahl verschiedener Speiseleiter abgefragt mind·
Bei einer Aueführungeform der Erfindung sind die Verbindungen der Speisequelle mit den Speieeleitem als YersBgerungsleitungen ausgebildet, die konsentrlert· Kapazitäten aufweisen, die durch die Eingangskreis· der Speisoeignal-Terstlrker gebildet sind.
- 3 909845/1263
Anhand eines in der Zeichnung dargestellten Ausführungebeispiels soll die Erfindung nachfolgend näher erläutert werden.
In der Zeichnung sind 2048 Reihen von magnetischen
Dünnschichtelementen E auf acht Platten P1, P2 ... P8 angeordnet. Jede Reihe von Elementen E ist in der Lage, ein binäres Wort von beispielsweise 40 Bits zu speichern, wenn auch in der Zeichnung nur vier Elemente in jeder Reihe dargestellt sind. Aus Gründen der Übersichtlichkeit sind außerdem viele der 2048 Reihen in der Zeichnung weggelassen. Mit einem
Element jeder Reihe ist jeweils ein Speiseleiter DD und ein Leseleiter S verbunden, wobei vier solche Speiseleiter DD1, DD2, DD3 und DD4 sowie vier Leseleiter SI, S2, S3 und S4 in der Zeichnung dargestellt sind. Jeder Reihe von Elementen E ist ein Speiseleiter D zugeordnet, von denen 2048 vorhanden sind.
Beim Betrieb eines solchen Speichere liegen die Achsen der leichtesten Magnetisierbarkeit der magnetischen Elemente E, die einachsig anisotrop sind, parallel zu den Speiseleitern D1 so daß die Einspeisung eines Speiseeignais in einen ausgewählten Speiseleiter D dazu beiträgt, die magnetischen
Vektoren der damit gekoppelten Elemente quer zur Achse der
leichtesten Magnetisierbarkeit zu halten. Während des
Schreibens wird ein Zeichensignal mit entsprechender Polarität
- 4 909845/1263
U99632
durch einen jeweiligen Schreibkids W jedem Spelseleiter DS zugeführt, und während die Datensignale noch den leitern zugeführt werden, wird das an den Speiseleiter D angelegte Speisesignal beendet, so daß die magnetischen Vektoren der Elemente der dem Speiseleiter D zugeordneten Reihe sich drehen und so parallel zu den Achsen der leichtesten Magnetisierbarkeit der Elemente in einer Richtung liegen, die von der Polarität der jeweiligen Datensignale abhängt. Während des Lesens wird ein Speisesignal an einen ausgewählten Speiseleiter D angelegt und dadurch eine Drehung des magnetischen Vektors des Elemente E bewirkt, das diesem Speiseleiter zugeordnet ist, so daß Signale in den Leseleitern S induziert werden, deren Polaritäten die in den jeweiligen Elementen E eingespeicherten Daten darstellen. In der Praxis wird sowohl der Lese- als auch der Schreibvorgang in Abhängigkeit von einem einzigen Speieeiapule durchgeführt.
Der in der Zeichnung dargestellte Speicher ist ein . wortorganisierter Speicher, das bedeutet, daß er getrennte Speiseleiter für jedes Wort enthält, und daß eine übereinstimmende Stromspeisung der magnetischen Elemente nicht erfolgt. TJm das Schaltproblem zu vereinfachen, das beim Adressieren eines Speichere mit 2048 binären Informationsworten unausbleiblich ist, sinldie Adressen des Speichers in 32 Z-Zahlen und 64 Y-Zahlen unterteilt. Beim Betrieb des Speichers wird ein negatives Signal an einen der Leiter
- 5 - ■ 909845/1263
U99632
X1, 12 ... X32 gelegt, der In Abhängigkeit von den !-Zahlen der Adresse ausgewählt 1st, um einen zugehörigen Transistor TI abzuschalten, wobei die Transistoren TX normalerweise leitend sind. Der an dem Kollektor des ausgewählten Transistors TX aufgebaute positive Spannungeimpuls wird über einen entsprechenden der Leiter C1, C2 ... C32 nach unten übertragen, von wo er an die Basen von 64 der Transistoren T gelangt. Das Y-Wählsignal wird an eine der Klemmen Y1, Y2 ... X64 gelegt, die entsprechend der Y-Zahl der Adresse ausgewählt ist und yon der aus das Signal der Basis eines entsprechenden Transistors TY zugeführt wird, um diesen in den leitenden Zustand zu bringen. Hit dem Kollektor jedes der Transistoren TY ist eine jeweilige Gruppe von 32 Transistoren T verbunden. Nur die Transistoren T der ausgewählten Gruppen sind alt ihren Smitterelekteden mit dem negativen Pol der Versorgungequelle verbunden und nur ein Transistor in jeder der 64 Gruppen von Transistoren T ist mit einem ausgewählten leiter der Leiter C verbunden, und daher erzeugt nur einer der Transistoren T in dem Speiseleiter D, der mit seinem Kollektor verbunden 1st, einen Stromimpuls.
Eine Schwierigkeit, die durch die Erfindung überwunden werden soll, entsteht dadurch, daß die Längen der Speiseleiter DD und der Leseleiter S so groß in bezug auf die Arbeitsgeschwindigkeit des Speichers sind, daß die Verzögerung
- 6 909845/1263
H99632
zwischen der Einspeisung eines Speisesignals in den Speiseleiter D und das Erscheinen der induzierten Signale in den Leseleitern S an den Eingängen der leseverstärker A zu schlechter zeitlicher Übereinstimmung der Ausgangssignale führt. Diese Verzögerung ist nicht konstant, sie hängt vielmehr von der Länge des Leiters S zwischen der ausgewählten Reihe von Elementen E und den Verstärkern A ab. Außerdem muß das Speisesignal von ausreichender Länge sein, so daß es verschiedene Ankunftszeitpunkte voU Speisesignalen an der ausgewählten Reihe eines Speicherelements überdeckt, was zu einer unerwünschten Verlangsamung der Arbeitsgeschwindigkeit des Speichers führt.
Entsprechend der in der Zeichnung dargestellten Ausführungsfor-m der Erfindung sind die Leiter C la wesentlichen gleich lang mit den Leitern DD und S, so daß die Zeitverzögerung zwischen der Einspeisung des Signals in die ausgewählte Klemme der Klemmen 11, 12 .·. 132 und dem Erscheinen des Sfeisesignals an dem ausgewählten Speiseleiter der Speiseleiter D im wesentlichen gleich ist der Zeitverzögerung, die die Leiter DB auf die Speisesignale ausüben, und komplementär zu der Zeitverzögerung zwischen der Einspeisung des Speisesignale in den ausgewählten Leiter D und dem Erscheinen des entsprechenden Ausgangssignals an den Verstärkern A. TJm die Zeitspanne, in der die Spannungeimpulse von den Transistoren TZ an den Basen der Transistoren
909845/1263
H996.32
ankommen, zu überdecken, ist ee zweckmäßig, das Y-Signal lfinger als das I-Signal eu machen. Ein Synchronsignal, das im wesentlichen einen Stroboskopeffekt hervorruft und den Teil der Ausgangssignale aus dem Speicher auswählt, der das gespeicherte Zeichen darstellt, kann in einfacher Weise von dem I-Signal abgeleitet werden, damit es in einem konstanten Zeitintervall danach erscheint. Die Lastwiderstände B der Sollektoren der Transistoren TX und die Abschlußwiderstände L der Leiter C sind so gewählt, daß sie dem Wellenwiderstand der Leitungen entsprechen, die durch die Leiter C gebildet werden. Die Eingangskapazitäten der Transistoren T9 gesehen von den Leitern C aus, bilden einen Teil der Verzögerungsleitung«, mit den Leitern C. Da der ausgewählte Transistor der Transistoren TX in den nichtleitenden Zustand geschaltet wird, um einen positiven Impuls Über die Verzögerungsleitung zu schicken, ist die Quellimpedanz dieses positiven Impuls der Widerstand des Lastwiderstands B9 der gleich ist dem Wellenwiderstand der Verzögerungsleitung, wodurch Reflexionen vermieden werden, die den Betrieb der Schaltung beeinträchtigen könnten.
Obwohl die Erfindung im Zusammenhang mit einer speziellen Ausführungsform mit einem magnetischen Speicher mit Dünnfilmelementen beschrieben ist, so ist doch eine Anwendung bei anderen formen von Speichern möglich, z, B. bei Superileitfähigkeitsspeichern. Außerdem sind beliebige Abwandlungen der Erfindung möglich.
SL/Seh 909845/1263 ' - Patentansprüche -

Claims (7)

  1. Patentansprüche
    .1. Matrixspeicher mit einem Muster von Speicherelementen, denen Speiseleiter zugeordnet sind, entlang denen Speisesignale geleitet werden können, um die Speicherelemente abzufragen, sowie Leseleiter, in denen Ausgangssignale erscheinen, die die von den Speicherelementen abgefragten Daten darstellen, dadurch gekennzeichnet, daß Mittel vorgesehen sind, die einen der Speiseleiter auswählen und diesem Speiseleiter ein Speisesignal zuführen, wobei die Mittel eine Einrichtung zur Erzeugung eines Signals enthalten, die die Zeit bestimmt, zu der das Speisesignal an den ausgewählten Speiseleiter angelegt ist, daß an die Leseleiter Leseverstärker angeschlossen sind, wobei die auswählenden Mittel so ausgebildet sind, daß die Zeitspanne zwischen dem zeitbestimmenden Signal und dem Erscheinen eines die Baten des bestimmten Elements darstellenden Auegangssignals an dem Leseverstärker im wesentlichen gleich ist für alle Elemente, die durch Auswahl verschiedener Speiseleiter abgefragt sind,
  2. 2. Matrixspeicher nach Anspruch 1, dadurch gekennzeichnet« daß der Sjpeicher für einen wortorganisierten Betrieb eingerichtet ist, wobei die auswählenden Mittel so angeordnet sind, daß sie Speisesignale in verschiedene Gruppen von
    -12-9 0 9-845/1263
    _ U99632
    Elementen der Anordnung einspeisen, wobei jede Gruppe einem Wort entspricht, während die Laufzelt eines zeltbestimmenden Signals zur Einspeisung eines Speisesignals In eine ausgewählte Gruppe von Elementen durch die auswählenden Mittel komplementär zu der Laufzeit eines Ausgangssignals eines Elements der ausgewählten Gruppe zu einem Leseverstärker entlang einem Leseleiter ist.
  3. 3. Matrixspeicher nach Anspruch 2, gekennzeichnet durch in den auswählenden Mitteln enthaltene Toreinrichtungen, die in mehreren Gruppen zusammengefaßt sind, wobei jede Toreinrichtung einer Gruppe von Speicherelementen zugeordnet und mit dem Speiseleiter verbunden ist, der zu der Gruppe von Elementen gehört, durch mehrere Übertragungsleitungen, durch einen Wähler zur Einspeisung zeitbestimmender Signale von den genannten signalerzeugenden Einrichtungen zu den Toreinrichtungen über eine ausgewählte Übertragungsleitung, wobei jede Übertragungsleitung mit einer anderen Gruppe von Toreinrichtungen verbunden ist, durch einen weiteren Wähler, der eine ausgewählte Toreinrichtung der Gruppe, die mit der ausgewählten Übertragungsleitung verbunden ist, in die Lage versetzt, ein Speisesignal zu erzeugen.
  4. 4-· Matrixspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dad die Elemente magnetische
    -A3-9 098 4,5V 126-3
    U99632
    filmspeicherelemente sind·
  5. 5. Matrixspeicher nach einem der vorhergehenden Ansprüche, gekennzeichnet durch mehrere Speiseleiter für die Ziffern, wobei jeder Speiseleiter einem entsprechenden Leseleiter zugeordnet ist, der zu den gleichen Speicherelementen wie der entsprechende Leseleiter gehört, und durch Speisemittel für die Ziffern zur selektiven Einspeisung von Signalen in die genannten Speiseleiter für die Ziffern, um Daten in die Speicherelemente einzuschreiben.
  6. 6. Matrizspeicher nach Anspruch 5» dadurch gekennzeichnet, daß die Speisemittel für die Ziffern an die Enden der genannten Speiseleiter für die Ziffern auf der von den Enden der Leseleiter abgewandten Seite angeschlossen sind, die mit den Leβeverstärkern verbunden sind, so daß die Zeitspanne zwischen der Erzeugung eines zeitbestistmenden Signals durch die signalerzeugenden Mittel und der Ankunft des Speisesignals an dem jeweiligen bestimmten Speicheriemerrfc im wesentlichen die gleiche ist wie die Zeitspanne zwischen der Aussendung eines Ziffernspeisesignals von den Ziffernspeisemitteln und seiner Ankunft an dem gleichen Speicherelement.
  7. 7. Matrixspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Leiter mit Widerständen entsprechend ihrem Wellenwiderstand abgeschlossen sind.
    9098A5/1263
    BAD ORIGINAL
DE19661499632 1965-05-11 1966-05-04 Matrixspeicher Pending DE1499632A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB19765/65A GB1150592A (en) 1965-05-11 1965-05-11 Improvements relating to Matrix Stores

Publications (1)

Publication Number Publication Date
DE1499632A1 true DE1499632A1 (de) 1969-11-06

Family

ID=10134848

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661499632 Pending DE1499632A1 (de) 1965-05-11 1966-05-04 Matrixspeicher

Country Status (4)

Country Link
US (1) US3509548A (de)
DE (1) DE1499632A1 (de)
GB (1) GB1150592A (de)
NL (1) NL6606316A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231110A (en) * 1979-01-29 1980-10-28 Fairchild Camera And Instrument Corp. Memory array with sequential row and column addressing
JPS55142475A (en) * 1979-04-23 1980-11-07 Fujitsu Ltd Decoder circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3142049A (en) * 1961-08-25 1964-07-21 Ibm Memory array sensing
US3414890A (en) * 1964-09-28 1968-12-03 Ncr Co Magnetic memory including delay lines in both access and sense windings

Also Published As

Publication number Publication date
US3509548A (en) 1970-04-28
NL6606316A (de) 1966-11-14
GB1150592A (en) 1969-04-30

Similar Documents

Publication Publication Date Title
DE1524136A1 (de) Parallel-Serien- bzw. Serien-Parallelwandler
DE1153553B (de) Steuerregister
DE2059598C2 (de) Halbleiterspeicheranordnung
DE1910777A1 (de) Impulsgespeister monolithischer Datenspeicher
DE1212155B (de) Elektrischer Speicher
DE2014034A1 (de) Digital-Analog-Umwandler
DE2130002A1 (de) Schaltungsanordnung mit mehreren Feldeffekttransistoren
DE1086463B (de) Matrix-Speicherschaltung
DE1499632A1 (de) Matrixspeicher
DE2505245C3 (de)
DE1200362B (de) Schaltungsanordnung zur Auswahl eines Verbrauchers
DE1499698B2 (de) Elektronisches speicherelement und speichervorrichtung mit mehreren speicherelementen
DE2132301A1 (de) Treibersystem fuer einen Magnetkernspeicher
DE1299035B (de) Schaltung zum Einschreiben in einen Matrixspeicher oder zum Ablesen aus einem Matrixspeicher
DE2246756C3 (de) Elektronischer Datenspeicher
DE1224782B (de) Wortorganisierte Speichervorrichtung
DE1268677B (de) Einrichtung zur Abfuehlung eines Festwertspeichers
DE1108956B (de) Dauerspeicher mit in Reihen von je ?-gruppierten, magnetisch bistabilen Kernen
DE1499698C (de) Elektronisches Speicherelement und Speichervorrichtung mit mehreren Speicherelementen
DE1202335B (de) Anordnung zur Auswahl einer von N induktiven Impedanzen
DE2125681C2 (de) Speicher mit Transistoren mit veränderlichem Leitfähigkeitsschwellenwert
DE1296180B (de) Schaltungsanordnung zum Ansteuern einzelner Schaltungselemente innerhalb einer Mehrzahl von Schaltungselementen mittels codierter Steuersignale
DE3501902A1 (de) Datenspeichereinrichtung
DE1474443C (de) Wortorganisierter Speicher
DE1774281B2 (de) Adressierschaltung zum auslesen und zurueckschreiben der information in einem magnetischen matrizenspeicher