DE1474347A1

DE1474347A1 - Einrichtung zum Betrieb von Digitalspeichern mit defekten Speicherelementen

Info

Publication number: DE1474347A1
Application number: DE19651474347
Authority: DE
Inventors: Rex Rice
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1964-02-25
Filing date: 1965-02-24
Publication date: 1970-05-21
Also published as: FR1489711A; US3350690A; GB1026897A

Description

IBM DßUtSC'lland Internationale Büro-Masdiinen Geselhdiaft mbH

Böblingen den 18. Februar 1970 ko-sp

Anmelderin: International Business Machines

Corporation Armonk, N. Y. 10

Amtliches Aktenzeichen: P 14 74 347. 6

Aktenzeichen der Anmelderin: Docket 10 580

Einrichtung zum Betrieb von Digitalspeichern mit defekten Speicherelementen.

Die Erfindung betrifft eine Einrichtung, die den störungsfreien Betrieb von Digitalspeichern ermöglicht, obwohl einige Speicherelemente des Speichers defekt sind. Die Einrichtung ist besonders brauchbar für Speicher sehr hoher Kapazität.

Digital-Speicher grosser Kapazität wurden bisher vorwiegend mit Magnetkernen als Speicherelemente aufgebaut. Durch Prüfvorgänge war hundertprozentige Zuverlässigkeit jedes Speicherelements erreichbar, da sich notfalls einzelne Speicherelemente, d.h. Speicherkerne, ersetzen Hessen. Dieses Verfahren hat hohe Kosten pro Bit zur Folge und verbietet sich bei sehr grossen Speicherkapazitäten infolge Unwirtschaftlichkeit. Die Tendenz geht zur Herstellung von Speichern unter Verwendung von automatischen oder halbautomatischen Arbeitsverfahren.

Bei solcher Massenfertigung ist es jedoch nahezu unmöglich, Speicher zu erhalten, bei denen jedes Bit fehlerfrei ist. Andererseits machen es die Herstellungsverfahren untunlich, wenn nicht unmöglich, einzelne EIe-

009821 /1541

U743A7

mente zu ersetzen. Der Ersatz des ganzen Speichers wegen der Fehlerhaftigkeit einiger weniger Speicherelemente wäre andererseits wieder unwirtschaftlich. Die vorliegende Erfindung sucht diesem Mißstand abzuhelfen und macht die Verwendung derartiger Speicher möglich, obwohl einige Speicherelemente bleibend defekt sind.

Es wurde schon vorgeschlagen (DAS 1 249 926), die Adresse eines aufzurufenden Speicherwortes gleichzeitig dem Hauptspeicher und einem HilfsSpeicher einzugeben und im Falle einer fehlerhaften Speicher stelle des Hauptspeichers im Hilfsspeicher eine Ersatzadresse für eine nicht gestörte Hauptspei eher stelle zu erstellen. Dieses Verfahren hat jedoch den Nachteil, dass es nicht sehr sparsam ist, da auch schon bei nur geringfügigen Defekten die gesamte Speicher stelle des defekten Wortes in ihrer ganzen Länge nicht mehr benutzt wird.

Bei der erfindungsgemässen Einrichtung wird angenommen, dass der durch ein Verfahren der Massenfertigung hergestellte Speicher nach defekten Speicherelementen geprüft wird. Wenn dabei festgestellt wird, dass gewisse Bits eines Wortes fehlerhaft sind, so werden alle Bits eines Zeichens, das dem Zeichen mit dem defekten Bit benachbart ist, auf einen vorbestimmten gleichen Zustand eingestellt, und diese Einstellung dient zur Identifizierung des benachbarten Fehlzeihens. Unter der Annahme, dass ein Zeichen acht Bits enthält, gehen einem Fehlzeichen dann acht "Einsen" voraus oder folgen diesem. Zwei Zeichen oder sechzehn Bits neben dem eben genannten "Markierungs"-Zeichen enthalten dann die Adresse einer Hilfsspeicherstelle, in der die Daten enthalten sind, welche infolge des Fehlzeichens, des'!Markierungs"-Zeichens und der Adressenzeichen nicht aufgenommenen Daten enthalten sind. Die Adressenzeichen können ausserdem noch angeben, ob sich das "Markierungs"-Zeichen rechts oder links von der Fehlstelle befindet. Dabei ist Rücksicht zu nehmen auf die Tatsache, dass abhängig von der Lage der Fehlstelle , z. B. rechts von der Fehlstelle, rechts oder links von ihr kein Platz für die Markierung oder die Adressenzeichen vorhanden ist, ,Diese Schwierigkeit kann durch entspre-

τ , r r ■, a 1A7A347 .

chcnde Codierung der Adressenzcichen umgangen werden.

Es hallet ab von der Grosse der Zeichenzahl eines Wortes, ob es sinnvoll ist, das ganze Wort zu ersetzen oder ob es noch wirtschaftlich ist, nur einzelne Zeichen eines Wortes zu ersetzen und die übrigen, fehlerfreien Zeichen eines Wortes? zu benutzen.

Gegenstand der Erfindung ist eine Einrichtung zum Betrieb von wortorientierten Digital speichern mit einem einen Lese- und einen Schreibteil enthaltenden Speicherzyklus und mit defekten Speicherelementen in einigen Zeichen eines Wortes. Sie ist gekennzeichnet durch einen Fehlerprüfer zur Ermittlung der Lage einer Defektstelle in einem angesteuerten Speicherwort und der Adresse in einem Hilfsspeiches an welcher die infolge des Defektes im Speicher nicht speicherbaren Daten aufgenommen werden und durch Steuer schaltungen, die beim Vorliegen eines Defektes den Ililfsspeicher zur Aufnahme oder Abgabe der im Speicher nicht speicherbaren Daten anrufen.

Weitere Merkmale gehen aus den Unteransprüchen hervor. Die nachfolgende Beschreibung eines Auführungsbeispiels wird durch Zeichnungen erläutert.

Fig. 1 ist eine Tabelle, die mögliche Lagen von Fehlzeichen und zugehörigen Adressen innerhalb eines Wortes angibt;

Fig. 2 ist die Blockdarstellung eines üblichen drei-dimensionalen Speichers;

Fig. 3 zeigt ein Blockschaltbild zur Erläuterung der Korrektur-

Operationen;

Fig. 4 zeigt den Zusammenhang der Fig. 4a bis 4b;

Fig. 4a zeigen Einzelheiten des Speicherregisters von Fig. 2;

und 4b

009821/15U Pi₄₇₄ 347.6

0AD OBlGiNAL

ί - 4 -

Fig. 4 c

bis 4e zeigen Einzelheiten zur Fig. 3;

Fig. 5 gibt Einzelheiten des Blocks 80 von Fig. 4a wieder;

Fig. 6 zeigt den bei der Erfindung benutzten Vergleicher;

Fig. 7 zeigt den bei der Erfindung benutzten Hilfsspeicher;

Fig. 8

bis 15 zeigen schematisch logische Schaltungen, die bei der über

tragung von und zu Hauptspeicher und HilfsSpeicher benutzt werden.

Zur Erläuterung der Erfindung wird von einem Speicher ausgegangen, der mit Speicherwörtern von je acht Zeichen arbeitet; jedes Speicherwort kann'ein einzelnes Fehlzeichen in einer der Stellen 1 bis 8 enthalten. Mit dem erfindungsgemässen Verfahren, einen Speicher mit dauernd fehlerhaften Bits zu benutzen, ist die Korrektur eines Speicherwortes möglich, das ein einzelnes Fehlzeichen oder zwei beachbarte Fehlzeichen enthält. Wenn das Speicherwort zwei nicht benachbarte Fehlzeichen oder mehr als zwei nicht benachbarte Fehlzeichen enthält , muss eine andere Fehlerkorrektur benutzt werden.

' Fehlzeichen-Stellen eines in Massenfertigung hergestellten Speichers werden durch einen Prüfvorg'ang ermittelt, der vom Hersteller vor der Auslieferung des Gerätes vorgenommen wird.

Eine Markierung, die ein Sonderzeichen ist, wird unmittelbar rechts oder links neben die Fehlstelle gesetzt. Im Ausführungsbeispiel ist die Markierung, die rechts neben die Fehlstelle gesetzt wird, mit L abgekürzt

und die Markierung links neben der Fehlsteile wird I abgekürzt. Die Markierung I wird durch die Binärfolge 11111110 dargestellt und die

009821/1641

P 14 74 347.6 BAD ORIGINAL

Markierung I durch die Binärfolge 11111111. Diese Sonderzeichen können nicht benutzt werden, um anderswo im Speicher, der weiterhin als Hauptspeicher bezeichnet wird, Daten darzustellen. Fig. 1 zeigt alle möglichen Lagen, die ein einzelnes Fehlzeichen oder zwei benachbarte Fehlzeichen in einem einzigen Speicherwort einnehmnn können. Es gibt 15 solcher Kcrröinationen von Fehlzeichen; sie sind (am linken Rand von Fig. 1) durch die Buchstaben B bis P bezeichnet. Unmittelbar rechts neben der Markierung I folgt eine Adresse aus zwei Zeichen; diese stellen die Adresse einer Speicherstelle im Hilfsspeicher dar, der (im. Falle eines einzelnen Fehlzeichens) vier Zeichen und (im Falle zweier benachbarter Fehlzeichen) fünf Zeichen enthält, die im Hilfsspeicher untergebracht werden müssen. Solche Adressen können ebenfalls durch den Hersteller bestimmt werden. Das Bit höchster Ordnung im Y-Adresszeichen ist immer eine "0", wenn es sich um ein einzelnes Fehlzeichen handelt und ist immer eine "1" bei zwei benachbarten Fehlzeichen . Das bedeutet, dass die Hälfte des HilfsSpeichers benutzt werden kann, um Worte aus vier Zeichen zu speichern nnd die andere Hälfte benutzt werden kann, um Worte aus fünf Zeichen aufzunehmen. Das Bit höchster Ordnung wird jeweils die entsprechende Sp ei eher half te anrufen.

Es wird hier unterstellt, dass der hier sogenannte Hauptspeicher eine sehr hohe Speicherkapazität hat und von solcher Bauart ist, dass Bits nicht einzeJr/entfernbar sind. Wenn Fehlbits auftreten - und es ist zu unterstellen, dass ein gewisser Prozentsatz der gesamten Bitzahl während des Herstellungsprozesses fehlerhaft wird - müssen Mittel gefunden werden, um die Benutzung des Hauptspeichers rrrit den anhaftenden Fehlbits zu verwenden. Der Hilfsspeicher muss ein Speicher üblicher Magnetkernbauart oder ein anderer Speicher Bein, dessen Speicherelemente von höchster Zuverlässigkeit sind, Im Hilfsspeicher sind also fehlerhafte Kerne nicht tragbar, Fig. 2 zeigt die Blockdarstellung eines üblichen Hauptspeicher-Systems. Der Hauptspeicher ( der hier in Massenfertigung hergestellt sei) ist mit 2, das Speicheradress-Register mit 4

009821/1641 p,₄₇4 347.6

und das Speicherregister mit 6 bezeichnet. Speicher dieser Art erfordern einen Speicherzyklus, dessen erste Hälfte als Leseteil und dessen zweite Hälfte als Schreibteil bezeichnet werden.

Üblicher Speicher - Tabelle 1

Lese-Teil

Speicherwort zum Speicherregister übertragen Speicher register-Inhalt zur Aus gangs leitung übertragen
Speicher register-Inhalt in Speicher rückübertragen

Schreib-T eil

Speicherwort zum Speicherregister übertragen Eingabe-Daten z. Speicherregister übertragen Speicherregister-Inhalt in Speicher rückübertragen

Tabelle 1 zeigt die Operations-Folge für einen üblichen Speicher, wie in Fig. 2 gezeigt. Das Wort im Hauptspeicher 2 wird adressiert durch den Wert im Speicheradress-Register 4. Der Y-Teil dieser Adresse steuert die Y-Treiber 8 und der X-Teil die Treiber 10. Während des Leseteils des Speicherzyklus werden den Leitungen 12 und 14 Steuerimpulse zugeführti die das Wort im Hauptspeicher 2 auswählen und es über die Verstärker 16 und die Torschaltung 18 zu einem als Puffer wirkenden Speicherregister 6 leiten; dabei wird das Tor 18 durch einen Impuls auf Leitung 20 rechtzeitig geöffnet.

Wenn der Spei eher auf ruf ein Lese-Vorgang war, wird der Leitung 22 ein das Tor 24 öffnender . Impuls zugeführt, so dass der Inhalt des Speicherregisters 6 auf die Datenausgangsleitung 26 gelangen kann; danach wird der Inhalt des Speicherregisters 6 wieder zum Hauptspeicher 2 zurückgegeben (geschrieben) indem wiederum die X- und Y-Treiber 10 und 8 betätigt und gleichzeitig zur Erregung der Sperrtreiber 30 Steuerimpulse auf die Leitung 28 gegeben werden. Dadurch wird der Inhalt des Speicher-

009821/1541

H74347

registers 6 wieder zur selben Stelle des Hauptspeichers 2 zurückgegeben, aus der er entnommen^vurde.

Wenn der Spei eher auf ruf ein Schreib-Auf ruf ist, wird nach dem Lese-Teil des Speicherzyklus der Inhalt des Speicherregisters 6 geändert, indem durch einen Inpuls auf Leitung 32 das Tor 34 für den Durchgang der Eingangsdaten aus Leitung 36 zum Speicherregister 6 geöffnet wird. Während des anschliessenden Schreib-Teils des Speicherzyklus werden diese neuen Daten in den Hauptspeicher 2 an die vom Speicheradressregister.4 bestimmte Stelle geschrieben.

Bei dem Speichersystem nach der Erfindung ist der Lese-Teil des Speicherzyklus derart vomSchreib-Teil getrennt, dass der Schreib-Teil dem Lese-Teil nur dann unmittelbar folgen .kann, wenn in dem Speicherwort keine Fehlzeichen enthalten sind. Nahe dem Ende des Lese-Teils findet eine Prüfung auf Vorliegen einer rechten (I) oder einer linken (I ) Mar-

Iv L

kierung statt. Fehlt eine solche Markierung , so folgt der normale Schreib-Teil des Speicherzyklus unmittelbar. Wird eine Markierung angetroffen, so wird der normale Speicherzyklus am Ende des Lese-Teils unterbrochen und eine Hilfsoperation eingeschoben, während welcher der (nicht gezeigte) HilfsSpeicher ins Spiel gebracht wird. Während dieser Hilfsoperation wird das Wort im Speicherregister 6 daraufhin untersucht, ob eine Markierung I oder I enthalten ist und ob ein oder zwei Fehlzeichen vorliegen. Ix L

Dies geschieht durch einen Vergleichsvorgang für alle acht Zeichen des Wortes im Speicherregister 6 und in Verbindung mit den Vergleichsschaltungen benutzte Vcrgleichsanzeiger geben die Lage der Markierung an. Auf diese Weise werden die Zustände B bis P der Fig. 1 festgestellt.

Während der noch naher zu beschreibenden Hilfsoperation durchläuft der Hilfsspeicher, der grundsätzlich dem in Fig. 2 gezeigten Speicher gleich ist, einen üblichen Speicherzyklus , bestehend aus einem ersten Lese-Teil und einem zweiten Schreib-Teil . Vorher muss jedoch das Spcicheradress-Register des HilfsSpeichers geladen werden. Das geschieht

00 9821/154 1

P 14 74 347.6 BAD ORIGINAL

durch Überführung der zwei Adressenzeichen aus dem Hauptspeicher in das Speicheradress-Register des Hilfsspeichers und ein Blick auf Fig. 1 zeigt, dass die Stelle dieser beiden Adresszeichen mit der Stelle der Fehl zeichen sich verändert. Der Hilfsspeicher kann dann in dem Lese-Teil seines Speicherzyklus eintreten, während dessen durch T or schaltungen die ent sprechenden Zeichen aus den Speicherregistern des Haupt- und des Hilfsspeichers im Falle eines Lese-Zugriffs zu den Ausgangsleitungen gelangen oder im Falle eines Schreib-Zugriffs von den Eingangsleitungen zu den Speicher-Registern des Haupt- und des Hilfs- Speichers überführt werden. Mit anderen Worten beim Vorliegen einer Fehler-Markierung muss die entsprechende Adresse des Hilfsspeichers angesteuert und T or schaltungen zur Stete rung des Datenflusses eingestellt werden, da ein Teil dieses Datenflußses zu oder von dem Speicherregister des Hauptspeichers und ein anderer Teil zu oder von dem Datenregister 6A (Fig. 7) des Hilfsspeichers verlaufen. Diese Vorgänge werden jedoch später noch in Einzelheiten beschrieben werden.

Speicher nach der Erfindung - Tabelle 2

Lese- Zugriff

Wort aus Hauptspeicher in Hpt. Sp. -Speicherregister übertragen | \"*J- ·*

Auf Fehlermarkierung prüfen

Hilfsspeicherwort zu Hilfs-Speicherregister bringen

Entspr. Zeichen aus beiden Speicherregistern zu Ausgangsltg. durchlassen

Hpt. -Speicherregister zu Ausgangsltg. übertragen

Hpt. -Speicherregister zurück zum Speicher übertragen.

Hpt. -Speicherregister zurück und Hilfsspeicherregister zum Hilfsspeicher übertragen.

009821 /15 4

Speicher nach der Erfindung :

Tabelle 3 Schreib- Zugriff

Hauptspeicherwort zum Hpt. -Speicherregister übertragen Nach Fehlermarkierung prüfen.

Hilf s spei eher-Wort zum Hilfsspeicherregister übertragen.

Entspr. Zeichen von Eingangsleitungen zu Hpt. - u. Hilf s spei eher regi stern übertragen.

Daten aus Eingangsltg. zum Hpt. -Speicherregister bringen. I

Speicherregisterinhalt zum Speicher übertragen.

Hpt-Speicherregister zum Hauptspeicher und Hilf s spei eherregister zum Hilfsspeicher übertragen.

Die oben stehende Tabelle 2 zeigt die Operationsfolge während eines Lese-Zugriffs, die Tabelle 3 während eines Schreib-Zugriffs bei dem erfindungsgemässen Speichersystem- Das Blockschaltbild der Fig. 3 zeigt wie die in den Tabellen 2 und 3 bezeichneten Operationen ausgeführt werden.

Die Anforderung für einen Spei eher zugriff wird durch Erregung der Leitung 38 von Fig. 3 eingeleitet. Dadurch wird der Impulsgenerator Nr. 1, in Fig. 3 mit 40 bezeichnet, angeworfen; er liefert die für den Lese-Abschnitteines Hauptspeicher-Zyklus erforderlichen Impulse sowie die Steuerimpulse für die Vergleichsschaltungen 43 und 45 zur Fest-

009821/1541

stellung einer Fehimarkierung. Die verschiedenen Steuersignale für den Hauptspeicher 2 der Fig. 2 werden durch die Leitung 42 dargestellt, die den Impulsgenerator 40 unten verlässt. Die Leitung 44 prüft auf das Vorliegen einer Fehler-Markierung. Liegt keine solche vor, so wird die Leitung 46 erregt, die Torschaltung 48 geöffnet und die Durchgabe eines Startimpulses zum zweiten Impulsgenerator (54) über die Leitungen 50 und 52 ermöglicht. Der Impulsgenerator 54 liefert Steuersignale für den Schreib-Teil eines Haupt spei eher ζ yklus und der Hauptspeicher 2 arbeitet in der bei Fig. 2 beschriebenen Weise , Liegt eine Markierung I oder

I vor, so entsteht ein Signal auf Leitung 56 , das über die Leitung 58 R

die Torschaltung 60 vorbereitet, so dass nun ein Impuls vom Generator 40 über Leitung 50 zum Anwerfen des Impulsgenerators 3 (62) gelangen kann. Leitung 56 aktiviert über die Leitung 64 die besonderen Steuerschaltungen 66 zur Betätigung der Eingabe- und Ausgabe-Tore . Im Block 66 sind ausserdem (wie schon früher erwähnt) die Schaltungen eathalten, die aus dem Speicherregister 6 des Hauptspeichers die Adressen der Worte des HilfsSpeichers auswählen und diese zum Adress-Register des Hilfsspeichers leiten, der dem Speicheradress-Register 4 des Hauptspeichers gleicht. Der Impulsgenerator 62 liefert dann Steuerimpulse auf Leitung 68 für den Lese-Teil des Hilfsr-speicher -Zyklus ; der mit 69 bezeichnete Block liefert die zugehörigen Steuerimpulse. Über die Leitung wird der Impulsgenerator 2 (54) aktiviert, so dass während eines solchen Lese-Zugriffs die Eingabe-Ausgabe-Torschaltungen für den Hauptspeicher 2 und für den HilfsSpeicher gleichzeitig betätigt werden. Mit anderen Worten, die Leitung 72 führt Taktimpulse für die besondere Steuerschaltung des Blockes 71 (eingestellt durch den Block 66) und diese Taktimpulse erscheinen in zeitlicher Abstimmung mit den Taktimpulsen auf Leitung 74 zur Steuerung der Eingabe-Ausgabe-Tore (Block 73) für den normalen Speicherzyklus. Die Steuerimpulse auf Leitung 7 6 bewirken den Schreib-Zugang des Hilfsspeicher-Zyklus, dessen Schaltung im Block

i enthalten ist; diese Steuerimpulse treten gleichzeitig mit Steuerimpulsen auf Leitung 78 auf, welche den Schreib-Teil des Hauptspeicher-Zyklus steuern, die zugehörige Schaltung ist im Block 77 enthalten.

. 009821/1541 _PI7M347.₆

-¹¹- U74347

Die Figuren 4a und 4b zeigen das Speicherregister des Hauptspeichers , das in Fig. 2 mit 6 bezeichnet ist. Die mit 80 und 82 bezeichneten Blöcke der ersten und achten Zeichenstelle sind in Fig. 5 in grösserer Ausführlichkeit gezeigt. Die Blöcke 84, 86, 88 90, 92 und 94 bezeichnen die Z eichen stell en 2 bis 7 eines Speicherwortes und sind in Fig. 6 ausführlicher dargestellt. Da jede Zeichcnstelle 8 Bits enthält, hat jede Zeichenstelle 8 gleiche bistabile Schaltungen 81 (s. Fig. 5); mit jeder Zeichenstelle sind also 16 Eingangsund 16 Ausgangsleitungen verbunden. Eine Sammelleitung 96 von der Torschaltung 18 kommend (FSg. 2) enthält also 128 Leiter, nämlich 16 Leiter für jedes Register 80, 82, 84,. . . 94. Die Sammelleitung' 96 bringt das aus dein Hauptspeicher 2 ausgelesene Wort in das Speicherregister 6. Die Sammelleitung 98 führt von den Eingangs-Tor-Schaltungen 34 (Torschaltungen sind in den Figuren 8 9 10 und 11 gezeigt) zum Speicherregister und überträgt während eines Schreib-Zugriffs Werte zum Speicherregister 6 Die Sammelleitung 98 ist oben in den Figuren 4a und 4b mit MDII, MDI2, --MDI8 bezeichnet; über diese Sammelleitung wird Information vor einem Schreib-Zugriff (des Hauptspeichers 2) in das Speicherregister 6 des Hauptspeichers gebracht. Die Sammelleitungsbezeichnung MDO (1 bis 8) in den Figuren 4a und 4b unten bedeuten die Ausgangsleitungen des Speicherregisters, die in Fig. 2 mit 118 bezeichnet sind. Die Sammelleitung 118 führt zu den Ausgangstorschaltungen 24, die in Fig. 2 als Block und in den Figuren 12, 13, 14 und 15 in Einzelheiten gezeigt sind. Es ist noch auf zwei Leitungen 83 und 85 hinzuweisen, die von der bistabilen Schaltung (81) in Fig. 5 aller Zeichenstellen zwei bis acht ausgehen. Diese Leitungspaare bilden die Sammelleitung 100. Sie dienen dazu, feszustellen, ob in der höchsten Bitstelle der Y-Adresse eine "0" oder eine "I" enthalten ist; eine "O" zeigt das Vorliegen eines Fehlzeichens im Hauptspeicher 2 an und eine "1" das Vorliegen von zwei benachbarten Fehlzeichen.

Ein Blick auf Fig. 1 zeigt, dass die Y-Adresse nur in den Zeichenstellen 2 bis 7 vorliegen kann. Die (in Fig. 4b) mit 102 bezeichneten Sammelleitungen führen zu Torschaltungen, welche das richtige Paar von Zeichen

P1774347.6 . 009821 /1541

2 bis 8 zum Speicherregister des HiIEsSpeichers bringen. Aus Fig. 1 geht wiederum hervor, dass HilfsSpeicheradressen nur für die Zeichenstellen 2 bis 8 existierenkönnen. Die mit 104 bezeichnete Sammelleitung führt zu den Sperrtreibern 30 der Fig. 2.

Fig. 7 gibt Einzelheiten des Speicherregisters 6A des Hilfs Speichers. Dieses Register ähnelt dem Speicherregister 6 des Hauptspeichers (Fig. 2) Es sind (in Fig. 7) fünf Zeichenstellen 106, 108, 110, 112 und 114 gezeigt. Jede Zeichenstelle enthält acht bistabile Schaltungen sowie die Blocks 80, 82 usw. der Fig. 4a und 4b. Es sind zwar fünf Zeichenstellen gezeigt, es sind aber für den Fall eines einzelnen Fehlzeichens nur vier nörtig; das fünfte wird nur bei zwei benachbarten Fehlzeichen erforderlich. Die Sammelleitung 98A ist das Pendant zur Sammelleitung 98 beim Hauptspeicher 2, jedoch wird das auf der Eingangsleitung 36 erscheinende Wort nach dem Passieren der Tor schaltungen 34 in der Weise aufgeteilt, dass einige der Zeichen eines solchen Wortes auf der Sammelleitung 98 zum Speicherregister 6 (des Hauptspeichers) gelangen und andere Zeichen über die Sammelleitung 98A zum Speicherregister 6A des Hilfs Speichers. Die mit ADIl, ADI2, . . . ADI5 bezeichneten Leitungen stellen den Eingang des Speicher register s 6A dar und führen diejenigen Zeichen, die zum Ersatz der vier oder fünf Zeichen des Hauptspeicher-Wortes dienen die als Daten-Zeichen nicht brauchbar sind, wenn ein oder zwei Zeichen des betreffenden Hauptspeicher-Wortes fehlerhaft waren. Die Leitungen ADOl , AD02, .. . AD05 sind die Ausgänge des Speicherregisters, die über die Sammelleitung 118A zu den Tor schaltungen 24 (Fig. 2) führen. Die Sammelleitungen 118 und 118A führen Kombinationen von Ausgangssingalen des Hauptspeichers und des Hilfs Speichers ; diese Signale betätigen die verschiedenen Schaltungen der Fig. 12 bis 15 und bilden auf der Aus gangs-Sammelleitung 26 der Fig. 2 das korrigierte Wort . Die Sammelleitung 96A kommt von den Abfühlverstärkern des Hilfsspeichers und erfüllt innerhalb des HilfsSpeicher-Zyklus dieselbe Funktion wie die Sammelleitung 96 beim Hauptspeicher . Die Sammelleitung 104A verbindet den Ausgang des Speicherregisters 6A mit den Sperrtreibern des Hilfsspeichers und ist das Pendant

. 009821/1541 P1774347.6

zu der Sammelleitung 104 beim Hauptspeicher.

Die Sammelleitung 120 (Fig. 4 und 6) tritt vei Veigleichsoperationen in Tätigkeit. Die Leitungen 122, 124, 126, 128, 130 und 132 der Fig. 4a und 4b führen den Markierungsschaltungen 134, 136, 138, 140, 142 und 144 der Fig. 4d. Diese Schaltungen zeigen die mögliche Lage eines Fehlzeichens an und ein Blick auf Fig. 1 ergibt, dass eine Markierung I

oder I nur in den Zeichenstellen 2 bis 7 auftreten kann. Die Markierungsschaltung 134 gehört also zur Zeichenstelle 2 und die Markierungsschaltung 144 zur Zeichenstelle 7. Beim Beginn eines Vergleichsvorganges wird zunächst der Leitung 146 (Fig. 4 d) ein Impuls zugeführt, um alle Markierungsschaltungen in den "Eins"-Zustand zu überführen. Darauf erhält die Leitung 148 (Fig. 4c) einen Impuls, der über die Sammelleitung 120 Einsen zu den sieben Stellen höchster Ordnung der Zeichen 2 bi s 8 durchlässt, so dass die entsprechenden sieben höchstwertigen Bits jedes Zeichens 2 bis 8 nach Einsen befragt werden. Es wird daran erinnert, dass beide Markierungsschaltungen I und I in den sieben höchsten Bit-

R L

stellen Einsen enthalten. Dieser Vergleichsvorgang entdeckt also, ob eine Markierung vorliegt, sagt aber noch nicht aus, ob ein I oder I ist.

ix L

Wenn keine Markierung vorliegt (also keine Zeichenfolge 111111 IX) werden alle Markierungsschaltungen 134 bis .144 durch Signale von einer Ungleich Leitung 122 , 124, 126. .. 132 (Fig. 6) auf "Null" gestellt und die Und-Schaltung 150 (Fig. 4d) liefert ein Aus gangs signal zur Leitung 152 als Anzeige für das Fehlen einer Markierung.

Aus Fig. 6 kann entnommen werden, dass beim "Null¹¹- Zustand einer bistabilen Schaltung 81 bei einem Zeichen (z.B. 84) auf der zugehörigen Ungleich-Leitung, z.B. der Leitung 122 für Zeichen 84, ein Signal auftritt. Wenn z. B. die Und-Schaltung P des Bits zweiter Ordnung von Zeichen 84 in Fig. 6 durch den ¹NuIl"-Zustand seiner bistabilen Schaltung 81 angeregt ist und wenn der "Eins"-Zustand des Abfrageimpulses auf der Leitung Q erscheint, dann tritt auf der Leitung L ein Ungleich-Signal auf. Wenn dann der Leitung 154 ein Impuls zugeführt wirdj gelangt er über die Und-

009821/1541 P π 74 347.6

i ■ H7A347

I* Schaltung 156 zur Leitung 158 (die im Block 43 der Fig. 3 enthalten ist),

I läuft weiter zur Leitung 46 und stösst den Impulsgenerator 54 an. Die

£ Leitung 154 ist ausserdem mit den T or schaltungen 178 verbunden und

"' veranlasst dort die Übertragung der Markierungsschaltung-Stellung

(bistabile Schaltung 134 bis 144) auf die bistabilen Schaltungen 179f 181,

_K 183, 185, 187 und 189. Wenn keine Gleichheit festgestellt war, bewirkt

i der Impuls auf Leitung 154 lediglich die Übertragung von lauter Nullen

* auf die bistabilen Sdialtungen 179 bis 189. Die Schaltungen 179 bis 189

i speichern also die Zeichenstellen der Markierung für den Rest des

; Speicherzyklus. Die Übertragung ist erforderlich, weil die bistabilen

Schaltungen 134 bis 144 ein zweites Mal zur Unterscheidung zwischen I

,. R

,;, oder I benutzt werden. Wenn keine Fehleranzeige festgestellt wurde,

? L

läuft also ein normaler Speicherzyklus ab.

Wenn im Hauptspeicherregister 6 I oder I vorgefunden wurden, bleibt

» R L

eine der Markierungen 134 bis 144 nach dem Vergleichsvorgang im ⁵ "Eins"-Zustand, so dass die Und-Schaltung 150 nicht anspricht und auf

der Leitung 152 kein Ausgangssignal auftritt. Daraufhin liefert der Inverter 160 ein Ausgangs signal, das die Torschaltung 162 vorbereitet; sobald auf Leitung 154 dann ein Impuls erscheint der dann über Leitung (Fig. 3) den Impulsgenerator 62 anwirft. Gleichzeitig wird die bistabile Schaltung 166 in ihren "Eins!'-Zustand versetzt, ein Kennzeichen dafür, dass eine Markierung vorgefunden wurde. Es ist noch erwähnenswert, dass beim Fehlen einer Markierung und beim Auftreten eines Impulses auf Leitung 158 die bistabile Schaltung 166 in ihren "Null"-Zustand überführt würde, was -wiederum die normale Eingabe-Ausgabe-Steuerung der

Fig. 3 in Tätigkeit setzen würde, zu der die Leitung 74 hinführt.

Das Ergebnis der bis jetzt abgelaufenen Vorgänge war Auskunft über das j Vorliegen oder das Fehlen eines Fehlers. Liegt ein Fehler vor, so ist

I noch zu bestimmen, ob es ach um I oder I handelt. Das geschieht

Γ RL

durch einen zweiten Vergleich, nur bezüglich des Bits niederer Ordnung jeder Stelle 2 bis 7 des Speicher registers 6 des Hauptspeichers. Dieser

009821./1541 ρ 14 74 347. 6

zweite Vergleichs vor gang läuft so ab : Ein Impuls aus der Schaltung 66 (Fig. 3) wird der Leitung 168 in Fig. 4c zugeführt, welcher eine "Eins" iiuf die Vergleichs-Leitnngen der niedrigsten Bitsstelle jedes Zeichens 2 bis 7 einschleust. Wenn dieser zweite Vergleich fehlschlägt, werden alle Markierungsschaltung 134 bis 144 auf "Null" gestellt, die Und-Schaltung 150 wird durchlässig, auf Leitung 152 erscheint ein Signal und die Und-Schaltung 170 wird vorbereitet. Wenn jetzt auf Leitung 172 ein Impuls auftritt., passiert er die Und-Schaltung 170 und . stellt die bistabile Schaltung 174 in den "Null"-Zustand, eine Anzeige dafür, dass die Markierung, die bei der ersten Vergleichsoperation gefunden wurde, ein I ist-.

Wie früher erwähnt und schon in Fig.. 1 gezeigt, hat I ein "Null"-Bit in der niedrigsten Stelle. Wenn die zweite Vergleichs-Operation erfolgreich war, wird eine der Markicrungsschaltungen 134 bis 144 im "Eins"-Zustand belassen und die Und-Schaltung 150 keinen Ausgang erzeugen. Über den Inverter 160 würde dann die Und-Schaltung 176 vorbereitet und der Impuls auf Leitung 172 könnte zur Einstellung der bistabilen Schaltung 174 in dem "Eins"-Zustand wirksam werden als Anzeige dafür, dass eine Markierung I gefunden vrurde. Bisher wurde also das Vorhandenscin einer Fehlermarkierung, die Lage derselben und ihre Identität (I oder L ) festgestellt. Im folgenden soll gezeigt werden, wie die Zahl der Fehlzeichen bestimmt wird urejlmit dieser Kenntnis wird es möglich sein, die besonderen Torschaltungen im Block 71 der Fig. 3 einzustellen, die dann dafür sorgen, dass ein Teil des Speicherwortes von oder zu dein Speicherregister 6 des Hauptspeichers und der Rest von oder zu dem Speicherregister des Hilfsspeichers verläuft.

Abhängig von der Lage der Mai'kierung , d.h. im zweiten, dritten. . . oder siebten Zeichen eines Speicherwortes, wird ein "Eins"-Zustand in einer der bistabilen Schaltungen 179 bis 189 eingestellt. Die Art der

Markierung, I oder I , wird in der bistabilen Schaltung 174 festge-R L . ■

halten. Die Kombination dieser Information wählt unter Benutzung der

009821 /15M P 14 74 347. 6

-I₆-

ünd-Schaltungen 179, 181, 183, 187 und 189 und der Oder-Schaltungen-191, 193 und 195 das Leitungspaar aus der Gruppe von mit 100 bezeichneten Leitungspaaren aus und ermittelj; ob das gewählte Paar eine "Eins" oder "Null" darstellt. Die Leitungen 100 kommen bekanntlich von den Bitstellen höchster Ordnung der Zeichenstellen 2 bis 7. Eines der Tore 196 bis 206 leitet diese Information über die Bits höchster Ordnung zu den Oder-Schaltungen 208 und 210 (Fig. 4c) deren Aus gangs signal die bistabile Schaltung 212 einstellt. Wird diese Schaltung auf "Eins" gebracht, so bedeutet dies zwei benachbarte Fehlzeichen in einem Hauptspeicherwort. Der "Null"-Zustand dieser Schaltung bedeutet ein einzelnes Fehlzeichen. Die Signafeaus den Und-Schaltungen 179 bis 189 und der bistabilen Schaltung 174 werden ausserdem als Eingangs signale für die Und-Schaltungen 214 bis 236 (Fig. 4c) benutzt, die durch die bistabile Schaltung 212 zusätzlich gesteuert werden. Auf diese Weise kann das Vorliegen einer der Bedingungen B bis P (Fig. 1) bestimmt werden. Die Bedingung A wird unmittelbar durch den "Null"-

Zustand der bistabilen Schaltung I66 bestimmt und die Leitung 213 führt zu der Wahlschaltung für die Bedingung A (Fig. 4d, 4c, 4e).

Aus der in Fig. 4 gezeigten Zusammenstellung der Fig. 4a, 4b, 4c, 4d und 4e ist ersichtlich, dass die von den Und-Schaltungen 179 bis 189 und von der bistabilen Schaltung 174 erzeugten Impulse sich über die Leitungen 238 auf die T or schaltungen 240 bis 250 auswirken. Die Eingänge zu diesen Tor schaltungen kommen auf der Sammelleitung 102 an und bilden die Zeichen 2 bis 8 des Hauptspeicherregisters 6 der Fig. 4a und 4b. Der Zweck der Tor schaltungen 240 bis 250 ist es, das richtige Paar von Zeichenstellen im Speicherregister 6 auszuwählen, das die Adresse enthält, die im Hilfsspeicher anzusteuern ist. Die Ausgänge der Tore 240 bis 250 v/erden also zusammengeführt und gelangen zum Speicherregister des HilfsSpeichers.

In Fig. 4e sind die Leitungen A bis P links eingezeichnet; zusätzliche Eingänge zu den Und-Schaltungen 300 und 302 sind die Leitungen Lese-

0 0 9 8 21/15 41 ρ 14 74 347. 6

H74347

Zugriff und Schreib-Zugriff, die denen von Fig. 3 entsprechen. Die in Fig. 4e rechts angeschriebenen Funktionen werden durch die logischen Schaltungen derselben Figur verwirklicht. Die Ausgänge der Und-Schaltungen 300 und 302 führen zu den Fig. 8 bis 15 und dienen dort zur Auswahl der richtigen Eingabe-Ausgabe-Torschaltungen, die während des Lese- oder Schreib-Zugriffes gebraucht werden. Z.B. muss in Fig. 8 die Torschaltung 252 geöffnet werden, wenn kein Fehlzeichen während eines Lesezugriffes angetroffen wird. Der Torschaltung 252 ist eine Und-Schaltung 254 zugeordnet, als deren Eingangs signale Impulse auf Leitung 74 und auf Leitung AR dienen. Die Torschaltung 252 kann den Inhalt des Speicherregisters 6 während eines normalen Lese-Zugriffes auf die Ausgangsleitungen schleusen. Während eines normalen Schreib-Zugriffes ist die Torschaltung 256 der Fig. 12 in Betrieb. Die übrigen Torschaltungen 9, 10, 11, 13, 14, 15 werden durch die Ausgangs signale von Fig. 4e ausgewählt und von Impulsen der Leitung 72 vorbereitet. Jede Torschaltung (z. B. 252", 256 und entsprechende) haben als Eingangsleitungen Sammelleitungen, die zu Zeichenstellen entweder des Speicherregisters 6 vom Hauptspeicher oder des Speicherreigsters 6A vom HilfsSpeicher gehören. Die Abkürzung MDO bezieht sich z. B. auf den Datenausgang des Hauptspeichers und entspricht derselben Abkürzung von Fig. 4a und 4b. Die Abkürzung ADO bedeutet Datenausgang des Hilfsspeichers und entspricht derselben Bezeichnung wie Fig. 7. Die Abkürzung ADI bedeutet Dateneingang des Hilfsspeichers und entspricht der gleichen Bezeichnung wie in Fig. 7. Die Datenausgangsleitung 26 der Fig. 2 befördert während eines Lese-Zugriffs Daten vom Hauptspeicher , vom Hilfsspeicher oder von beiden Speichern; die Leitung 36 führt während eines Schreib-Zugriffes Daten zu den Speicherregistern des Haupt- und des Hilfsspeichers. Beide Leitungen, 26 und 36, enthalten einzelne Leitungen zu sechzehn Leitern, so dass jede einzelne Leitung ein Binärzeichen von acht Bits befördern kann.

Zur Erläuterung wird davon ausgegangen, dass das zweite Zeichen eines gegebenen Wortes im Speicherregister 6 fehlerhaft ist, weil ein oder meh-

009821/1541 Pi4 7' 347.6

rere Bits dieses Zeichens dauernd unbrauchbar sind. Bevor dieses Wort aus dem Speicherregister 6 als brauchbarer Ausgangswert entnommen werden kann, muss der Fehler entdeckt worden sein, so dass der Hilfsspeicher fehlerfrei Ersatzzeichen liefern kann; es sind jedoch auch noch die Zeichen ( I oder I_n zur Identifizierung der Fehlzeichen und die Zeichen zum Adresä eren der die Ersatzzeichen im HilfsSpeicher ent-

:' haltenden Adresse zu ermitteln.

f Aus Fig. 1 ist ersichtlich, dass die Bedingung C herrscht, wenn nur

das zweite Zeichen eines acht Zeichen enthaltenden Wortes des Haupt -

Speichers 2 fehlerhaft ist. Das Korrekturschema muss anzeigen, dass ; die Markierung I rechts von dem Fehlzeichen steht und dass die Y-

und X-Adressen im vierten und fünften Zeichen des fehlerhaften Haupt-

speicher-Wortes enthalten sind. Nachdem alle Markierung s-Schaltungen

134 bis 144 durch einen Impuls auf Leitung 146 (Fig. 4d) in den Zustand "Eins" gebfacht worden sind, wird während des Lese-Teiles des Hauptspeicherzyklus eine Prüfung auf eine Markierung I oder I gemacht. ' ix L

Beim gewählten Beispiel enthält der Block 86 des Speicherregisters 6 *_H das Zeichen 11111110, das die Verschlüsselung für eine rechte Markierung I darstellt. Die zweite Markie rungs schaltung 136 erhält auf ihrer , R

Eingangsleitung 124 kein Ungleich-Signal, so dass die zugeordnete bistabile Schaltung im "Eins¹-Z ustand bleibt; die Markierungsschaltung 136 ^ gibt also an die Und-Schaltung 150 kein Signal ab. Mangels Eingangssignal

von der Und-Schaltung 150 auf der Leitung 152 wird der Inverter 160 die ^ Und-Schaltungen 162 und 176 vorbereiten können . Ein Impuls auf Leitung

154 kann ans chi ies send die Und-Schaltung 162 passieren und die bistaj bile Schaltung 166 in den "Eins'i Zustand versetzen, was das Vorliegen

; einer Markierung speichert ; dieser Impuls erscheint, auch auf Leitung

, 58 (Fig. 3) und wirft den Impulsgenerator 62 an, Wenn die bistabile Schal-

tung 166 in ihr em "Eins "-Zustand ist, werden die Eingabe-Ausgabe-Schaltungen im Block 66 der Fig. 3 gesperrt und die besonderen Eingabe-Aus- . gäbe-Schaltungen im Block 71 werden (über Leitung 72) aktiviert.

009821/1SA1 P 14 74 347.6

' :Ά .1*

_₁₉_ 1Λ74347

Nachdem einmal die Markierung gefunden ist, die über die Schaltungen des Blockes 71 eine Kette von Vorgängen auslöst, erscheint aif Leitung 168 (Fig. 4 c) ein von dem Block 66 oder 71 herrührender Impuls, der eine "Eins" auf die zugeordneten Leitungen zur Bitstelle niedrigster Ordnung jedes Zeichens 2 bis 7 durchlässt. Der zweite Vergleich wird das Ergebnis "ungleich" haben, da die Markierung infolge der vorausgesetzten Bedingung C von Fig. 1 I lautet; die bistabile Schaltung

XV

136 (Fig. 4d) wird in ihren Zustand "Null" versetzt zugleich mit den bistabilen Schaltungen 134 bis 144. Die Und-Schaltung 150 gibt ein Ausgangssignal zur Leitung 152 und bereitet die Und-Schaltung en 156 und vor.

Ein jetzt auf Leitung 172 einlauf ender. Impuls kann die Und-Schaltung 170 zur Einstellung der bistabilen Schaltung 174 in den Zustand "Null" passieren; dies zeigt an, dass eine rechte Markierung vorliegt. Da die bistabile Schaltung 182 vor dem Auftreten des Impulses auf Leitung 17 2 im Zustand "Eins" war (infolge früherer Einstellung über Leitung 154), werden die Und-Schaltungen 214 und 216 (Fig. 4c) vorbereitet und die Oder-Schaltung 193 gibt einen Ausgangsimpuls ab. Letztere öffnet, über Leitung 193a, das Tor 200, dessen Eingang "Null" von dem höchststelligen Bit der Y-Adresse ein Signal zugeht. Es ist nämlich der Fig. zu entnehmen, dass ein einzelnes Fehlzeichen durch eine "Null" in der höchsten Bitstelle des Y-Adressceichens markiert, wird.

Auf der Ausgangsleitung 200 a des Tores 200 erscheint also ein Signal, das die Oder-Schaltung 210 (Fig. 4c) speist. Das Ausgangssignal der Oder-Schaltung stellt die bistabile Schaltung 212 über Leitung 210a in den Zustand "Null" und über Leitung 212a werden die Und-Schaltungen 214, 218, 222, 226, 230 und 234 vorbereitet. Da die Und-Schaltung 214 ein zweites Eingangssignal von Leitung 182b empfängt (Zustand "Eins" der bistabilen Schaltung 182 von Fig. 4d) , so¹ wird die Leitung C erregt. An diese Leitung ist (Fig. 4e) die Leitung 301 angeschlossen,

00982 1 / 1 5A 1 ρ 14 74 347.6

so dass über die Oder-Schaltung 303 die Und-Schaltung 300a vorbereitet wird. Da eine Lese-Operation vorliegt, wird die Und-Schaltung 300a durchlässig (bei einer Schreib-Operation wäre 30Za in Betrieb). Beim Lese-Vorgang ist also die Leitung 308 erregt, an welche die Schlüsselzeichen (C + K + N)R angeschrieben sind. Dieses Signal bereitet die Und-Schaltung 310 der Fig. 10 vor. Aus Fig. 4e ist weiter zu entnehmen, dass über die Leitung C eine mit dem Schlüsselzeichen CR bezeichnete Leitung erregt wird, welche über Leitung 316 in Fig. 10 die Und-Schaltung 312 vorbereitet. Die Schaltungslogik muss nämlich die Korrektur eines einzelnen Fehlzeichens und zweier benachbarter Fehlzeichen ermöglichen.

Ein nun folgendes Signal auf Leitung 72 (Fig. 10) lässt die Und-Schaltungen 310, 312, 314 usw. durchlässig werden, die im Block 71 der Fig. 3 enthalten sind. Im gewählten Beispiel liegt nur ein Fehlzeichen vor, so dass (in Fig. 10) nur die Und-Schaltung 312 durchlässig wird . Beiläufig ist festzustellen, dass die Aus gangs signale der Torschaltung 318 aus einem Wort bestehen, dessen erstes Zeichen (MDO Nr. 1) aus dem

auptspeicher, dessen zweites bis fünftes Zeichen (ADO Nr. 1 bis Nr. 4) aus dem Hilfsspeicher und dessen sechstes bis achtes Zeichen (MDO Nr. bis Nr. 8) aus dem Hauptspeicher kommen. Die T or schaltung en 320 und 322 liefern das sechste Zeichen für das korrigierte Wort bei Feststellung eines einzelnen Fehlzeichens oder zweier benachbarter Fehlzeichen. Die Torschaltung 320 wird betätigt, um aus dem Hauptspeicher ein Zeichen als sechstes Zeichen des korrigierten Wortes zu bekommen, wenn die Bedingung C von Fig. 1 besteht; die Torschaltung 322 dient zur Lieferung des sechsten Zeichens des korrigierten Wortes aus dem Hilfsspeicher, wenn die Bedingung K der Fig. 1 vorliegt. Die verschiedenen Ausgangswerte der Fig. 8 bis 11 liefern Korrekturzeichen aus einem Hilfsspeicher durchsetzt mit unkorrigierten Zeichen aus dem Hauptspeicher während eines Lese-Zugriffs und die Fig, 12 bis 15 zeigen die entsprechenden Eingangsdaten bei einem Schreib-Zugriff, wobei Korrekturzeichen aus einem Hilfsspeicher mit unkorrigierten Zeichen aus dem Hauptspeicher ver-

009821/1541 pi4 74 347.6

U74347

mischt sind» Die Art der Kombination von Zeichen aus Haupt- und Hilfs· speicher wird durch die logischen Schaltungen hauptsächlich der Fig. 4 und 8 bis 15 bewirkt.

^009821/1541 P ,7 74 347.6

Claims

-22- Η7Α347 PATENTANSPRÜCHE

1. Einrichtung zum Betrieb von wortorientierten Digitalspeichern

mit einem einen Lese- und einen Schreib-Teil enthaltenden Speicherzyklus und mit defekten Speicherelementen in einigen Zeichen eines Wortes, gekennzeichnet durch einen Fehlerprüfer (43) zur Ermittlung der Lage einer Defektstelle in einem angesteuerten Spei eher wort und der Adresse in einem Hilf s speicher, an welcher die infolge des Defektes im Speicher nicht speicherbaren Daten aufgenommen werden und durch Steuer schaltungen (71) die beim Vorliegen eines Defektes den Hilfsspeicher zur Aufnahme oder Abgabe der im Speicher nicht speicherbaren Daten anrufen.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass neben

jeder Defektstelle des Speichers in benachbarten Speicher stellen eine den Defekt und seinen Umfang angebende Markierung sowie die Adresse der Hilf speicher stelle eingetragen wird, welche die im Speicher nicht speicherbaren Daten aufnimmt, dass der Fehlerprüfer (43) die Defektstelle durch Abtasten des Speicherregisters (6) während des Leseteils eines Speicherzyklus ermittelt, dass die Steuerschaltungen (71) den Anruf der durch die Adressen aus dem Speicherregister (6) bestimmten Speicher stellen des Hilfsspeicher s bewirkt und dass Tor schaltungen (24; 34) die Reihenfolge der Eingabe bzw. Ausgabe der Speicherwerte z. B. aus dem Speicher und dem Hilfsspeicher steuern.

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, dass

der Fehlerprüfer (43) zwischen zwei Arten von Markierungen unterscheidet, die angeben, ob die Defektstelle rechts oder links von der Markierung liegt.

009821/1541 ρ 14 74 347.6

147434?

4. Einrichtung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet,

dass bei Defektstellen in einem oder mehreren Zeichen eines Wortes die Markierung in einer angrenzenden Zeichenstelle eingetragen wird und dass die in der Markierung benachbarten Zeichenstellen enthaltenen Adressen Spei eher stellen des HilfsSpeichers definieren, deren Inhalt das oder die Zeichen mit Def cktstellen Sowie die Zeichen mit der Markierung und den Adressen ersetzt.

009821/15/»!

Leerseite