DE1464696B2 - Verfahren zum herstellen einer esaki diode insbesondere mit einem halbleiterkoerper aus germanium - Google Patents

Verfahren zum herstellen einer esaki diode insbesondere mit einem halbleiterkoerper aus germanium

Info

Publication number
DE1464696B2
DE1464696B2 DE19631464696 DE1464696A DE1464696B2 DE 1464696 B2 DE1464696 B2 DE 1464696B2 DE 19631464696 DE19631464696 DE 19631464696 DE 1464696 A DE1464696 A DE 1464696A DE 1464696 B2 DE1464696 B2 DE 1464696B2
Authority
DE
Germany
Prior art keywords
plane
semiconductor body
junction
doped
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19631464696
Other languages
English (en)
Other versions
DE1464696A1 (de
Inventor
Samuel Sung Soon Poughkeepsie NY Im (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1464696A1 publication Critical patent/DE1464696A1/de
Publication of DE1464696B2 publication Critical patent/DE1464696B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

Die Erfindung befaßt sich mit der Herstellung einer Esaki-Diode oder Tunnel-Diode. Das Herstellungsverfahren nach der Erfindung bezieht sich insbesondere auf Germanium-Tunneldioden.
Wie die gewöhnliche Halbleiterdiode, so ist auch die Tunnel-Diode ein Zweipol-Halbleiterbauelement mit einem Halbleiterkörper oder mit einer Zone des einen Leitfähigkeitstyps, die von einer anderen Zone des entgegengesetzten Leitfähigkeitstyps durch eine gleichrichtende Sperrschicht oder durch einen PN-Übergang getrennt ist.
Anders als die gewöhnliche Halbleiterdiode hat die Tunnel-Diode, auch Esaki-Diode genannt, einen scharfen PN-Übergang bei entarteter Dotierung der beiden Seiten dieses Überganges. Der Dotierungspegel liegt größenordnungsmäßig bei 10U) Störstoffatomen pro ecm oder mehr. Dies sind etwa vier oder fünf Größenordnungen mehr als die normale Dotierung beim gewöhnlichen Halbleiterbauelement.
Zwischen den entartet dotierten Zonen entgegengesetzten Leitfähigkeitstyps tritt beim Gebrauch der Diode das bekannte Phänomen des quantenmechanischen Tunnels auf. Eine solche Diode zeigt in ihrer Strom-Spannungs-Kennlinie bei einer in Durchlaßrichtung gepolten Vorspannung einen negativen Widerstandsbereich.
Der Tunneleffekt der sehr hoch dotierten Diode vermeidet den Nachteil der Minoritätsträger-Driftzeit der meisten normal dotierten Halbleiterbauelemente. Werden kritische Störstellenkonzentrationen im P-Gebiet und N-Gebiet einer Halbleiterdiode überschritten, so treten, wie Esaki erstmals gezeigt hat, neben den bekannten Minoritätsträger-Transportphänomenen auch Majoritätsträger-Transportphänomene auf, die bei kleinen Vorwärtsspannungen und Rückwärtsspannungen durch den quantenmechanischen Tunneleffekt beschrieben werden. Infolge der hohen Dotierung liegt das Fermi-Niveau im N-Gebiet im Leitungsband und im P-Gebiet im Valenzband. Diese beiden Valenzbänder überlappen sich.
Dadurch wird die Tunnel-Diode zu einem schnellarbeitenden Bauelement, was für viele Zwecke, wie beim Schalten mit hoher Geschwindigkeit und bei der Erzeugung von Schwingungen sehr hoher Frequenz, wünschenswert ist.
Als Material für den Halbleiterkörper oder HaIbleiter-Ausgangsplättchen hat man bei der Herstellung von Tunnel-Dioden bereits die verschiedensten HaIbleiterstoffe, wie Germanium, Silicium, Siliciumkarbid und intermetallische Verbindungen verwendet. Das Ausgangsplättchen ist sehr oft vom Leitfähigkeitstyp N und mit einem aktiven Störstoff stark dotiert, was durch die verschiedenartigsten, an sich bekannten Methoden zustande gebracht werden kann.
Starkes Dotieren bei der Kristallzüchtung, Abkühlen stark dotierter Lösungen und die Festkörperdiffusion sind sämtlich bei Materialien wie Germanium praktiziert worden. Es sollte anzunehmen sein, daß auch Material vom P-Leitfähigkeitstyp als Ausgangsmaterial für die Plättchen bei Tunnel-Dioden verwendet werden kann. Zur Zeit werden die meisten Tunnel-Dioden durch Schaffung eines PN-Überganges nach der Legierungsmethode zwecks Bildung eines scharfen PN-Überganges hergestellt. Wenn man als Ausgangsmaterial des Plättchens Halbleitermaterial, wie Germanium, vom N-Leitfähigkeitstyp benutzen würde, dann werden der PN-Übergang und seine zugehörige rekristallisierte P-Typzone gewöhnlich durch die Verwendung von Akzeptorstörstoffen, wie Gallium, Indium, Aluminium, Bor oder andere Legierungen, entartet.
Die Auswahl des Materials für das Ausgangsplättchen ist gewöhnlich durch Faktoren bestimmt, wie Materialkosten, leichte Fabrikation und durch besondere Wünsche für die elektrischen Eigenschaften der Tunnel-Dioden. Zum Beispiel haben Tunnel-Dioden aus Germanium höhere Werte für das Verhältnis des Spitzenstromes zum Talstrom als Tunnel-Dioden aus Silicium. Auf der anderen Seite haben sie größere Abweichungen in der Betriebsspannung. Intermetallische Verbindungen, wie Gallium-Arsenid, können noch bei hohen Temperaturen betrieben werden und sind gewöhnlich kostspieliger als Germanium oder Silicium. Tunnel-Dioden aus Germanium haben sich wegen ihrer leichten Herstellbarkeit und wegen des oben erörterten hohen Verhältnisses von Spitzenstrom zu Talstrom als besonders günstig erwiesen. Bei manchen Anwendungen ist es wünschenswert, daß solche Halbleiterbauelemente höhere Werte des Verhältnisses von Spitzenstrom zu Talstrom aufweisen, als dies bisher erreichbar war. Außerdem ist es vorteilhaft, die Kapazität der Tunnel-Dioden kleiner zu haben, um deren elektrische Leistung zu verbessern.
Bis jetzt ist die Signalübertragungsgeschwindigkeit einer Tunnel-Diode durch das Ausmaß der Dotierungs- oder Störstoffkonzentration festgelegt worden.
Höhere Dotierungskonzentrationen werden zu höheren Geschwindigkeiten führen. Jedoch sind nach höheren Konzentrationen von Leitfähigkeit bestimmenden Störstoffen, die man einem Halbleiterkörper nutzbar einverleiben kann, Grenzen gesetzt. Überdotierung kann nämlich zu einer unerwünschten polykristallinen Struktur führen. Es würde daher wünschenswert sein, die Arbeitsgeschwindigkeit einer Tunnel-Diode, wenn möglich, während des Herstellungsprozesses durch andere Mittel als durch die Höhe des Dotierungspegels zu kontrollieren oder festzulegen. Mit dieser Aufgabe befaßt sich die Erfindung.
Für ein Verfahren zum Herstellen einer Esaki-Diode, insbesondere mit einem Halbleiterkörper aus Germanium, besteht danach die Erfindung darin, daß zum Bilden des Esaki-Übergangs die den einen Leitfähigkeitstyp bildenden Fremdstoffe in eine solche Oberfläche des mit Fremdstoffen des anderen Leitfähigkeitstyps entartet dotierten Halbleiterkörper eingebracht werden, die innerhalb eines Bereiches von 10 bis 55° gegen die [lll]-Ebene geneigt ist.
Damit wird eine Esaki-Diode gewonnen, die sich gegenüber den bekannten Esaki-Dioden durch ein größeres Verhältnis des Spitzenstromes zum Talstrom und auch ein günstiges Verhältnis der Kapazität zum Spitzenstrom auszeichnet.
Die Erfindung vermag in besonders einfacher Weise sowohl Signalübertragung als auch das Verhältnis des Spitzenstromes zum Talstrom zu kontrol-Heren.
Die nadh der Erfindung hergestellte Tunnel-Diode enthält einen Halbleiterkörper von einem gegebenen Leitfähigkeitstyp, dessen Dotierungspegel den Wert 1 · 1019 bis 2 · 1020 Atome pro ecm aufweist und dessen orientierte Fläche im wesentlichen parallel zu einer kristallograp'hischen Ebene innefhalb des Bereiches von 10 bis 55° zur [lll]-Ebene liegt. Die Tunnel-Diode enthält auch innerhalb des Halbleiterkörpers
einen scharfen PN-Übergang, der durch Einführung von Störstoff des entgegengesetzten Leitfähigkeitstyps in ausreichender Konzentration an der vorstehend erwähnten Ebene zur Entartung eines Teiles des Halbleiterkörper gebildet wird. Die Tunnel-Diode enthält fernerhin elektrische Anschlüsse an den Halbleiterkörper vom obenerwähnten gegebenen Leitfähigkeitstyp und an den entarteten Teil vom vorstehend erwähnten entgegengesetzten Leitfähigkeitstyp.
Ebenfalls in Übereinstimmung mit der Erfindung umfaßt das Verfahren zur Herstellung einer Tunnel-Diode die Bildung einer Fläche in einem entartet dotierten Körper aus Halbleitermaterial des einen Leitfähigkeitstyps, welche im wesentlichen parallel zu einer kristallographischen Ebene innerhalb von 10 bis 55C gegen die [lll]-Ebene orientiert ist.
Das Verfahren nach der Erfindung umfaßt fernerhin die Bildung einer entartet dotierten Zone des entgegengesetzten Leitfähigkeitstyps in der vorerwähnten einen Fläche, welche von dem Körper durch einen PN-Übergang mit einer schmalen Übertragungsschicht getrennt ist. Das Verfahren enthält außerdem die Anbringung elektrischer Anschlüsse an den Halbleiterkörper und an die entartet dotierte Zone.
Die Erfindung sei nachstehend an Hand der Zeichnungen für eine beispielsweise Ausfü'hrungsform näher erläutert.
Fig. la ist eine vergrößerte Grundrißdarstellung einer gemäß der Erfindung hergestellten Tunnel-Diode;
Fig. Ib ist eine Schnittzeichnung gemäß der Linie 1 b-\ b in F i g. 1 a;
Fig. 2 zeigt eine Strom-Spannungs-Kennlinie, die zur Erklärung einer vorteilhaften Eigenschaft des Bauelements nach Fig. 1 nachstehend herangezogen wird;
F i g. 3 ist ein Diagramm zur Abhängigkeit des Verhältnisses von Spitzenstrom zu Talstrom bei der Erfindung in Verbindung mit F i g. 1;
F i g. 4 zeigt ein Diagramm zur Abhängigkeit des Verhältnisses der Kapazität zum Spitzenstrom, das ebenfalls zur Erläuterung der Erfindung benutzt wird.
Die Vorrichtung nach Fig. la und 1 b enthält einen Halbleiterkörper oder ein Ausgangsplättchen 10 aus einem Halbleitermaterial von einem gegebenen Leitfähigkeitstyp, dessenDotierungspegel den Wert von 1 · 1019 bis 2 · 1020 Atome pro ecm hat und der eine im wesentlichen parallel zu einer kristallographischen Ebene innerhalb von 10 bis 55° zur [lll]-Ebene orientierte Fläche enthält.
Nach einer besonderen Ausführungsform des Erfindungsgedankens ist das Plättchen 10 aus Germanium hergestellt, dessen Verunreinigungspegel oder Dotierungskonzentration den eben erwähnten Betrag hat. Insbesondere ist für einige besondere Anwendungsfälle das Material in attraktiver Weise aus P-Typ-Germanium, das mit Gallium in einer Konzentration in der Größenordnung von 5 ■ 1019 Atome pro ecm dotiert ist.
Die gewünschte, obenerwähnte kristallographische Ebene wird in an sich bekannter Weise durch ein Materialabtragverfahren an einem einzelnen Germaniumkristall gebildet, der optisch oder durch eine Röntgenstrahlmethode orientiert ist. Wie anschließend ausgeführt wird, können verschiedene kristallographische Ebenen innerhalb des Bereiches von 10 bis 55° zur [lll]-Ebene verwendet werden, was von der besonderen Charakteristik abhängig ist, die man von der Tunnel-Diode verlangt.
Die Tunnel-Diode umfaßt außerdem einen scharfen PN-Übergang 11 im Plättchen 10 (s. Fig. Ib), der durch Einführung, z. B. auf dem Wege des Einlegierens, eines Störstoffes des entgegengesetzten oder N-Leitfähigkeitstyps an der erwähnten kristallographischen Ebene in ausreichender Konzentration gebildet wird, womit ein Teil des Plättchens entartet wird.
Zuerst wird ein isolierendes Stück 12 aus einem passenden Material, wie Siliciummonoxyd oder Quarz, innig mit einem Teil der oberen Oberfläche des Germaniumplättchens 10 verbunden. Diese Oberfläche entspricht der gewünschten kristallographischen Ebene. Das Bauteil 12 wird auf die obere Oberfläche des Plättchens 10 durch Aufdampfen einer Schicht aufgebracht, deren Dicke in der Größenordnung von 3,8 um, deren Länge etwa 0,13 mm und deren Breite etwa von denselben Abmessungen ist.
Das Aufdampfen kann in der konventionellen Weise durch Aufdampfen des Siliciummonoxyds über eine Blendenmaske aus Molybdän durchgeführt werden.
Als nächstes wird eine elektrisch leitende Schicht 13 vorzugsweise mit einem Oberflächenteil des Gliedes 12 durch Aufdampfen in der an sich bekannten Weise über eine Öffnung einer Molybdänmaske verbunden. Als leitende Schicht 13 hat sich eine reine Nickelhaut oder eine dünne Silberschicht, die auf einer dünnen Chromschicht niedergeschlagen ist, einwandfrei bewährt.
Danach wird eine Elektrode 14 innig mit einem Teil der leitenden Schicht 13 verbunden, und ein überhängender Teil 15 der Elektrode 14 wird an das Plättchen 10 anlegiert. Die Elektrode 14 ist vorzugsweise ein Legierungsglied oder Legierungskügelchen, welches insbesondere vorteilhaft 2 % Arsen, 5 % Antimon, 58% Zinn und 35 0O Blei enthält. Natürlich können auch andere Zusammensetzungen der eben erwähnten Element verwendet werden. Das Kügelchen kann dem Gewichte nach enthalten: Arsen innerhalb des Bereiches von 0,1 bis 5%, Antimon innerhalb des Bereiches von 0,1 bis 10%, Zinn innerhalb des Bereiches von 15 'bis 80%, der Rest ist Blei.
Die Elektrode 14 kann fest mit einem Teil der leitenden Schicht 13 und mit einem Teil des Plättchens 10 durch Aufdampfen eines Kügelchens verbunden werden, welches seine vier Legierungskomponenten über die Öffnung in einer geeigneten Molybdänmaske bindet. Alternativ können die Komponenten der Pille aufeinanderfolgend auf die exponierten Teile des Metallfilms 13 und des Plättchens aufgedampft werden, wobei das Arsen zwischen dem Aufdampfen von zwei anderen Komponenten aufgedampft wird.
Das Arsen ist offenbar als der aktive Störstoff der Legierungspille anzusehen, der beim Legieren mit dem Germaniumplättchen 10 den Übertragungsbereich der Tunnel-Diode auf etwa 75 Angström verjüngt und eine entartete N-Typ-Germanium-Zone am Überhang 15 erzeugt.
Die Vorrichtung nach der Erfindung enthält fernerhin elektrische Anschlüsse für den P-Typ-Halbleiterkörper 10 und für den entarteten Teil oder Überhang 15 vom N-Leitungstyp. Dazu wird eine Verbindung in Form eines dünnen Drahtes 16 mit dem Metallfilm 13 in geeigneter Weise durch die Methode der
thermischen Kompressionsbindung hergestellt. Diese Methode ist an sich bekannt und von H. Christensen in der Zeitschrift Bell Laboratories Record, April 1958, S. 127 bis 130, unter dem Titel »Electrical Contact with Thermo-Compiession Bonds« beschrieben.
Bei diesem thermischen Verbindungsverfahren werden Hitze und Druck über ein meißelartig geschärftes Werkzeug am Ende des Leiters 16, der auf dem Metallfilm 13 ruht, angewandt, um so eine gute mechanische und elektrische Verbindung an der Stelle der Verbindung zu bewirken. An der unteren Oberfläche des Halbleiterplättchens wird mit einem ohmschen Lötmittel ein Leiter in Form einer Metallplatte 17 festgemacht, so daß mit dem Draht 16, dem Film 13 und der Elektrode 14 elektrische Anschlüsse auf entgegengesetzten Seiten des PN-Übergangs gebildet sind.
Zur Reduzierung der Größe des PN-Übergangs 11 auf einen Wert, welcher zu der gewünschten Strom-Spannungs-Kennlinie nach F i g. 2 führt, wird ein Atzverfahren benutzt. Dieses entfernt Material auf den oberen Teilen des Halbleiterplättchens, so daß das isolierende Teil 12 jetzt über einen Teil des Plättchens, wie in Fig. Ib gezeigt, übersteht.
Nachstehend sei der Legierungsprozeß kurz erläutert. Da Arsen bei einer Temperatur von über 600° C sublimiert und da Arsen zu den Elementen des Mehrkomponentenmaterials gehört, das zur Bildung der Elektrode 14 und des PN-Übergangs 11 benutzt wurde, ist es nicht ratsam, die Legierungstemperaturen größer als etwa 600c C zu machen. Das Legieren kann durch Starten mit der Mehrkomponentenpille und des Plättchens bei Raumtemperatur bewerkstelligt werden, woran sich die Einführung des Systems in einen Legierungsofen anschließt, so daß die Temperatur des Systems in mehreren Sekunden, etwa 5 Sekunden, bis auf etwa 600° C anwächst. Darauf werden System und Ofen schnell auf Zimmertemperatur abgekühlt.
Der Erfinder konnte noch keine Erklärung dafür
ίο finden, warum ein Halbleiterbauelement bei der Bildung eines PN-Übergangs durch Einführung einer ersten Type von Leitfähigkeit bildender Verunreinigung in eine vorgegebene Fläche eines entartet dotierten Halbleiterkörpers der entgegengesetzten Leitfähigkeitstype quantenmechanisches Tunneln zeigt, wenn diese Fläche im wesentlichen parallel zu einer Fläche innerhalb eines Bereiches von 10 bis 55° zur [lll]-Ebene orientiert ist. Die folgenden Darlegungen werden jedoch dazu beitragen, die diesbezügliehen Verdienste des Erfinders erkennen zu lassen. Bisher ist es üblich gewesen, eine Tunnel-Diode durch Einlegieren eines Störstoffkörpers an der kristallographischen [lll]-Ebene eines entartet dotierten Plättchens herzustellen. Die folgende Tabelle zeigt das Verhältnis des Spitzentunnelstromes JP zum Talstrom Jv bei Tunnel-Dioden, die aus zehn Ausgangsplättchen hergestellt sind, die wiederum aus einem Kristallschnitt auf der [lll]-Ebene gewonnen sind und von zehn Plättchen aus dem Kristallschnitt auf den [211]- und [221]-Ebenen und von einer Ebene 20° zur [lll]-Ebene in der oben erklärten Weise.
Kristall Ebene JP:JV-
Bereich		 Ebene Bereich
1
2
3		 [111]
[111]
[111]		 2,4-5,3
5,7-8,4
1,1-3,24		 [211]
[221]
200Zu[IIl]		 9,5-12,1
9,9-12,5
9,2-11,8
Aus der Tabelle ist zu ersehen, daß bei einem Material eine Vergrößerung des Verhältnisses des Spitzenstromes zum Talstrom bei einer Tunnel-Diode erreicht werden kann, wenn man als geplante kristallographische Ebenen andere als die [Uli-Ebene verwendet.
Fig. 3 zeigt graphisch die Ausbildung des Verhältnisses des Spitzenstromes zum Talstrom einer Tunnel-Diode, wenn das Einlegieren am Plättchen an verschiedenen kristallographischen Ebenen durchgeführt wird. Auf der Ordinatenachse ist das Verhältnis des Spitzenstromes zum Talstrom aufgetragen, während die Abszissenachse eine Gradeinteilung zu den verschiedenen kristallographischen Ebenen, die dort mit eingetragen sind, enthält.
Es ist zu ersehen, daß die [lll]-Ebene bei 0° nachgewiesen ist, die [221]-Ebene liegt annähernd bei 15° von der [Ul]-Ebene weg, und zwar auf einer Seite dieser Ebene. Die [110]-Ebene liegt auf der gleichen Seite etwa 35° davon ab.
Die [211]-Ebene ist etwa 20° von der [lll]-Ebene auf der anderen Seite entfernt, während die [100]-Ebene etwa 55° davon auf derselben Seite liegt.
Die vertikalen Linien im Schaubild spiegeln die Streuung der Werte bei den verschiedenen Gradwerten wieder, die in jedem Falle beim Experimentieren mit 40 Tunnel-Dioden zustande kam. Der kleine Kreis in jeder Vertikallinie repräsentiert den Mittelwert.
Nach dem Schaubild ist das Verhältnis des Spitzenstromes zum Talstrom am niedrigsten für die [Hl]-Ebene. Ein beachtlicher Zuwachs dieses Verhältniswertes besteht, wenn eine Ebene verwendet ist, die wenigstens 10° von der [lll]-Ebene weg ist.
Es ist auch aus dem Schaubild zu ersehen, daß der Mittelwert des Verhältnisses des Spitzenstromes zum Talstrom im Bereich von 10 bis 55° zur [Ul]-Ebene nicht stark variiert und daß der Bereich von 10 bis 20° sehr attraktiv zu sein scheint. Es erscheint auch, daß es wünschenswert ist, eine Tunnel-Diode durch Errichtung eines PN-Übergangs in einer Plättchenfläche zu errichten, welche irgendeiner der Schar der [100]-, der [2U]-, der [221]- und der [H0]-Ebenen entspricht.
F i g. 4 ist in der Konstruktion ähnlich der F i g. 3 mit der Ausnahme, daß die Ordinatenachse das Verhältnis der Kapazität zum Spitzenstrom darstellt. Da die Signalübertragungsgeschwindigkeit einer Tunnel-Diode umgekehrt proportional zu ihrer Kapazität ist, gibt die höhere Zähl auf der Ordinatenachse die niedere Arbeitsgeschwindigkeit des Bauelementes wieder. Danach führt die Verwendung einer kristallographischen Ebene mit etwa 10 bis 20° gegen die [lll]-Ebene in einer Tunnel-Diode zu einer Vor-
richtung mit hoher Arbeitsgeschwindigkeit. Eine Ebene im Bereich von etwa 20 bis 35° von der [Uli-Ebene ist für eine Tunnel-Diode mit mittlerer Arbeitsgeschwindigkeit, während eine Ebene im Bereich von über 35 bis 55° von der [lll]-Ebene für langsam arbeitende Vorrichtungen wünschenswert ist.
Durch die Benutzung einer Ebene im Bereich von etwa 10 bis 20° gegen die [lll]-Ebene kann auc'h die beste Gleichförmigkeit in der Arbeitsgeschwindigkeit der Bauelemente erhalten werden, wie aus den kurzen Vertikallinien zu entnehmen ist.
Wie aus den vorstehenden Darlegungen hervorgeht, wird die Signalübertragungsgeschwindigkeit einer Tunnel-Diode durdh Auswahl der kristallographischen Ebene gesteuert, in die man legiert, um den PN-Übergang zu bilden. Damit hat man ein äußerst wichtiges Werkzeug bei der Herstellung solcher Vorrichtungen in der Hand und vermeidet einige kritische Probleme, auf die man bisher in Verbindung mit der starken Dotierung in den Halbleiterzonen gestoßen war. Zusätzlich ist eine größere Freiheit bei der Übertragungsgeschwindigkeit einer Tunnel-Diode gewährleistet. Der Konstrukteur hat jetzt ein weiteres Steuerungsmittel für die Gewinnung eines hohen Wertes für das Verhältnis von Spitzenstrom zu Talstrom in der Hand.
Während die Erfindung im Zusammenhang mit der Bildung des PN-Überganges der Tunnel-Diode durch einen Legierungsverfahrensschritt vorstehend beschrieben worden ist, sind natürlich auch andere Methoden anwendbar, wie z. B. die Anwendung des epitaktischen Dampfniederschlages zur Bildung eines passenden PN-Übergangs. Ein solches Verfahren, das auch hier verwendet werden kann, ist in der USA.-Patentschrift 3014820 unter der Bezeichnung »Vapor Grown Semiconductor Device« beschrieben.

Claims (9)

Patentansprüche:
1. Verfahren zum Herstellen einer Esaki-Diode, insbesondere mit einem Halbleiterkörper aus Germanium, dadurch gekennzeichnet, daß zum Bilden des Esaki-Übergangs die den einen Leitfähigkeitstyp bildenden Fremdstoffe in eine solche Oberfläche des mit Fremdstoffen des anderen Leitfähigkeitstyps entartet dotierten Halbleiterkörpers (10) eingebracht werden, die innerhalb eines Bereic'hes von 10 bis 55° gegen die [lll]-Ebene geneigt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß innerhalb eines Bereiches von 10 bis 55° zur [lll]-Ebene eine Materialabtragung durchgeführt wird.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der PN-Übergang (11) in einer Fläche des entartet dotierten Halbleiterkörpers (10) gebildet wird, deren Orientierung parallel zur kristallographischen [211]-Ebene oder [221]-Ebene oder [110]-Ebene oder [100]-Ebene liegt.
4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß der Halbleiterkörper mit 1019 bis 2-1020 Störatomen pro ecm dotiert wird.
5. Verfahren nach den Ansprüchen 1 bis 4, dadurc'h gekennzeichnet, daß der Halbleiterkörper P-leitendes Germanium enthält, das mit Gallium in einer Konzentration von 10in bis 2· IO20 Atomen pro ecm dotiert wird.
6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß der PN-Übergang im Halbleiterkörper (10) durch Legierung aus einer Legierungspille (14) gebildet wird, welche Arsen, Antimon, Zinn oder Blei enthält.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Legierungspille 2% Arsen, 5% Antimon, 58 %> Zinn und 35 0Zo Blei enthält.
8. Verfahren nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß die entartet dotierten Halbleiterzonen durch einen PN-Übergang mit einer schmalen Übertragungsschicht getrennt werden.
9. Verfahren nach den Ansprüchen 1 bis 8, dadurch gekennzeichnet, daß auf einer Oberfläche eines Halbleiterplättchens (10), welche einer kristallographischen Ebene entspricht, deren Lage um 10 bis 55° von der Lage der [lll]-Ebene abweicht, teilweise eine isolierende Schicht (12) aufgebracht ist, daß auf diese isolierende Schicht (12) eine elektrisch leitende Schicht (13) aufgetragen wird und daß wiederum auf diese elektrisch leitende Schicht (13) eine überhängende Elektrode (14) aufgesetzt wird, die an der überhängenden Stelle (15) an den Plättchenkörper (10) anlegiert wird.
Hierzu 1 Blatt Zeichnungen 109 524/110
DE19631464696 1962-06-20 1963-06-20 Verfahren zum herstellen einer esaki diode insbesondere mit einem halbleiterkoerper aus germanium Pending DE1464696B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US20386462A 1962-06-20 1962-06-20

Publications (2)

Publication Number Publication Date
DE1464696A1 DE1464696A1 (de) 1968-11-21
DE1464696B2 true DE1464696B2 (de) 1971-06-09

Family

ID=22755631

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19631464696 Pending DE1464696B2 (de) 1962-06-20 1963-06-20 Verfahren zum herstellen einer esaki diode insbesondere mit einem halbleiterkoerper aus germanium

Country Status (3)

Country Link
US (1) US3258660A (de)
DE (1) DE1464696B2 (de)
GB (1) GB1039789A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3354361A (en) * 1965-06-10 1967-11-21 Gen Electric Sandwiched construction for a tunnel diode

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE549320A (de) * 1955-09-02
NL247746A (de) * 1959-01-27
US3109758A (en) * 1959-10-26 1963-11-05 Bell Telephone Labor Inc Improved tunnel diode
US3121828A (en) * 1961-09-18 1964-02-18 Ibm Tunnel diode devices and the method of fabrication thereof

Also Published As

Publication number Publication date
DE1464696A1 (de) 1968-11-21
US3258660A (en) 1966-06-28
GB1039789A (en) 1966-08-24

Similar Documents

Publication Publication Date Title
DE961913C (de) Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen
DE1056747C2 (de) Verfahren zur Herstellung von mehreren p-n-UEbergaengen in Halbleiterkoerpern fuer Transistoren durch Diffusion
DE977615C (de) Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements
DE1032404B (de) Verfahren zur Herstellung von Flaechenhalbleiterelementen mit p-n-Schichten
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE1024640B (de) Verfahren zur Herstellung von Kristalloden
DE1179646B (de) Flaechentransistor und Verfahren zu seiner Herstellung
DE2735937C2 (de) Flüssigphasenepitaxie-Verfahren zur Herstellung von Halbleiter-Heterostrukturen
DE2756268C2 (de) Temperaturkompensierte Bezugsspannungsdiode
DE2405935C2 (de) Verfahren zur Diffusion von Dotierstoffatomen eines ersten Leitungstyps in eine erste Oberfläche eines Halbleiterkörpers mit einem zweiten Leitungstyp
DE1113035B (de) Flaechendiode mit einem scharfen pn-UEbergang und Tunneleffekt sowie Verfahren zu ihrer Herstellung
DE1213920B (de) Halbleiterbauelement mit fuenf Zonen abwechselnden Leitfaehigkeitstyps
DE1214790C2 (de) Leistungsgleichrichter mit einkristallinem Halbleiterkoerper und vier Schichten abwechselnden Leitfaehigkeitstyps
DE1514368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2848925A1 (de) Lawinen-photodiode mit heterouebergang
DE3687049T2 (de) Bipolare eigenschaften aufweisender transistor mit heterouebergang.
DE1150456B (de) Esaki-Diode und Verfahren zu ihrer Herstellung
DE1564940B1 (de) Verfahren zur Herstellung einer Halb leiteranordnung sowie danach hergestellte Anordnung, insbesondere Transistor
DE1950478A1 (de) Halbleiterbauelement mit steuerbarer Kapazitaet
DE2917165C2 (de) Verfahren zum Verbinden eines Siliziumsubstrats mittels Aluminiumlots mit wenigstens einer Elektrode
DE1464696C (de) Verfahren zum Herstellen einer Esaki Diode, insbesondere mit einem Halbleiter korper aus Germanium
DE1464696B2 (de) Verfahren zum herstellen einer esaki diode insbesondere mit einem halbleiterkoerper aus germanium
DE2721744A1 (de) Heterojonctions-transistor
EP1095410B1 (de) Halbleiteranordnung mit ohmscher kontaktierung und verfahren zur kontaktierung einer halbleiteranordnung
DE2153196A1 (de) Elektrolumineszenz-Anzeigevorrichtung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971