DE1279747B - Speicherzelle - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES 4SiSfWWs PATENTAMT Int. α.:

GlIc

AUSLEGESCHRIFT

Deutsche Kl.: 21 al - 37/52

Nummer: 1279 747

Aktenzeichen: P 12 79 1'47.,6-53 (J 30614)

Anmeldetag: 14. April 1966

Auslegetag: 10. Oktober 1968

Die Erfindung betrifft eine Speicherzelle eines wortorganisierten Matrixspeichers, die an den Kreuzungspunkten der koordinatenbestimmenden Wort- und Bitleitungen angeordnet ist, mit einem Transistor, an dessen Basis ein zweier stabiler elektrischer Zustände fähiges und in Abhängigkeit von dem eingenommenen Zustand die Stromleitfähigkeit des Transistors beeinflussendes Schwellwertspeicherelement angeschlossen ist.

Die Speicherzelle eignet sich insbesondere zum Aufbau von Großraumspeichern mit wahlfreiem Zugriff, wobei eine zerstörungsfreie Ablesung möglich ist und bei einigen Ausführungsformen keine Notwendigkeit der Löschung der gespeicherten Information vor der Ausführung einer Schreiboperation besteht.

Im IBM Technical Disclosure Bulletin, Dezember 1962, S. 89 bis 90, wird ein Speicherelement beschrieben, das im wesentlichen aus einem Transistor und einer an die Basis des Transistors angeschlossenen Tunneldiode besteht, wobei an diese Anschlußstelle ao die Bit- und Wortleitungen des Speichers geführt sind. Die Tunneldiode ist so geschaltet, daß sie zweier stabiler Zustände fähig ist und dabei die Emitter-Kollektor-Strecke des Transistors entweder leitend macht oder sperrt. Eine Ablesung erfolgt dadurch, daß ein Impuls an den Emitter des Transistors gelegt wird und ein Ablesesignal vom Kollektorwiderstand entnommen wird. Da der Basisstrom des Transistors sowohl im leitenden als auch im nichtleitenden Zustand klein gehalten werden kann, ist die Ablesung zerstörungsfrei, d. h., die Tunneldiode bleibt in ihrem vorher eingenommenen Zustand.

Beim Einschreiben in die Speicherzelle wird die Speicherzelle zunächst durch einen auf der Wortleitung erscheinenden Löschimpuls in ihren dem Niederspannungszustand der Tunneldiode entsprechenden Zustand gebracht. Darauf erfolgt durch je ein Halbaufruf-Treibsignal auf der Wort- und der Bitleitung das Einschreiben des neuen Zustandes. Nur durch das gleichzeitige Auftreten dieser beiden Treibsignale wird der Schaltschwellwert der Tunneldiode überschritten, so daß die Tunneldiode in ihren Hochspannungszustand umschaltet. Die Amplitude dieser Treibsignale muß daher sehr genau dimensioniert sein, damit ein Umschalten der Tunneldiode in den Hochspannungszustand nicht schon durch ein Treibsignal allein stattfindet, sondern erst dann, wenn sich beide Treibsignale gleichzeitig überlagern.

Ein weiterer Nachteil besteht darin, daß man neben den Wort- und Bitleitungen, die man zum Löschen und Einschreiben benötigt, einen weiteren Satz von Zeilen- und Spaltenleitungen braucht, die am Emitter Speicherzelle

Anmelder:

International Business Machines Corporation,

Armonk,N.Y. (V. St. A.)

Vertreter:

Dr. phil. G. B. Hagen, Patentanwalt,

8000 München 71, Franz-Hals-Str. 21

Als Erfinder benannt:

Arnold Stanley Farber, Yorktown Heights, N. Y.; Eugene Stewart Schiig, Croton Falls, N. Y.
(V. St. A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 19. April 1965 (449 092,
449 093)

und am Kollektor des Transistors anliegen und in der oben beschriebenen Weise allein zum Auslesen der Information benötigt werden.

Im IBM Technical Disclosure Bulletin, Oktober 1960, S. 42, wird ein Schaltelement beschrieben, bei dem die Emitter-Kollektor-Strecke eines Transistors parallel zu einer Tunneldiode geschaltet ist und eine mit vorgeschaltetem Begrenzungswiderstand versehene Spannungsquelle in Serie zu diesen beiden Schaltelementen liegt. Durch eine Änderung des Basisstroms des Transistors kann die Tunneldiode zwischen ihren beiden positiven Widerstandsbereichen hin- und hergeschaltet werden. Durch eine derartige Steuerung einer Tunneldiode durch einen parallelgeschalteten Transistor werden gegenüber einer direkten Steuerung der Tunneldiode durch Spannungsimpulse, welche die über der Tunneldiode und dem Begrenzungswiderstand liegende Spannung herauf- oder herabsetzen, kürzere Schaltzeiten und geringere Eingangsströme erreicht.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, unter Verwendung eines Transistors, an dessen Basis ein zweier stabiler elektrischer Zustände fähiges und in Abhängigkeit von dem eingenommenen Zustand die Stromleitfähigkeit des Transistors beeinflussendes Schwellwertspeicherelement angeschlossen ist, eine Speicherzelle zu schaffen, welche die obenerwähnten Nachteile einer dem Stand der Technik

809 620/453

3 4

entsprechenden Speicherzelle, nämlich große Anfor- Wertspeicherelements kann durch Zuführung eines derungen hinsichtlich einer genauen Bemessung der Löschimpulses erfolgen, der auf die Basis des Tor-Treibimpulse und die Notwendigkeit von vier Zu- transistors und die dort befindliche Anschlußstelle leitungen zu der Speicherzelle, vermeidet. des Schwellwertspeicherelements zur Einwirkung ge-

Diese Aufgabe wird erfindungsgemäß dadurch 5 langt. Die Löschimpulse müssen den bei einer Schreibgelöst, daß es sich um einen sättigungsfähigen Tran- operation abgegebenen Wortimpulsen vorangehen, sistor handelt, dessen Emitter und Kollektor mit den Im Gegensatz zu dem herkömmlichen Schwellwert-

am Kreuzungspunkt sich kreuzenden Wort- und Bit- verfahren, bei dem auf die Wort- und Bitleitungen leitungen in elektrischer Verbindung stehen, daß die Halbaufruf-Treibsignale gegeben werden, werden bei Spannungspotentiale an Emitter und Kollektor so io der erfindungsgemäßen Speicherzelle die Toleranzbemessen sind, daß sich der Transistor in einem nor- bedingungen im Hinblick auf die Treibimpulsamplimalen Betriebszustand befindet, wenn die Wortleitung tuden in entscheidender Weise herabgesetzt. Die erregt und die Bitleitung nicht erregt ist, und daß sich Amplitude der Wort-Treibimpulse ist beispielsweise der Transistor im Sättigungszustand befindet, wenn nur so weit begrenzt, daß ein Wortimpuls ohne gleichdie Wortleitung und die Bitleitung gleichzeitig erregt 15 zeitiges Auftreten eines Bitimpulses nicht in der Lage sind. ist, den Tortransistor in die Sättigung zu treiben. In-

Die Speicherzelle nach der Erfindung umfaßt einen folge der hohen Eingangsimpedanz des Kollektors ist Transistor, der in der Art eines nichtlinearen Tores -die Belastung der Bitleitung gegenüber dem Schwellbetrieben wird und der mit Emitter und Kollektor wertverfahren wesentlich reduziert, so daß Disperzwischen die Wort- und Bitleitungen eines wort- so sionserscheinüngen, die auf der kapazitiven und organisierten Matrixspeichers geschaltet wird. An die Widerstandsbelastung der Treibsignalleitung durch Basis des Tortransistors ist ein zweier elektrischer die Speicherzellen beruhen und mit der Länge der Zustände fähiges Schwellwertspeicherelement, z. B. Treibsignalleitungen zunehmen, herabgesetzt werden, eine Tunneldiode oder ein Flip-Flop, angeschlossen Dieselben beim Einschreiben auftretenden Disper- und steuert die Stromleitfähigkeit des Transistors. Die 35 sionseffekte auf der Wortleitung lassen sich nun wegen Spannungspotentiale am Tortransistor sind so be- der geringeren Toleranzbedingungen für die Amplimessen, daß bei erregter Wortleitung und beim tude des Wortimpulses durch Übersteuerung kompen-Niederspannungszustand des Schwellwertspeicherele- sieren. Ein weiterer "Vorteil der erfindungsgemäßen ments eine Ladungsträgerinjektion in den Emitter Speicherzelle liegt darin, daß die Wort- und Bitstattfindet, während der Hochspannungszustand des 3° leitungen voneinander isoliert sind, so daß das Auf-Schwellwertspeicherelements die Ladungsträgerinjek- treten von Kriechstromwegen in der Speicheranordtion verhindert. Die Bitleitung ist in unerregtem Zu- nung unterbunden ist.

stand im Sinne einer normalen Betriebsweise des Gemäß einer besonderen Ausführungsform der

Transistors vorgespannt, wogegen eine Erregung der Erfindung ist die Wortleitung über einen Neben-Bitleitung den Tortransistor in die Sättigung treibt, 35 Schlußtransistor mit dem Tortransistor verbunden; falls gleichzeitig auch die Wortleitung erregt ist und und zwar ist gemäß besonderen Ausführungsformen sich das Schwellwertspeicherelement in seinem Nieder- die Wortleitung an die Basis des Nebenschlußtransisspannungszustand »0« befindet. Wenn sich der Tor- tors angeschlossen und der Emitter des Nebenschlußtransistor in seinem Sättigungszustand befindet, so transistors mit dem Emitter des sättigungsfähigen wird der Hauptteil des Emitterstroms dem Basiskreis 40 Transistors und über einen Widerstand mit einer entnommen; dieser Basisstrom reicht aus, um das Gleichspannungsquelle verbunden, während der KoI-Schwellwertspeicherelement in seinen Hochspannungs- lektor des Nebenschlußtransistors geerdet ist. Bei Erzustand »1« umzuschalten. regung der Wortleitung wird der Nebenschlußtran-Die Durchführung der Leseoperation wird in ahn- sistor gesperrt, so daß der Emitter des Tortransistors licher Weise wie bei der oben beschriebenen, dem 45 in genau definierter Weise erregt wird, ohne daß Stand der Technik entsprechenden Speicherzelle weitere elektrische Veränderungen auf der Wortdurchgeführt; und zwar wird die zum Emitter führende leitung irgendeinen Einfluß auf den Zustand des Tor-Wortleitung erregt, wobei in Abhängigkeit vom Zu- transistors haben können. Bei dieser Ausführungsstand des Schwellwertspeicherelements im Kollektor- form ist auch die Belastung der Wortleitung stark kreis und damit auf der Bitleitung entweder ein Lese- 50 herabgesetzt, und eventuellen Dispersionseffekten impuls erscheint oder nicht. wird entgegengewirkt.

Bei der Schreiboperation ist davon auszugehen, daß Bei einer weiteren Ausführungsform kann auf die

sich das Schwellwertspeicherelement in seinem Nieder- Löschoperation völlig verzichtet werden, indem man spannungszustand »0« befindet. Zum Einschreiben komplementär betriebene Bitleitungspaare vorzieht, einer »1« werden die Wort- und die Bitleitung 55 Hierbei kommen ferner ein bistabiles Schwellwerterregt. Dadurch wird der Tortransistor in die Sättigung speicherelement mit Einstell- und Löschanschlüssen getrieben, und der fließende Emitterstrom wird in der sowie ein zusätzlicher Tortransistor zur Anwendung. Hauptsache dem Basiskreis entnommen, so daß der Die Basiselektroden der Tortransistoren sind jeweils entstehende Basisstrom das Schwellwertspeicherele- mit einem Einstell- bzw. Löschanschluß verbunden, ment in den Hochspannungszustand umschaltet. Beim 60 während die Kollektorelektroden jeweils mit der ent-Einschreiben einer »0« wird nur die Wortleitung, aber sprechenden »0«- bzw. »1 «-Bitleitung verbunden sind, nicht die Bitleitung erregt. Der Transistor befindet Wenn das Speicherelement umzuschalten ist, so genügt sich dann in seinem normalen Betriebszustand, und hierzu eine gleichzeitige Aktivierung der Wortleitung der entstehende Basisstrom ist so klein, daß das und einer ausgewählten Bitleitung, ohne daß vorher Schwellwertspeicherelement nicht in seinen Hoch- 65 eine Löschung erforderlich ist. spannungszustand umgeschaltet wird. Einzelheiten der verschiedenen Ausführungsbei-

Die Rückstellung aus dem Hochspannungszustand spiele der Erfindung sind in der Zeichnung dargestellt »1« in den Niederspannungszustand »0« des Schwell- und werden im folgenden näher beschrieben. Es zeigt

5 6

F i g. 1 das Blockdiagramm eines wortorganisierten NPN-Siliziumtransistor Ql mit den üblichen Emitter-,

Matrixspeichers, wobei an den Kreuzungspunkten der Basis- und Kollektorbereichen; insbesondere soll

koordinatenbestimmenden Wort- und Bitleitungen dieser Transistor Ql funktionell als nichtlineares Tor

die erfindungsgemäßen Speicherzellen angeordnet sind, arbeiten. Der Emitter-Kollektor-Schaltkreis dieses

F i g. 2 eine Tunneldioden-Speicherzelle, die in dem 5 Tortransistors Q1 ist über einen Widerstand Rl an

Matrixspeicher nach F i g. 1 verwendet werden kann, die Wortleitung W und über einen Widerstand Rl

F i g. 3 die Strom-Spannungs-Kennlinie eines Tun- an die Bitleitung B angeschlossen. Eine für eine bi-

neldioden-Speicherelements, wenn es für eine bistabile stabile Betriebsweise geeignete Tunneldiode TD ist mit

Betriebsweise vorgesehen ist, ihrer Kathode an die Basis des Transistors Ql und

Fig. 4 die /„-Fcft-Kennlinie des Kollektorstromes ίο gleichzeitig über einen Widerstand R 3 an die Löschgegenüber der Spannung zwischen Kollektor und leitung C angeschlossen. Mit der Anode ist die Tunnel-Basis eines Transistorschaltelements, die zum Ver- diode TD geerdet. Im ruhenden Betriebszustand beständnis der Betriebsweise der Speicherzelle nach wirken die Wortleitung W und die Bitleitung B nor-F ί g. 2 nützlich ist, malerweise eine Vorspannung in Sperrichtung an den

F i g. 5 und 6 abgewandelte Ausführungsformen der 15 Emitter- bzw. Kollektorflächen des Tortransistors Ql,

erfindungsgemäßen Speicherzelle, unabhängig vom Betriebszustand oder Arbeitspunkt

F i g. 7 das Blockdiagramm einer anderen Aus- der Tunneldiode TD. Da die Eingangsimpedanz des föhrungsform eines wort organisierten Matrixspeichers, Kollektors des Tortransistors Ql verhältnismäßig an dessen Kreuzungspunkten der koordinatenbestim- hoch ist, so ist die Belastung der Bitleitung B durch menden Wort- und Bitleitungen die erfindungs- ao die Speicherzelle SZ minimal, so daß sich eine Ergemäßen Speicherzellen angeordnet sind, höhung der Wortkapazität des Speichers gegenüber

Fig. 8 das Schaltbild einer weiteren Ausführungs- herkömmlichen Tunneldioden-Speicheranordnungen form einer erfindungsgemäßen Speicherzelle zur Ver- ergibt. Auch die Emitter-Eingangsimpedanz des Torwendung in dem Matrixspeicher nach F i g. 7, transistors Ql — obwohl kleiner als die Kollektor-

Fig. 9 die /_C-F_c&-Kennlinie eines Transistorschal- 25 Eingangsimpedanz — ist ausreichend hoch, um die

ters, wie er in der Schaltung nach F i g. 8 zur Anwen- Belastung der Wortleitung W zu minimisieren, so daß

dung gelangt, sich also auch eine verhältnismäßig große Bitkapazität

F i g. 10 ein Zeitfolgediagramm zur Darstellung für diese Speicheranordnung ergibt. Gegenüber herder Treibimpulssequenz zur Erzielung der Lese- und kömmlichen Tunneldioden-Speicheranordnungen er-Schreiboperationen in dem Matrixspeicher nach 30 hält man also eine Kapazitätserweiterung in zwei F i g. 7, Dimensionen, nämlich hinsichtlich der Wortkapazität

F i g. 11 und 12 weitere Ausführungsformen von und auch der Bitkapazität. Nach den herkömmlichen

Speicherzellen gemäß der Erfindung. Ausführungsformen sind die Tunneldioden-Speicher-

Der in F i g. 1 als Blockdiagramm dargestellte zellen im allgemeinen über Widerstände an die Wort-Matrixspeicher umfaßt eine Anzahl von Wortleitungen 35 und Bitleitungen angekoppelt, so daß die resultierende Wl, Wl ... Wn und eine gleiche Anzahl zugeord- Belastung, die sich aus solchen Speicherzellen ergibt, neter Lösch- oder Rückstelleitungen Cl, Cl ... Cn, ganz beträchtlich größer ist als diejenige, die sich wobei Wort- und Löschleitungen paarweise parallel durch die Emitter- bzw. Kollektorflächen des Tranangeordnet sind. Orthogonal zu den Wort- und sistorsß2 ergibt, wenn diese in Sperrichtung vor-Löschleitungen ist eine Anzahl von Bitleitungen Bl, 40 gespannt sind.

Bl ... Bn angeordnet; die Kreuzungspunkte defi- Wie weiter unten ausführlicher beschrieben wird,

nieren die Plätze für die Speicherzellen. An jedem spricht der Tortransistor Ql besonders gut auf die

Kreuzungspunkt ist also die Anschaltung einer selektive Aktivierung der Wort- und Bitleitungen W

Speicherzelle SZ vorgesehen; sie ist mit den ent- und B mit Hilfe der Treiber 77? an, um die nötigen

sprechenden Wort-, Bit- und Löschleitungen W, B und 45 Speicheroperationen, d. h. Löschen, Schreiben und

C verbunden (vgl. F i g. 2 und 6). Wie weiter unten Lesen, durchzuführen. Bezüglich der in den F i g. 2

beschrieben wird, bedarf es beim Betrieb der Speicher- und 6 dargestellten Ausführungsformen beeinflußt der

zelle nach F i g. 5 keiner Löschleitung C, so daß die Transistor Ql nicht die Löschoperation, die man

Speicherzelle in der Ausführungsform nach F i g. 5 durch Aktivierung der Löschleitung C herbeiführt,

lediglich an korrespondierende Wort- und Bitleitun- 50 Die nichtlineare Betriebsweise des Tortranssistors Ql

gen W und B angeschlossen ist. ergibt sich dadurch, daß dieser Transistor für eine

Jede Wortleitung W, Bitleitung B und Löschlei- normale Betriebsweise vorgespannt wird, wenn einzig tung C wird bevorzugt als Übertragsleitung aus- und allein die Wortleitung W aktiviert ist; sind geführt; an dem einen Ende sind diese Leitungen mit hingegen die Wort- und Bitleitungen JF und B gleichentsprechenden Impulsgeneratoren oder Treibern 77? 55 zeitig aktiviert, so bewirkt die angelegte Vorspannung verbunden. Jede Wortleitung W und Löschleitung C ein Eintreten des Transistors in den Sättigungszustand. ist an ihrem anderen Ende mit ihrem charakteristischen Die Ladungsträgerinjektion in die Basiszone des Impedanzwert Z abgeschlossen. Am anderen Ende Tortransistors Ql zu dieser Zeit wird jedoch durch jeder Bitleitung B ist ein Leseverstärker LV an- den Arbeitspunkt, d. h. den Speicherzustand der geschlossen. Die Impulsgeneratoren der Treiber TR 60 Tunneldiode TD, bestimmt. Die Schaltungsparameter können von einer herkömmlichen Ausführungsform sind so festgelegt, daß die Aktivierung einer Wortsein; sie erzeugen Treibimpulse von ausreichender leitung W die Ladungsträgerinjektion in die Basiszone Amplitude, entsprechender Polarität und einer be- des Tortransistors Ql nur dann unterstützt, wenn die stimmten Taktfrequenz, um die nachfolgend beschrie- Tunneldiode TD sich im Niederspannungszustand »0« benen Lösch-, Schreib- und Leseoperationen aus- 65 befindet. Während einer Schreiboperation spiegelt zuführen. sich deshalb die nichtlineare Betriebsweise des Tor-

F i g. 2 zeigt ein erstes Ausführungsbeispiel der transistors Ql wider als Variation der Stromgröße,

erfindungsgemäßen Speicherzelle, bestehend aus einem die dem Transistor-Basiskreis, in dem sich die Tunnel-

7 8

diode TD befindet, entnommen wird. Der durch die spannungs-Widerstandsbereich liegt. Wenn jetzt wieder Tunneldiode TD fließende Strom überschreitet den normale Bedingungen eingestellt werden, so wandert Spitzenwert I_p, was ein Umschalten aus dem Nieder- der Betriebspunkt der Tunneldiode je nachdem, ob es spannungszustand »0« in den Hochspannungszustand sich um den Niederspannungs- oder Hochspannungs- »1« bewirkt, nur dann, wenn der Transistor Q 1 im 5 zustand handelt, entlang der Kennlinie A vom Sättigungszustand betrieben wird (Schreiben»!.«). Wäh- Punkt X' in den Punkt X bzw. vom Punkt T in den rend einer Leseoperation spiegelt sich die nichtlineare Punkt Y. Wie weiter unten noch beschrieben wird, Betriebsweise des Tortransistors β 2 wider als Varia- machen sich Veränderungen in der Größe des Basistion der Größe des Stromes, der dem Kollektorkreis, stromes des Tortransistors β 2 in der Form von zu dem die Bit- oder Leseleitung B gehört, entnommen io Änderungen des Stromflusses durch die Tunneldiode wird. Befindet sich die Tunneldiode im Nieder- TD während der Schreiboperation bemerkbar. Der spannungszustand »0«, so wird durch Aktivierung der Spannungsabfall an der Tunneldiode TD_t der als Basis* Wortleitung W die normale Betriebsweise des Tor- vorspannung am Tortransistor Ql anliegt, wirkt sich transistors Ql unterstützt, und ein wesentlicher Strom- auf die Unterstützung bzw. Verhinderung der Ladungsanteil wird der Bitleitung B entzogen (Lesen »0«). 15 trägennjektion in die Basiszone des Tortransistors Ql Während einer Operation Lesen »1« ist die Aktivierung aus, wenn die Wortleitung JF aktiviert ist, um zwischen der Wortleitung Wnicht ausreichend, um die Ladungs- den Operationen Lesen »0« und Lesen »1« unterträgerinjektion in die Basiszone des Tortransistors Ql scheiden zu können.

zu unterstützen. Das Einschreiben von Information in die Speicher-

Die Betriebsweise der Speicherzelle nach F i g. 2 ao zelle nach F i g. 2 wird ausgelöst durch Aktivierung läßt sich am besten unter Bezugnahme auf die F i g. 3 des Impulsgenerators RückTR, der einen positiven und 4 beschreiben. Die Kennlinie A in F i g. 3 zeigt Treibimpuls auf die Löschleitung C abgibt. Dieser die bekannte Strom-Spannungs-Kennlinie einer Tun- Löschtreibimpuls reduziert den Strom in den Tunnelneldiode. Bei Vorspannung in Vorwärtsrichtung er- dioden TD aller angeschlossenen Speicherzellen bis reicht der durch die Tunneldiode fließende Strom einen 25 unterhalb des Talstromwertes I_v. Diese Bedingung ist Spitzenwert I_p; bei diesen niedrigen Spannungen repräsentiert durch die gestrichelt gezeichnete Bestellt sich also vom Stromwert 0 bis zum Spitzen- lastungsgeradeL" in Fig. 3. Bei den betreifenden strom Ip ein positiver Widerstandsbereich ein. Daran Speicherzellen SZ werden die Tunneldioden TD in den schließt sich ein negativer Widerstandsbereich an, der Niederspannungszustand »0« zurückgestellt, so daß beim Talstromwert I_v endet; daran schließt sich nun 30 sich der Arbeitspunkt X ergibt. Eine Schreiboperation im Bereiche hoher Spannungen ein zweiter positiver wird ausgeführt durch Aktivierung der Wortleitung W Widerstandsbereich III. Zur Erzielung einer bistabilen mit Hilfe eines vom entsprechenden Impulsgenerator Betriebsweise ist die Vorspannung der Tunneldiode oder Worttreiber WortTR erzeugten negativen Imim Niederspanmmgs-Widerstandsbereich so festgelegt, pulses. Ob es in der entsprechenden Speicherzelle SZ daß der Arbeitspunkt bei X liegt; für den Hochspan- 35 zum Einschreiben einer »1« oder »0« kommt, bestimmt nungs-Widerstandsbereich III liegt der Arbeitspunkt sich dadurch, daß gleichzeitig die entsprechenden bei Y. Die Punkte X und Y sind durch die Ruhezu- Bitleitungen B entweder erregt oder nicht erregt stands-Belastungsgerade L miteinander verbunden; sie werden. Die Amplitude des negativen Treibimpulses auf ist im wesentlichen definiert durch den Widerstand R3 der Wortleitung W reicht aus zur Unterstützung der und die Ruhezustandsspannung, die auf der Lösch- 40 Ladungsträgerinjektion in die Basiszone des Torleitung C durch den daran angeschlossenen Treiber transistors Ql. Die Betriebsweise des Tortransistors RückTR aufrechterhalten wird. Erfolgt der Betrieb der Ql wird durch die in F i g. 4 dargestellte Kenn-Tunneldiode im Arbeitspunkt X (Niederspannungs- linie Ä dargestellt, die für einen Emitterstrom h = 0 zustand »0«), so entsteht an der Tunneldiode TD die die Beziehung zwischen dem Kollektorstrom I_c zur Spannung VO. Erfolgt hingegen der Betrieb im 45 Kollektor-Basis-Spannung F_c& definiert. Zum Zwecke Arbeitspunkt Y (Hochspannungszustand »1«), so ent- der Vereinfachung der Beschreibung werden Kriechsteht an der Tunneldiode die Spannung Vl. Die an ströme durch den Tortransistor Ql nicht in Betracht der Tunneldiode TD anfallenden Spannungen werden gezogen. Ist die Wortleitung W aktiviert, so wird die als Vorspannungen an die Basis des Tortransistors Ql Betriebsweise des Tortransistors Ql durch die in angelegt. Das Umschalten der Tunneldiode TD aus 50 Fig. 4 dargestellte Kennlinie A" dargestellt, die für einem stabilen Arbeitspunkt in den anderen (von X einen endlichen Emitterstrom I_e gilt. Um Ruhebetrieb nach Y bzw. umgekehrt) erfolgt durch Verschiebung bewirkt der Worttreiber WortTR eine Vorspannung der Belastungsgeraden L nach unten (vgl. gestrichelte der Wortleitung W in einem solchen Maße, daß der Linie L") oder nach oben (vgl. gestrichelte Linie U), Tortransistor β 2 normal abgeschaltet ist. In dem so daß sich nur ein einziger Schnittpunkt mit der 55 bevorzugten Ausführungsbeispiel wird die Bitleitung B Strom-Spannungs-Kennlinie A ergibt. Die nach oben im wesentlichen auf einem Potential von 0 Volt verschobene Belastungsgerade L' erhält man beispiels- gehalten, so daß sich zusammen mit dem Widerweise durch kurzzeitige Erhöhung des Tunneldioden- stand Rl für den Tortransistor β 2 die in Fig. 4 Stromes über den Spitzenwert I_v hinaus. Dadurch dargestellte Betriebsbelastungsgerade M ergibt. Bei wird die Tunneldiode TD veranlaßt, ihren Arbeits- 60 nicht erregter Bitleitung B — d. h., das Potential der punkt in den instabilen Betriebspunkt Y' entlang des Bitleitung ist im wesentlichen bei 0 Volt — wird der positiven Hochspannungs-Widerstandsbereichs III der Tortransistor β 2 für einen normalen Transistorbetrieb Kennlinie A zu verlegen. In analoger Weise bewirkt vorgespannt, und es ist einzig und allein die aktivierte eine momentane Verkleinerung des Tunneldioden- Wortleitung Unwirksam, um den normalen Transistorstromes unter den Talstromwert I_v die Verschiebung 65 betrieb, der sich dabei im ungesättigten Bereich abder Belastungsgeraden in die Lage L", so daß sich spielt, zu unterstützen. Deshalb wird der Emitterstrom für die Tunneldiode TD der instabile Betriebspunkt X' auch in der Hauptsache dem Kollektorkreis und damit einstellt, der auf der Kennlinie A im positiven Nieder- der Bitleitung B entnommen; da der «-Wert des

9 10

Tortransistors Ql nahe dem Wert 1 ist, so reicht die transistors ß2, wobei ein beträchtlicher Kollektor-

zu dieser Zeit auftretende Basisstromtransiente nicht strom der Bitleseleitung B entnommen wird. Dieser

aus, um die Tunneldiode TD aus dem Niederspannungs- Stromimpuls wird mit Hilfe des Leseverstärkers LV

zustand »0« in den Hochspannungszustand »1« um- abgefühlt und entsprechend ausgetastet; er dient zur.

zuschalten. Mit Bezug auf Fig. 3 ist die in der 5 Anzeige einer in der Speicherzelle SZ gespeicherten »0«.

Basiszone des Tortransistors β 2 wirksam werdende Der obenerwähnte negative Treibimpuls ist nicht

Basisstromtransiente kleiner als die Differenz zwischen genügend groß relativ zu der Spannung Vl, die im

dem Spitzenstrom I_p und dem in der Tunneldiode TD Hochspannungszustand »1« an der Tunneldiode TD

im Niederspannungszustand »0« fließenden Strom I₀. abfällt, so daß die Ladungsträgerinjektion in die

So kommt es also zur Durchführung der Operation io Basiszone des Tortransistors Ql nicht unterstützt

Schreiben »0«, wobei durch die einzig und allein erregte wird. Während der Operation Lesen »1« bleibt der

Wortleitung W in dem Tortransistor β 2 die normale Tortransistor β 2 »abgeschaltet«, und das Fehlen eines

Transistorbetriebsweise unterstützt bzw. aufrecht- Kollektorstromes entlang der Bitleitung B zeigt an,

erhalten wird. daß in der betreffenden Speicherzelle SZ die Tnforma-.

Zur Herbeiführung einer Operation Schreiben »1« 15 tion »1« gespeichert ist. Somit kann man also die "werden Wort- und Bitleitungen W und B gleichzeitig Operationen Lesen »0« und Lesen »1« voneinander ■aktiviert, wobei die Aktivierung der Bitleitung B sich dadurch unterscheiden, daß sich der Tortransistor β 2 in der Einprägung einer Vorspannung in der Kollektor-r entweder im Betriebszustand einer normalen Leitfähigzone des Tortransistors ß2 für eine nahezu gesättigte keit oder in einem »abgeschalteten« Betriebszustand Betriebsweise auswirkt, wie es in F i g. 4 angezeigt »o befindet.

ist durch die Verschiebung der Betriebsbelastungs- Eine etwas veränderte Ausführungsform einer erfingeraden von M nach Ml. Der Tortransistorß2 wird dungsgemäßen SpeicherzelleSZ ist in Fig. 5 daralso in die Sättigung getrieben, und der größte Teil des gestellt. Die Speicherzelle nach F i g. 5 ist im EmitterstromsI_e fließt im Basiskreis, so daß es zu wesentlichen identisch derjenigen von Fig. 2, ledigeiner Erhöhung des Stromfiusses durch die Tunnel- as lieh mit der Ausnahme, daß an Stelle der Löschdiode TD über den Spitzenstrom I_v hinaus kommt, leitung C eine konstante Spannungsquelle — V vorwie es durch die gestrichelte Belastungsgerade L' in gesehen ist. Die Spannungsquelle — V definiert im F i g. 3 dargestellt ist. Wenn der Arbeitspunkt der wesentlichen zusammen mit dem Widerstand R3 die Tunneldiode TD in den im Kennlinienbereich III Belastungsgerade L, die in Fig. 3 dargestellt ist. Die befindlichen Punkt Y' umschaltet, so reicht die an der 30 Betriebsweise der Speicherzellen gemäß F i g. 2 und 5 Basis des Tortransistors ß2 liegende Spannung Vl ist im Hinblick auf die Schreib-und Leseoperationen, aus, um die Ladungsträgerinjektion in die Basiszone wie sie oben beschrieben wurden, identisch. Die des Tortransistors zu inhibieren. Wenn demnach die Löschoperation hingegen wird herbeigeführt durch Tunneldiode TD in den Hochspannungszustand »1« einen nichtzerstörenden »Durchbruch« der Emitterumgeschaltet wird, so wird der Tortransistor β2 35 Basis-Fläche des Tortransistors ß2. Beispielsweise abgeschaltet trotz Aufrechterhaltung der Aktivierung wird vor der Ausführung einer Schreiboperation der der Wort- und Bitleitungen W und B. Wenn der an die Wortleitung W angeschlossene Worttreiber zur Tortransistor β 2 in dieser Weise »abgeschaltet« wird, Abgabe eines positiven Treibimpulses auf die Wort-: so stellt sich der Arbeitspunkt der Tunneldiode TD leitung W veranlaßt, wobei dieser Wortimpuls eine auf den Punkt Y der Kennlinie A in F i g. 3 ein. 40 genügend große Amplitude aufweist, um die Vor-

Aus den Darlegungen geht hervor, daß die Opera- spannung umzukehren und den nichtzerstörenden tionen Schreiben »0« und Schreiben »1« voneinander »Durchbruch« der Emitter-Basis-Fläche des Torunterscheidbar sind durch den Betriebszustand des transistors ß2 herbeizuführen. Jetzt arbeitet die Tortransistors β 2, nämlich dadurch, ob ein ungesättig- Emitter-Basis-Zone des Tortransistors β 2 im wesentter Betriebszustand vorliegt. Sind Wort- und Bit- 45 liehen wie eine konventionelle PN-Grenzfiäche, also leitungen W und B gemeinsam aktiviert, so wird der wie eine Halbleiterdiode, und der gesamte Stromfluß Tortransistor ß2 in die Sättigung getrieben, und die durch die Tunneldiode TD sinkt unter den Talstrom-Größe des Basisstroms reicht aus zur Umschaltung wert I_v. Die Ruhebetriebs-Belastungsgerade verschiebt der Tunneldiode!"!) in den Hochspannungszustand »1«. sich deshalb nach unten von L nach L", und die Ist hingegen allein die Wortleitung W aktiviert, so 50 Tunneldiode TD wird in den Arbeitspunkt X' (vgl. wird der normale Transistorbetrieb unterstützt, wobei Kennlinie A in Fig. 3) umgeschaltet, d. h., sie wird die Basisstromtransienten lediglich dazu ausreichen, zurückgestellt in den Niederspannungszustand »0« den Arbeitspunkt der Tunneldiode TD in geringem oder gelöscht. Während die Wortleitung durch einen Maße entlang der Kennlinie A im positiven Nieder- positiven Impuls mit Energie beaufschlagt ist, kann die spannungs-Widerstandsbereich zu verschieben (vgl. 55 an der Tunneldiode TD, die sich im Arbeitspunkt X' F i g. 3). befindet, abfallende Spannung V3 entweder aus-

Die Leseoperation der erfindungsgemäßen Speicher- reichend oder nicht ausreichend sein zur Reduzierung zelle nach F i g. 2 wird durch alleinige Erregung der der Spannung an der Emitter-Basis-Fläche des Tor-Wortleitung W mit einem negativen Treibimpuls transistors β 2, um den erwähnten »Durchbruch« zu durchgeführt, der eine Amplitude aufweist, die von 60 unterstützen. Gleichgültig was passiert, der Arbeitsgleicher Größe sein kann wie die des Treibimpulses bei punkt der Tunneldiode TD stellt sich auf den Wert X der oben beschriebenen Schreiboperation. Jetzt ist die ein, wenn der energetische Zustand der Wortleitung W Betriebsweise des Tortransistors β 2 durch die in normalisiert wird.

Fig. 4 dargestellte Belastungsgerade M definiert. Wie Ein weiteres Ausführungsbeispiel der erfindungsoben bereits beschrieben wurde, unterstützt die 65 gemäßen Speicherzelle, die sich ebenfalls als monoSpannung V₀, die während des Niederspannungs- lithisch integrierte Schaltung ausführen läßt, ist in zustandes »0« an der Tunneldiode TD abfällt, die F i g. 6 dargestellt, wobei als bistabiles Speicher-Ladungsträgerinjektion in die Basiszone des Tor- element die Tunneldiode TD von F i g. 2 durch eine

11 12

bistabile Transistorschaltung ersetzt ist. Es dürfte klar auf der Bitleitung B. Auch hier ist der Leseverstärker sein, daß sich die gleichen Überlegungen hinsichtlich LV entsprechend auszutasten, um zwischen den des Ersatzes einer Tunneldiode durch eine bistabile Operationen Lesen »0« und Schreiben »0« zu unter-Transistorschaltung auch auf das Ausführungsbeispiel scheiden. Während der Operation Lesen »1« ist die nach F i g. 5 ausdehnen lassen. Die bistabile Schal- 5 Erregung allein der Wortleitung W nicht ausreichend tungsanordnung umfaßt zwei NPN-Siliziumtransisto- zur Unterstützung einer normalen Transistorbetriebsren Q4 und QS, deren Emitter miteinander verbunden weise des Tortransistors Q2, was sich dadurch bemerk- und an eine negative Spannung — V angeschlossen bar macht, daß auf der Bitleitung B ein Stromimpuls sind. Der Kollektor des Transistors QS ist mit der nicht auftritt. Ebenso wie in dem Ausführungsbeispiel Basis des Transistors β 4 und ebenfalls mit der Basis io nach den Fig. 2 und 5 wird der Tortransistor β 2 des Tortransistors β 2 verbunden. Von dieser Verbin- nur während der Operation Schreiben »1« in die dungssteile führt ein Widerstand R 3 zur Masse. Der Sättigung getrieben durch gleichzeitige Aktivierung der Kollektor des Transistors β 4 ist mit der Basis des Wort- und Bitleitungen W und B. Wenn Sättigung Transistors QS verbunden, wobei von diesem Verbin- vorliegt, so fließt der Hauptanteil des Emitterstromes I_e dungspunkt ein Widerstand R4 zur Löschleitung C 15 durch den Basiskreis des Transistors β 4 mit einem führt. Diese Löschleitung C ist über den daran Wert unterhalb des Niveaus, das zur Aufrechterhaltung angeschlossenen Rückstell- oder Löschtreiber RückTR der Stromleitfähigkeit notwendig ist. Sobald der etwa so vorgespannt, daß eine bistabile Betriebsweise Transistor β 4 abgeschaltet ist, bewirkt der resulunterstützt oder gefördert wird. Man kann eine tierende Anstieg der Kollektorspannung, der durch die bistabile Betriebsweise erzielen durch die bekannte 20 Kreuzverbindung an der Basis des Transistors β5 kreuzweise Verkopplung zwischen Basis und Kollektor wirksam wird, eine Unterstützung der Ladungsträgerder Transistoren β 4 und β 5, wie es bereits erwähnt injektion in der Basiszone des zuletzt genannten wurde: Definitionsgemäß soll der »1 «-Zustand durch Transistors β5, so daß die Speicherzelle SZ in den Stromleitung im Transistor β5 repräsentiert werden. »!«-Zustand umgeschaltet wird. Wie bereits erwähnt, Auch in diesem Ausführungsbeispiel bestimmt der 25 bewirkt eine Umschaltung der Speicherzelle in den Speicherzustand der SpeicherzelleSZ die Vorspannung, »1 «-Zustand — sofern die Umschaltzeit der Speicherdie an der Basis des Tortransistors β 2 über dem zelle SZ kleiner ist als die Dauer der auf die Wort- und Widerstand JR 3 liegt. Der Unterschied im Spannungs- Bitleitungen W und B angelegten Treibimpulse — eine abfall am Widerstand R3 zwischen dem »1«- und Abschaltung des Tortransistors β2. Es ist klar, daß »O«-Zustand reicht zur Unterstützung der nichtlinearen 30 die Länge der von den Wort- und Bittreibern den Betriebsweise des Tortransistors β 2 in der oben Wort- und Bitleitungen W und B zugeführten Treibbeschriebenen Weise aus. Ist beispielsweise der impulse so bemessen sein muß, daß eine einwandfreie Transistor β 5 stromführend (»1«-Zustand), so ist der Umschaltung der Speicherzelle aus einem Speicheram Widerstand i?3 auftretende Spannungsabfall etwa zustand in den anderen gewährleistet ist.
gleich — V, so daß die Ladungsträgerinjektion in die 35 Man wendet sich nun der Beschreibung des in Basiszone des Tortransistors β 2 inhibiert wird, wenn F i g. 7 dargestellten Ausführungsbeispiels zu, das die Wortleitung W aktiviert ist. Ist hingegen der eine Speicheranordnung zeigt mit einer bestimmten Transistor β 5 abgeschaltet oder nicht stromführend Anzahl von Wortleitungen Wl, W2 ... PT« und einer (»O«-Zustand), so beträgt der Spannungsabfall am bestimmten Anzahl von Paaren von Bitleitungen Al Widerstand R3 praktisch 0 Volt, und bei Aktivierung 40 und Bl, A2 und 52 ... An und Bn, wobei Wort- und der Wortleitung W ergibt sich eine Unterstützung der Bitleitungen zueinander orthogonal in der üblichen Ladungsträgerinjektion in die Basiszone des Tor- Matrixform angeordnet sind. An den Kreuzungstransistors β 2. punkten der Wort- und Bitleitungen sind die Speicher-Wie bereits erwähnt, wird die Schreiboperation zellen SZ angeordnet, die nach den Ausführungsausgelöst durch einen vom Impulsgenerator RückTR 45 formen gemäß F i g. 8 oder 11 geschaltet sein ausgelösten positiven Löschimpuls, der auf die Lösch- können. Es ist zweckmäßig, die Wort- und Bitleitunleitung C gegeben wird. Befindet sich die Speicher- gen W und B als Übertragungsleitungen auszuführen, zelle SZ im »!«-Zustand, und ist der Transistor β4 Jede Wortleitung W ist mit ihrem einen Ende an einen stromleitend, so bewirkt die Aktivierung der Lösch- Worttreiber WortTR angeschlossen; das andere Wortleitung C eine Überführung des Transistors β 5 in den 50 leitungsende ist, falls die Wortleitung eine bestimmte stromleitenden Zustand. Die daraus resultierende Länge aufweist, mit der charakteristischen Impedanz Z Veränderung im Spannungsabfall am Widerstand R3 abgeschlossen. In ähnlicher Weise sind die Bitleitunvon im wesentlichen 0 Volt auf den Wert — V ist aus- gen A und B mit ihrem einen Ende an die Bittreiber reichend zur Abschaltung des Transistors β 4. Die BHTR angeschlossen. Mit dem anderen Ende sind die Schreib- und Leseoperationen verlaufen im wesent- 55 Bitleitungen mit einem Differential-Leseverstärker LV liehen in der bereits beschriebenen Weise. Auch hier verbunden, der eine Signaldiskriminierung gegenüber ist es wieder so, daß der Betriebszustand des Tor- auf den Bitleitungen auftretenden Störsignalen ermögtransistors ß2, d. h., ob er in einem gesättigten oder in licht. Während einer Schreiboperation wird ein Biteinem ungesättigten Bereich arbeitet, durch die treiber so betätigt, daß in Abhängigkeit der einzu-Erregung bzw. Nichterregung der Bitleitung B zusam- 60 schreibenden Information »1« oder »0« entweder die men mit der Wortleitung W bestimmt ist. Die Strom- Bitleitung A oder B aktiviert wird. Die Bitleitungen leitung durch den Tortransistor wird wiederum werden gleichzeitig mit der ausgewählten Wortgesteuert durch den Speicherzustand der Speicher- leitung W aktiviert. Während einer Leseoperation zelle SZ. Während der Operationen Lesen »0« und kennzeichnet die Anwesenheit eines Lesesignals entSchreiben »0« liegen in der Schaltung solche elek- 65 weder auf der Bitleseleitung A oder B die aus der irischen Bedingungen vor, daß die normale Transistor- Speicherzelle SZ ausgelesene Information »0« oder »1«. betriebsweise des Tortransistors β2 unterstützt wird; Ein weiteres Ausführungsbeispiel der erfindungses kommt hinzu das Auftreten eines Stromimpulses gemäßen Speicherzelle ist in Fig. 8 dargestellt. Diese

13 14

Speicherzelle umfaßt einen elektronischen StromschaL·· bzw. β 5 verbunden. Die am Nebenschlußtransistor βI

ter mit dem Nebenschluß- oder Shunttransistor β1, im Ruhebetrieb abfallende Spannung V₀ reicht nicht

den nichtlinearen Tortransistoren β 2 und β 3 und aus, um die Ladungsträgerinjektion in den Basiszonen

einem Speicherelement mit den Transistoren β 4 und der Tortransistoren β 2 und β 3 aufrechtzuerhalten

β 5, die in der konventionellen direkten kreuzweisen 5 bzw. zu unterstützen, unabhängig vom Speicherzustand

Verkopplung eine bistabile Schaltanordnung dar- der bistabilen Transistoranordnung β 4, β 5. Wie noch

stellen. Die Transistoren β 1, Ql und ß3 reagieren erklärt werden wird, arbeiten die Tortransistoren β2

auf eine besondere Aktivierung der Wort- und Bit- und β 3 in der Art von Stromtreibern für die Transisto-

leitungen W, A und B, um den Betriebszustand der aus ren β 4 bzw. β 5, wobei solche Treiberströme den

den Transistoren ß4 und QS bestehenden bistabilen io Basisströmen h der Tortransistoren entsprechen. Die

Schaltungsanordnung festzustellen. Wie weiter unten Kollektorelektroden der Transistoren β 4 und β 5

noch beschrieben werden wird, arbeiten die Tor- sind zum Zwecke der Schaffung einer konventionellen

transistoren β 2 und β 3 in nichtlinearer Weise derart, bistabilen Halbleiteranordnung mit den Basiselektro-

daß der Speicherzustand der bistabilen Anordnung β 4, den des jeweils anderen Transistors direkt verkoppelt.

ß5 bestimmt, welcher Tortransistor auf einen Wort- 15 Die Kollektorelektroden der Speicherelementtransisto-

impuls anzusprechen hat. Der Betriebsmodus, d.h., ren β 4 und β 5 sind jeweils über entsprechende Wider-

ob sich der Betrieb der Transistoren in einem gesättig- stände RA bzw. R5 geerdet. Die Emitterelektroden von

ten oder ungesättigten Zustand abspielt, wird bestimmt β 4 und β 5 sind miteinander verbunden und liegen an

durch die gleichzeitige Erregung oder Nichterregung der Spannung — V.

der Bitleitung. Während einer Schreiboperation zum 20 Der Speicherzustand der bistabilen Anordnung Zwecke der Informationsänderung in der Speicher- ß4, ß5, d.h., der Speicherzustand »0« oder »1« der zelle SZ entweder von »0« nach »1« oder von »1« nach Speicherzelle SZ, ist durch den Betriebszustand der »0« bestimmen sich die Schaltkreisbedingungen da- Speicherelementtransistoren β4 und β5 bestimmt; durch, daß entweder der Tortransistor β 2 oder β 3 definitionsgemäß soll sich die Speicherzelle SZ im in die Sättigung getrieben wird, um den Zustand des as »1 «-Zustand befinden, wenn der Transistor β 4 strombistabilen Speicherelements, dargestellt durch die führend ist. Der Speicherzustand der Speicherzelle SZ Transistoren β 4 und β 5, umzuschalten. Wenn in eine spiegelt sich natürlich auch wider in den an die Basis-Speicherzelle das gleiche Informationsbit eingeschrie- elektroden der Tortransistoren β 2 und β 3 angelegten ben werden soll, d. h. »0« nach »0« oder »1« nach »1«, so Vorspannungen.

sind die Schaltkreisbedingungen so festgelegt, daß 30 Bei der Beschreibung der Betriebsweise der Speicherentweder der Tortransistor β 2 oder β 3 in den nor- zelle nach F i g. 8 wird im folgenden gleichzeitig auf malen Leitfähigkeitszustand anstatt in den Sättigungs- die F i g. 9 und 10 verwiesen. Die F i g. 9 zeigt die zustand getrieben wird, wobei ein minimaler Basis- Kennlinien der Tortransistoren β 2 und β 3 für den strom h entnommen wird, so daß der Speicherzustand Kollektorstrom I₀ in Abhängigkeit von der Kollektordes bistabilen Speicherelements β 4, β 5 unverändert 35 Basis-Spannung Va,. Die Belastungsgeraden L und L' bleibt. In dieser Weise wird der Zustand des Speichei- repräsentieren den Gesamtwiderstand im Kollektorelements β 4, β 5 während der Schreiboperation nur kreis, wenn die entsprechende Bitleitung entregt bzw. dann umgeschaltet, wenn die darin gespeicherte erregt ist. Wie bei den bereits beschriebenen AusInformation tatsächlich umgeschrieben werden soll. führungsbeispielen der erfindungsgemäßen Speicher-Deshalb kann man sich eine besondere Löschoperation, 4° zelle fließt beim Betrieb des Tortransistors entlang der d. h. Rückstellen auf »0«, in der Speicheranordnung Belastungsgeraden L, d. h. in ungesättigtem Zustand, nach F i g. 7 vor der Ausführung einer Schreib- der Hauptanteil des Emitterstromes I_e durch den operation ersparen. Kollektorkreis, und es wird nur ein minimaler Basis-

Im einzelnen ist der Nebenschlußtransistor β 1 als strom h entnommen. Wenn hingegen der Tortransistor Emitterfolgestufe ausgeführt, wobei die Basis an die 45 entsprechend der Belastungsgeraden U, d. h. im Sätti-Wortleitung W, der Kollektor mit Masse und der gungszustand, betrieben wird, so fließt der Haupt-Emitter über einen Widerstand Rl mit einer negativen anteil des Emitterstromes I_e im Basiskreis. Dement-Spannungsquelle — V_e verbunden sind. Die Wort- sprechend ist die Betriebsweise eines Tortransistors leitung W wird normalerweise auf einem positiven im Hinblick auf den Basisstrom I_e nichtlinear. Ein Potential gehalten, dessen Wert so bemessen ist, daß 50 Tortransistor wird nur dann in die Sättigung getrieben, eine Unterstützung der Ladungsträgerinjektion in der wenn sowohl die Wortleitung W und die entsprechende Basiszone des Nebenschlußtransistors ßl sichergestellt Bitleitung aktiviert sind, d. h., wenn der Nebenschlußist, so daß er sich normalerweise in einem eingeschalte- transistor ßl inhibiert ist und wenn die an der Basis ten Zustand befindet. Der dabei durch den Neben- anliegende Vorspannung, die sich auf Grund des schlußtransistor β 1 fließende Strom entspricht dem 55 Speicherzustandes der bistabilen Speicherelement-Wert (V_e—V₀)/Rl, wobei V₀ die im Ruhebetrieb über transistoren β 4 und ß5 ergibt, eine Ladungsträgerdem Transistor β 1 liegende Spannung darstellt. injektion in der Basiszone unterstützen. Zusätzlich

Die Emitterelektroden der Tortransistoren β 2 und wird auf Fig. 10 verwiesen, die das Programm der

β 3 sind miteinander verbunden und sind über einen Treibimpulse zur Durchführung der Lese- und Schreib-

Widerstand Rl an die Spannung— V_e angeschlossen. 60 operationen zeigt.

An die Emitter der Transistoren β 2 und β 3 ist ferner Es wird angenommen, die Speicherzelle SZ befinde der Emitter des Transistors β 1 angeschlossen. Der sich im »1 «-Zustand, d. h., der Transistor β4 sei strom-Kollektor des Tortransistors β 2 ist über einen Wider- führend. Während des Ruhebetriebes führt der Nebenstand Rl mit der Bitleitung A verbunden. In analoger schlußtransistor β 1 einen hohen Strom, und die Tor-Weise ist der Kollektor des Tortransistors β 3 über 65 transistoren β 2 und β 3 sind abgeschaltet. Im »1«- einen Widerstand J?3 an die Bitleitung B angeschlossen. Zustand sind die an die Basiselektroden der Tor-Die Basiselektroden der Tortransistoren β 2 und β 3 transistoren β 3 und β 2 angelegten Vorspannungen sind mit den Kollektorelektroden der Transistoren β 4 im wesentlichen gleich 0 bzw. — FVoIt. Wenn es sich

15 16

bei den Tortransistoren ß2 und ß3umNPN-Silizium- Während der Operation Lesen »0«, d.h., wenn der transistoren handelt, so sollte die über dem Neben- Transistor Q 5 stromführend ist, ergibt sich ein schlußtransistor öl liegende Spannung V₀ um nicht Schaltungszustand, durch den die Ladungsträgerviel mehr als etwa 0,6 Volt negativer sein als die injektion in der Basiszone des Tortransistors ß2 maximale positive Vorspannung an der Basis, die in 5 unterstützt wird. Infolgedessen wird der »O«-Zustand der Größenordnung von 0 Volt liegt, um sicher- der Speicherzelle durch einen auf der Bitleseleitung A zustellen, daß Tortransistoren dieser Type abgeschaltet auftretenden negativen Leseimpuls S angezeigt. Infolge sind. Während des Ruhebetriebes ist es zweckmäßig, der komplementären Arbeitsweise der Schaltung ist daß die Bitleitungen A und B keine Vorspannung auf- für diesen Speicherzustand gleichzeitig die Abwesenweisen und daß die Betriebsweise von jedem der Tor- io heit eines negativen Leseimpulses auf der komplementransistoren Ql und ß3 durch die Belastungsgrade L tären Bitleseleitung B kennzeichnend. Der an die (vgl. Fig. 9) bestimmt ist. Ob bei der Aktivierung Bitleseleitungen A und B angeschlossene Differentialeiner Wortleitung W einer der Tortransistoren β2 leseverstärker LV wird während der Leseoperation oder β 3 für eine durch die Belastungsgrade JJ gekenn- getastet.

zeichnete gesättigte Betriebsweise vorgespannt wird, 15 Es sei besonders darauf hingewiesen, daß die Torbestimmt sich durch die Aktivierung der zugeordneten transistoren ß3 und Ql während der Operationen Bitleitung A bzw. B. Die Stromleitung in einem Tor- Lesen »1« und Lesen »0« nicht in die Sättigung getrietransistor ist jedoch letzten Endes abhängig von der ben werden und dementsprechend nur einen nonoian der Basis wirksamen Vorspannung, die sich durch nellen Basisstrom /& entnehmen, der in seiner Größe den Speicherzustand der Speicherelementtransistoren ao nicht ausreicht, um den Speicherzustand der Speicher- QA und β 5 ergibt. elementtransistoren QA, QS umzuschalten. Infolge-Eine Leseoperation wird herbeigeführt durch einen dessen wird die Leseoperation in nichtinformationsnegativen Treibimpuls auf der Wortleitung W, der zerstörender Weise ausgeführt. Nach Beendigung des von dem angeschlossenen Worttreiber erzeugt wird Lesezyklus, wenn die Wortleitung W energetisch und der eine ausreichende Amplitude aufweisen muß, 35 wieder in den Ruhebetrieb zurückkehrt, erfolgt um den Nebenschlußtransistor β 1 zu inhibieren. wieder eine Unterstützung der Ladungsträgerinjektion Beim Abschalten des Nebenschlußtransistors β 1 wird in die Basiszone des Nebenschlußtransistors Ql, so· die an die miteinander verbundenen Emitter der daß die Ruhebetriebsbedingungen in ihrer Gesamtheit Tortransistoren Ql und ß3 angelegte Spannung wiederhergestellt sind. Während einer Leseoperation negativer. Wenn sich das Speicherelement im »1«-Zu- 30 arbeiten die Tortransistoren Ql und ß3 praktisch stand befindet, d. h., wenn der Transistor QA strom- als Verstärker, um ein Lesesignal S von großer führend ist, ergibt sich ein elektrischer Betriebs- Amplitude auf der entsprechenden Bitleitung A bzw. zustand der Speicherschaltung, bei dem die Ladungs- B hervorzubringen. Die Amplitude des solcher Art trägerinjektion in die Basiszone des Tortransistors β 3 erzeugten Lesesignals S ist in erster Linie durch die unterstützt und die Ladungsträgerinjektion in die 35 Größe des Emitterstromes I_e bestimmt, der bei dem Basiszone des Transistors Ql inhibiert wird. Wäh- in den Leitfähigkeitszustand getriebenen Tortranrend der Nebenschlußtransistor β 1 abgeschaltet ist, sistor zur Verfügung steht. Es ist ferner vorteilhaft, ist die Emitterspannung auf den Wert— V_e begrenzt, daß die Tortransistoren Ql und β3 in wirksamer und die Speicherzelle SZ ist unempfindlich gegen- Weise die Bildung von Kriechstromwegen in der über weiteren Veränderungen des Wortimpulses. Da 40 Speicheranordnung eliminieren, da die Bitleitundie Bitleitungen A und B nicht aktiviert sind, ist die gen A, B und die Wortleitung W voneinander durch entsprechende Betriebsweise der Tortransistoren ß3 mindestens zwei entgegengesetzt vorgespannte Grenz- und Ql durch den Schnittpunkt X der Belastungs- flächen isoliert sind. Außerdem ist jede Bitleitung A,B geraden L mit der Kurve I bzw. den Punkt X' be- nur in geringem Maße belastet, was auf die sehr stimmt (vgl. Fig. 9). Der Tortransistor β 2 hat 45 hohe Kollektor-Eingangsimpedanz der Tortransistoseinen Arbeitspunkt bei X', da an dessen Basis die ren ß2 und ß3, die zu den entlang den Leitungen negative Spannung — Fanliegt, die sich als Spannungs- angeschlossenen Speicherzellen SZ gehören, zurückabfall am Widerstand J? 4 ergibt, wenn der Tran- zuführen ist. Während einer Schreiboperation befindet sistor β 4 stromführend ist. Die Kennlinien I und II sich auf einer Bitleitung nur ein Kollektor in einem in F i g. 9 repräsentieren die Betriebsweise eines 50 nicht so hohe Impedanz darstellenden gesättigten Tortransistors, wenn der Emitterstrom I_e einen end- Zustand.

liehen Wert (z. B. X) bzw. einen Wert in der Größen- Eine Schreiboperation kommt zustande durch die Ordnung von 0 aufweist. Während der Operation gleichzeitige Aktivierung einer Wortleitung W und Lesen »1« wird der Emitterstrom I_e des Tortran- einer entsprechend ausgewählten Bitleitung A bzw. B_y sistorsß3 hauptsächlich dem auch die Bitleitung B 55 je nachdem, ob eine »1« oder »0« in die Speicherumfassenden Kollektorkreis entnommen, wobei ein zelle SZ eingeschrieben werden soll. Insbesondere auf dieser Bitleseleitung B auftretender negativer unterscheidet sich eine Schreiboperation von der Leseimpuls S den Speicherzustand »1« der Speicher- oben beschriebenen Leseoperation dadurch, daß die zelle SZ anzeigt. Wegen der komplementären Arbeits- Aktivierung der ausgewählten Bitleitungen A oder B weise zeichnet sich die Bitleseleitung A zur gleichen 60 den Betriebszustand des entsprechenden Tortran-Zeit dadurch aus, daß dort ein negativer Leseimpuls sistors ß2, ß3 gemäß der Belastungsgeraden JJ defiausbleibt, was in gleicher Weise für den »1 «-Zustand niert (vgl. F i g. 9). Bei der Durchführung derSchreibkennzeichnend ist. Da der Tortransistor β 3 nicht operation ist es nicht notwendig, vorher eine Rückin die Sättigung getrieben wird, so ist eine allenfalls Stelloperation nach »0« vorzusehen. Wenn in der auftretende Basisstromtransiente /& nicht ausreichend 65 Speicherzelle die bereits drinstehende Information zur Herabsetzung des Basispotentials beim Tran- eingeschrieben werden soll, so ist die gleichzeitige sistor ß4, so daß der von der Speicherzelle SZ ein- Aktivierung einer Wortleitung W und einer entgenommene Speicherzustand ungestört erhalten bleibt. sprechend ausgewählten Bitleitung A bzw. B während

17 18

der Operationen Schreiben »1« und Schreiben »0« und der Bitleitung B eine Einstellung des Tortrannicht wirksam, um die entsprechenden Tortran- sistorsß3 auf den durch die Belastungsgerade LI sistoren β 2 und β3 in den normalen Leitfähigkeits- dargestellten Betriebszustand bewirkt (vgl. Fig. 9). zustand zu treiben. Solche Bedingungen duplizieren Da der Transistor β 5 keinen Strom führt, beträgt vielmehr die Operationen Lesen »1« und Lesen »0«, 5 der am Widerstand R5 auftretende Spannungsabfall wobei die Tortransistoren β 2 bzw. β 3 in den nor- etwa OVoIt; dadurch ergibt sich eine Unterstützung malen Leitfähigkeitszustand getrieben werden, wie der Ladungsträgerinjektion in die Basiszone des es in F i g. 10 durch die Bezeichnung »Regenerieren« Tortransistors β 3. Infolgedessen wird dieser Tranangedeutet ist. (Der Ausdruck »Regenerieren« in sistorß3 in die Sättigung getrieben und nimmt den diesem Zusammenhang bedeutet, daß in die Speicher- io Arbeitspunkt Y ein, der durch den Schnittpunkt zelle die gleiche Information eingeschrieben wird, der Belastungsgeraden L' und der Kennlinie II defidie bereits darinnen steht.) Während einer Schreib- niert ist (vgl. F i g. 9). Der resultierende Anstieg des operation wird ein Tortransistor nur dann in die Basisstromes h im Tortransistor β 3 drückt den Ba-Sättigung getrieben, wenn die in der Speicherzelle sisstrom des Transistors β 4 unterhalb den zur Unterstehende Information geändert werden muß. 15 Stützung bzw. Aufrechterhaltung der Leitfähigkeit

Nun betrachtet man beispielsweise den Fall, daß notwendigen Wert, woraufhin die Speicherzelle SZ in der Speicherzelle eine »1« gespeichert ist, d. h., in den »0«-Zustand umschaltet. Ähnlich liegen die der Transistor β 4 ist stromführend. Um eine Ope- Verhältnisse, wenn sich die Speicherzelle SZ im ration Schreiben »1« durchzuführen, werden von den »0«-Zustand befindet; die gleichzeitige Aktivierung Wort- und Bittreibern negative Impulse erzeugt, die ao der Wortleitung W und der Bitleitung A zur Durchgleichzeitig der Wortleitung W und der Bitleitung A führung der Operation Schreiben »1« treibt den Torzugeführt werden. Zu diesem Zeitpunkt ist der transistor Ql in die Sättigung, was zur Folge hat, Nebenschlußtransistor β 1 abgeschaltet, und die ent- daß es zu einer Umschaltung des Speicherzustandes sprechende Betriebsweise der Tortransistoren β 3 und in der Speicherzelle SZ kommt.
Ql ist für β3 durch den Arbeitspunkt X auf der as Während die Wortleitung W und eine ausgewählte Belastungsgeraden L und für Ql durch den Arbeite- Bitleitung aktiviert sind, um eine Schreiboperation punkt X" definiert (vgl. F i g. 9). Da der Tran- herbeizuführen, so ergeben sich nach dem Schalten sistor β 4 stromführend ist, wird mit Hilfe der über der Speicherzelle SZ Schaltkreisbedingungen für eine dem Widerstand R4 liegenden Spannung— V die Duplizierung der Operation »Regenerieren«. Schaltet Ladungsträgerinjektion in der Basiszone des Tor- 30 beispielsweise die Speicherzelle SZ in den »O«-Zutransistors Ql inhibiert. — Wie bereits erwähnt, ist stand, wie oben beschrieben, so verändert sich der die Bitleitung A aktiviert. Demgegenüber ist der Spannungsabfall über den Widerstand RS von etwa Transistor β5 nicht stromführend, und die am 0 auf — V Volt; diese Spannung reicht nun nicht Widerstand R5 anfallende Spannung ist praktisch aus, um die Ladungsträgerinjektion in die Basiszone gleich 0 Volt, so daß es zu einer Ladungsträger- 35 des Tortransistors β 3 zu unterstützen. Andererseits injektion in die Basiszone des Tortransistors β3 steigt der Spannungsabfall am Widerstand R4 von kommt. Da die Bitleitung B nicht aktiviert ist, ergibt etwa — V auf etwa 0 Volt an, so daß sich dadurch sich für den Tortransistor β 3 eine normale Betriebs- Bedingungen einstellen, um eine normale Transistorweise, dargestellt durch den Arbeitspunkt X in betriebsweise im Tortransistor β 2 zu unterstützen. Fig. 9; der resultierende Basisstrom/& reicht nicht 40 Wenn also die Zeitdauer der Treibimpulse die Schaltaus, um das Basispotential des Transistors ß4 weiter zeit der Speicherzelle SZ überschreitet, so reduziert herabzusetzen und den Speicherzustand der Speicher- sich die Ladungsträgerinjektion in die Basiszone des zelle SZ in störender Weise zu beeinflussen. Die Tortransistors β 3, und es erhöht sich die Ladungs-Stromleitung durch den Tortransistor β 3 spiegelt trägerinjektion in die Basiszone des Tortransistors β 2 sich wider als negativer Impuls S' auf der Bitlei- 45 beim Umschalten der Speicherzelle SZ in den »O«-Zutung B. Ähnlich liegen die Dinge, wenn sich die stand. Das vor dem Umschalten der Speicherzelle SZ Speicherzelle SZ im »0«-Zustand befindet; die gleich- in den »0«-Zustand auf der Bitleitung B auftretende zeitige Aktivierung der Wortleitung W und der Bit- Signal besteht aus dem negativen Treibimpuls und leitung B, die im Falle der Operation Schreiben »0« einem überlagerten »Lese«-Impuls auf Grund der zu aktivieren ist, treibt den Tortransistor β 2 in den 50 Stromführung des Tortransistors β 3. Wenn die Speinormalen Leitfähigkeitszustand, wobei ein negativer cherzelle SZ in den »0«-Zustand umgeschaltet worden Impuls 5" auf der Bitleitung A auftritt. Die Ope- ist, so wird die normale Betriebsweise des Torration »Regenerieren« ähnelt also in sehr starkem transistors β 2 unterstützt, und die Schaltkreisbedin-Maße der vorher beschriebenen Leseoperation. Eine gungen approximieren eine Operation »Regenerieren«, Verwechslung ist jedoch ausgeschlossen, da der 55 wie oben beschrieben, wobei die Änderung der Leseverstärker!,V zum entsprechenden Zeitpunkt Ladungsträgerinjektion in die Basiszone des Torgetastet wird, um eine Lese- von einer Schreib- transistors β 2 durch die Schaltzeit der Speicheroperation oder einer Operation »Regenerieren« zu zelle SZ bestimmt ist. Der Tortransistor β 2 wird unterscheiden. nicht in die Sättigung getrieben, da die Bitleitung A

Wenn die in einer Speicherzelle SZ gespeicherte 60 nicht aktiviert und der resultierende Basisstrom /& Information abzuändern ist, so werden die ent- nicht ausreichend ist, um den Speicherzustand der sprechenden Tortransistoren β 2 oder β 3 in die Speicherzelle SZ in störender Weise zu beeinflussen. Sättigung getrieben, so daß sie ein Umschalten der Die Stromleitung im Tortransistor β 2 spiegelt sich Speicherzelle SZ in den entsprechenden Speicher- jetzt wider in der Form eines negativen Impulses S" zustand herbeiführen. Um beispielsweise die Ope- 65 auf der Bitleitung A. Ähnlich liegen die Dinge, wenn ration Schreiben »0« auszuführen, während in der die Speicherzelle SZ während einer Operation Schrei-Speicherzelle SZ eine »1« gespeichert ist, so wird ben »1« in den »1 «-Zustand umgeschaltet worden ist. durch gleichzeitige Aktivierung der Wortleitung W Dabei kann der Tortransistor β 3 momentan in den

19 20

Leitfähigkeitszustand getrieben werden, wobei es nach F i g. 12 muß einer Schreiboperation eine zur Ausbildung eines kurzen negativen Impulses S" Löschoperation vorausgehen; ansonsten ist die Beauf der Bitleitung B kommt. triebsweise des Nebenschlußtransistors β1 und des Eine etwas abgeänderte Ausführungsform der Tortransistors Q 2 im wesentlichen identisch der mit erfindungsgemäßen Speicherzelle ist in Fig. 11 dar- 5 Bezug auf Fig. 8 bereits beschriebenen Funktionen, gestellt, wobei zur Kennzeichnung entsprechender Wie aus F i g. 12 ersichtlich ist, ist die Tunnel-Schaltelemente dieselben Bezugszeichen verwendet diode TD zwischen Masse und Basis des Tortranwerden. Die Schaltungen von F i g. 8 und 11 unter- sistors QI eingeschaltet; an der Basis des Transcheiden sich dadurch, daß der in F i g. 8 vorgesehene sistors Ql ist die Kathode der Tunneldiode TD Nebenschlußtransistor eliminiert wurde und daß die io angeschlossen. Von diesem Verbindungspunkt führt Wortleitung W über einen Widerstand Rl an die ein Widerstand R6 zur Löschleitung C. Die Tunnelbeiden Emitter der Tortransistoren Q 2 und Q 3 ange- diode TD ist für eine bistabile Betriebsweise durch schlossen ist. Die Betriebsweise der in Fig. 11 dar- die normale auf der LöschleitungC liegende Spangestellten Schaltung ist im wesentlichen identisch nung und den Widerstand R6 vorgespannt. Die über der Betriebsweise der Schaltung nach F i g. 8. Wenn 15 der Tunneldiode TD im »O«-Zustand liegende Spanjedoch ein Tortransistor in den Zustand der Leit- nung ist zur Unterstützung der Ladungsträgerinjektion fähigkeit getrieben wird, so werden die miteinander in die Basiszone des Tortransistors Q2 ausreichend, verbundenen Emitter beider Tortransistoren potential- wenn der Nebenschlußtransistor β 1 abgeschaltet ist. mäßig festgelegt, wobei der Betriebszustand des Andererseits ist die über der Tunneldiode TD im Transistors gegenüber weiteren Änderungen des 20 »1«-Zustand liegende Spannung nicht ausreichend Wortimpulses unempfindlich ist. Wird beispielsweise zur Unterstützung der Ladungsträgerinjektion in die die Wortleitung W durch einen negativen Treib- Basiszone des Tortransistors Q2, wenn die Wortimpuls der Amplitude— V_e aktiviert, so tritt bei leitung W aktiviert ist. Wenn der Hochspannungsden Transistoren Q2 und Qi ein Emitterstrom I_e zustand »1« der Tunneldiode TD zur Verhinderung auf. Die Tortransistoren Q2 und β 3 arbeiten wieder- 25 der normalen Betriebsweise des Transistors Q2 bei um als nichtlineare Schaltelemente, wobei der Ope- einer Emitterspannung von — V_e ausreichend ist, so rationsmodus, d. h. Betrieb im Sättigungszustand erscheinen auf der Bitleitung A keine Störsignale, oder nicht im Sättigungszustand, im Falle der Akti- unabhängig von· weiteren Veränderungen des Wortvierung der Wortleitung W durch die gleichzeitige impulses.

Aktivierung bzw. Nichtaktivierung der entsprechen- 30 Eine Schreiboperation wird ausgelöst, wenn die den Bitleitungen A bzw. B bestimmt wird; die Strom- Löschleitung C von dem Rückstelltreiber mit einem leitfähigkeit durch die genannten Transistoren Q2 positiven Impuls beaufschlagt wird, um die Tunnel- und β 3 wird hingegen durch den Speicherzustand diode TD in den Niederspannungszustand »0« zu der Speicherzelle SZ gesteuert. Während einer Ope- schalten. Anschließend wird die Wortleitung W durch ration Lesen »0« oder Lesen »1« wird, je nachdem, 35 einen vom Worttreiber erzeugten negativen Impuls welches Bit gespeichert ist, entweder der Tortran- beaufschlagt, um die Leitfähigkeit im Nebenschlußsistor Q2 oder β 3 für eine nichtgesättigte Betriebs- transistor Ql zu inhibieren, wobei in bezug auf den weise vorgespannt, wie es durch die Belastungs- Tortransistor Ql ein Emitterstrom I_e zustande kommt, gerade L in F i g. 9 angedeutet ist. In ähnlicher Weise Während der Operation Schreiben »0« ist die Bitwird während einer Schreiboperation durch die 40 leitung A nicht aktiviert, und der Tortransistor Q 2 gleichzeitige Aktivierung der Wortleitung W und der wird in den Zustand der normalen Leitfähigkeit entsprechenden Bitleitung A oder B entweder der getrieben, wie es durch den Arbeitspunkt X in Tortransistor Ql oder β3 für eine gesättigte Betriebs- F i g. 9 angedeutet ist. Die zu dieser Zeit auftretende weise vorgespannt, wie das in F i g. 9 durch die Basisstromtransiente /& reicht dabei zur Umschaltung Belastungsgerade L' angedeutet ist. Wie man sieht, 45 der Tunneldiode TD in den Hochspannungszustand»l« ist also die Betriebsweise der Schaltung nach F i g. 11 nicht aus. Während der Operation Schreiben »1« im wesentlichen identisch der Betriebsweise der wird gleichzeitig mit der Wortleitung auch die Bit-Schaltung nach F i g. 8. Eine Beseitigung des Neben- leitung A aktiviert, und der Tortransistor β 2 wird schlußtransistors β 1 ist möglicherweise nicht immer in die Sättigung getrieben, wie es durch den Arbeitszweckmäßig, weil dadurch die dynamische Belastung 50 punkt Y in F i g. 9 angedeutet ist. Die Größe des der Wortleitung W durch die Speicherzelle etwas im Transistor β 2, sofern dieser gesättigt ist, fließenden erhöht wird. Andererseits hat die Schaltung nach Basisstrom h reicht zur Umschaltung der Tunnel-F i g. 11 einen geringeren statischen Energieverbrauch diode TD in den Hochspannungszustand »1« aus. als die Schaltung nach F i g. 8. Die Leseoperationen werden ausgeführt mit durch Ein weiteres Ausführungsbeispiel der Erfindung 55 den Worttreiber negativ aktivierter Wortleitung W, ist in F i g. 12 dargestellt, wobei die bistabile Speicher- um die Stromleitfähigkeit im Nebenschlußtransistor β 1 anordnung, bestehend aus den Transistoren β 4 und zu inhibieren. Auch jetzt ist der Tortransistor β 2 β 5, durch eine Tunneldiode TD ersetzt ist; weiterhin für eine normale Transistorbetriebsweise vorgespannt, ist in der Schaltung nach F i g. 12 nur ein einziger dargestellt durch die Belastungsgerade L in F i g. 9. Tortransistor β 2 vorgesehen. Grundsätzlich kann 60 Die tatsächliche Leitfähigkeit in dem genannten Tornatürlich auch jede andere bistabile Anordnung, transistor hängt jedoch letztlich ab vom Speicherbeispielsweise Transistor-Flip-Flops, an Stelle der zustand der Tunneldiode TD. Befindet sich diese im Tunneldiode TD verwendet werden, vorausgesetzt, Niederspannungszustand »0«, so wird der Tortrandaß solche bistabile Anordnungen zwischen den sistorß2 in die normale Leitfähigkeit getrieben, beiden stabilen Zuständen einen genügend großen 65 angedeutet durch den Arbeitspunkt X in F i g. 9, Spannungsunterschied aufweisen und daß die an und der Emitterstrom I₆ wird hauptsächlich der Bitdie Basis des Tortransistors β 2 angeschlossene Impe- leitung A entnommen, wodurch eine in der Speicherdanz des Rückstellmittels klein ist. In der Schaltung zelle SZ gespeicherte »0« angezeigt wird. Befindet

sich jedoch die Tunneldiode TD im Hochspannungszustand »1«, so wird die Ladungsträgerinjektion in die Basiszone des Tortransistors Q2 inhibiert, d. h., der Tortransistor Ql befindet sich im Arbeitspunkt X' (vgl. F i g. 9). Bei einer dabei durchgeführten Leseoperation zeigt die Abwesenheit eines Stromimpulses auf der Bitleseleitung A an, daß in der Speicherzelle SZ eine »1« gespeichert ist.

Claims (20)

Patentansprüche: IO

1. Speicherzelle eines wortorganisierten Matrixspeichers, die an den Kreuzungspunkten der koordinatenbestimmenden Wort- und Bitleitungen angeordnet ist, mit einem Transistor, an dessen Basis ein zweier stabiler elektrischer Zustände fähiges und in Abhängigkeit von dem eingenommenen Zustand die Stromleitfähigkeit des Transistors beeinflussendes Schwellwertspeicherelement angeschlossen ist, dadurchgekenn- ao zeichnet, daß es sich um einen sättigungsfähigen Transistor (Q 2) handelt, dessen Emitter und Kollektor mit den am Kreuzungspunkt sich kreuzenden Wort- und Bitleitungen (W bzw. A; B) in elektrischer Verbindung stehen, daß die Spannungspotentiale an Emitter und Kollektor so bemessen sind, daß sich der Transistor (,Ql) in einem normalen Betriebszustand befindet, wenn die Wortleitung (W) erregt und die Bitleitung (A; B) nicht erregt ist, und daß sich der Transistor (Ql) im Sättigungszustand befindet, wenn die Wortleitung (W) und die Bitleitung (A; B) gleichzeitig erregt sind.

2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß an die Basis des sättigungsfähigen Transistors (Ql) eine Tunneldiode (TD) angeschlossen ist.

3. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß an die Basis des sättigungsfähigen Transistors (Ql) ein Transistor-Flip-Flop (Q4, QS) angeschlossen ist.

4. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß eine Löschleitung (C) über einen Widerstand (R) an die Kathode der Tunneldiode (7O) und die Basis des sättigungsfähigen Transistors (Q 1) angeschlossen ist.

5. Speicherzelle nach Anspruch 3, dadurch gekennzeichnet, daß eine Löschleitung (C) über einen Widerstand (A4) an den Kollektor des ersten (Q4) und an die Basis des zweiten (QS) Transistors des Transistor-Flip-Flops angeschlossen ist und daß die Basis des sättigungsfähigen Transistors (Ql) mit dem Kollektor des zweiten (QS) und mit der Basis des ersten (Q4) Transistors des genannten Flip-Flops und über einen Widerstand (R3) mit Masse verbunden ist (Fig. 6).

6. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß die Basis des sättigungsfähigen Transistors (Ql) und die Kathode der Tunneldiode (TD) über einen Widerstand (R3) mit einem negativen Spannungspotential (— V) verbunden ist (F i g. 5).

7. Speicherzelle nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Emitter des sättigungsfähigen Transistors (Ql) über einen Widerstand (Rl) an die Wortleitung (W) und der Kollektor des sättigungsfähigen Transistors (Q 1) über einen anderen Widerstand (Rl) an die Bitleitung (A; B) angeschlossen ist.

8. Speicherzelle nach Anspruch 5, dadurch gekennzeichnet, daß die Emitter der beiden Transistoren (Q4, Q5) des Transistor-Flip-Flops miteinander verbunden und an eine negative Spannung (—V) angeschlossen sind.

9. Speicherzelle nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Wortleitung (W) über einen Nebenschlußtransistor (Ql) mit dem sättigungsfähigen Transistor (Q 1) verbunden ist.

10. Speicherzelle nach Anspruch 9, dadurch gekennzeichnet, daß die Wortleitung (W) an die Basis des Nebenschlußtransistors (Ql) angeschlossen ist.

11. Speicherzelle nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß der Kollektor des Nebenschlußtransistors (Ql) geerdet und der Emitter des Nebenschlußtransistors (Ql) mit dem Emitter des sättigungsfähigen Transistors (Ql) und über einen Widerstand (Rl) mit einer negativen Spannung (— V_e) verbunden ist (Fi g. 8 und 12).

12. Speicherzelle nach Anspruch 3, dadurch gekennzeichnet, daß ein zweiter sättigungsfähiger Transistor (Q 3) und eine zweite Bitleitung (B) vorgesehen sind, daß die beiden sättigungsfähigen Transistoren (Ql, Q3) in Reihe gegeneinander zwischen die beiden Bitleitungen (A, B) geschaltet sind, daß am mittleren Verbindungspunkt der beiden Transistoren (Ql, Q3) die Wortleituhg (W) über geeignete Schaltelemente (Rl, Ql) angeschlossen ist und daß die Basiselektroden der sättigungsfähigen Transistoren (Ql, Q3) jeweils mit den Kreuzverbindungen zwischen Basis und Kollektor der das Transistor-Flip-Flop bildenden Transistoren (Q4, QS) verbunden sind (F i g. 8 und 11).

13. Speicherzelle nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß an die Bitleitung (B) bzw. an das Bitleitungspaar (A, B) ein Leseverstärker (LV) angeschlossen ist, der bei einer Leseoperation getastet wird.

14. Speicherzelle nach Anspruch 12, dadurch gekennzeichnet, daß die ein Paar bildenden Bitleitungen (A, B) bei der Durchführung der Lese- und Schreiboperationen für die Binärwerte »0« und »1« in komplementärer Weise betrieben werden.

15. Speicherzelle nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß bei aktivierter Wortleitung (W) und bei einem »O«-Zustand des Schwell Wertspeicherelements (TD, Q 4, QS) die Ladungsträgerinjektion in die Basiszone des sättigungsfähigen Transistors (Ql) bzw. eines der beiden sättigungsfähigen Transistoren (Q 2, Q 3) unterstützt wird.

16. Speicherzelle nach Anspruch 15, dadurch gekennzeichnet, daß im Sättigungszustand des sättigungsfähigen Transistors (Q 2) bzw. eines der beiden sättigungsfähigen Transistoren (Q 2, Q 3) der Hauptteil des Emitterstroms dem Basiskreis entnommen wird, wobei die entstehende Basisstromtransiente ausreichend groß ist, um die Umschaltung des Schwellwertspeicherelements (TD, Q4, QS) zu bewirken.

17. Speicherzelle nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß durch den

Hochspannungszustand des Schwellwertspeicherelements (TD; QA, QS) bzw. eines der beiden das Schwellwertspeicherelement bildenden Transistoren (Q4, QS) die Stromleitfähigkeit im sättigungsfähigen Transistor (Q2) bzw. in dem mit dem Kollektor des genannten Transistors (QA, QS) verbundenen sättigungsfähigen Transistor (QZ, Q¹S) inhibiert wird.

18. Speicherzelle nach Anspruch 9, dadurch gekennzeichnet, daß bei Aktivierung der Wortleitung (W) der Nebenschlußtransistor (Ql) abgeschaltet und der sättigungsfähige Transistor (ß2) eingeschaltet wird.

19. Speicherzelle nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß bei der Durchfüh- 15 S.

rung einer Schreiboperation vor dem Auftreten des Wortimpulses auf der Wortleitung (W) ein Löschimpuls von zum Wortimpuls entgegengesetzter Polarität auf die Löschleitung (C) gegeben wird.

20. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß bei der Durchführung einer Schreiboperation eine vorherige Rückstellung des Schwellwertspeicherelements (QA, QS) in einen vorbestimmten Speicherzustand (»0«) unterbleibt.

In Betracht gezogene Druckschriften:
»IBM Technical Disclosure Bulletin«, Oktober I960,. 42, und Dezember 1962, S. 89 und 90.

Hierzu 1 Blatt Zeichnungen

809 620/453 9.68 © Bundesdruckerei Berlin